JP2517601B2 - 周期信号の基準レベル調整回路 - Google Patents

周期信号の基準レベル調整回路

Info

Publication number
JP2517601B2
JP2517601B2 JP62140120A JP14012087A JP2517601B2 JP 2517601 B2 JP2517601 B2 JP 2517601B2 JP 62140120 A JP62140120 A JP 62140120A JP 14012087 A JP14012087 A JP 14012087A JP 2517601 B2 JP2517601 B2 JP 2517601B2
Authority
JP
Japan
Prior art keywords
capacitor
current
circuit
reference level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62140120A
Other languages
English (en)
Other versions
JPS62292076A (ja
Inventor
クラウス・クレーナー
ジエルグ・ウエルバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPS62292076A publication Critical patent/JPS62292076A/ja
Application granted granted Critical
Publication of JP2517601B2 publication Critical patent/JP2517601B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/165Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level to maintain the black level constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は周期信号を増幅し、その信号内の基準レベル
を決定して、この基準レベル調整する基準レベル調整回
路であって、制限値段を有し、この制限値段では前記増
幅信号を少なくともほぼ一定な制限値と比較し、前記周
期信号の値が該制限値より大であるか制限値以内である
かに応じて充放電回路を2つの位置のいずれかに交互に
スイッチし、これによって充放電回路は蓄積手段に交互
に充電電流を供給するかまたは放電電流を通ぜしめて、
蓄積手段に前記基準レベルに少なくともほぼ対応する平
均値が生ずる如くし、さらに少なくとも前記信号を増幅
する増幅素子を含む増幅段を具え、該増幅段には前記信
号内に含まれている基準レベルを調整するための蓄積手
段の平均値を供給する如くした周期信号の基準レベル調
整回路に関するものである。
この種回路配置はドイツ国特許第32 14 756号、例え
ばその第3図及び第4図、並びにこれらの説明により発
表されている。この種回路はテレビジョン受像機内でテ
レビジョン信号に対しプロセスを行うクランプ回路とし
て使用すると好都合である。短時間間隔の外部クランピ
ングパルスによってテレビジョン信号のサンプルを行う
従来知られている強制クランピング技術とは異なり、上
述の種類の回路では外部クランピングパルスを必要とし
ないので、テレビジョン信号内の妨害に対する感度が遥
かに少ない。テレビジョン信号内の調整すべき基準レベ
ルは蓄積手段に対する充電電流と放電電流の比を一定と
することにより、極めて簡単に選択して調整することが
できる。この種回路は障害が起こらない機能をもってい
る他、前述の充放電電流の比を一旦選択するとこれが変
動を生じてはならない。その理由は、このような変動が
生ずると調整すべき基準レベルにも変動が及び、即ち蓄
積手段の平均値に変動が生ずるからである。
このような変動は回転配置内に設けられ、かつ蓄積手
段に接続されている増幅段の入力電流によって例えばこ
れが生じ、このような場合には周期的信号で振幅が変化
する信号の入力電流の変動がある時にこれが生ずる。さ
らに増幅段の製造偏差の結果として変動電流が生じ、ま
た温度変化によってもこれが生じる。特に増幅段に設け
られている増幅素子の利得率にこの変化が生じる時に悪
影響が大である。特にここに述べた後者の悪影響は極め
て重大な反響現象を生ずることが知られている。
蓄積手段を放電させる電流の上述の如き変動の影響を
減少させる為、増幅段より生じ上述の如き変動の影響を
受ける電流に比し、蓄積手段を放電させる電流を遥かに
大きな値に選定する。しかし例えば増幅段の入力電流を
所望の如く小さな値に選択することができない場合、例
えば増幅段により増幅する周期信号の帯域幅を許容値よ
りも狭くしないようにするため、蓄積手段の放電電流の
最小値も与えられている。このことは、例えばコンデン
サとする蓄積手段の最小値並びにその充電電流の最小値
を定める必要があり、これによって蓄積手段の充電を行
い、かつ放電電流による蓄積手段の電荷の変動を信号周
期中にできるだけ低い値とするようにする。この理由
は、このような放電プロセスは周期信号の変動を攪乱す
るからである。
例えば周期信号がテレビジョン信号であって、周期を
定めるライン同期信号に加えて画像同期信号が生ずる場
合には、例えばコンデンサとする蓄積種をあまり小さい
値のものとすると、所定の基準レベルより極めて大なる
偏差が生ずることとなる。
またこれに反し、大電流とする時はこの電流が通ずる
全ての素子を大電流に見合う容量のものとするを要す
る。蓄積手段をコンデンサとする時、機械の所要面積を
最小とする要求よりある特定の最小寸法が与えられてい
る。従って上述の回路をウエハ上に集積化しようとする
とかなり難しいこととなる。
本発明の目的は上述の如く種類の回路においてその寸
法、特に蓄積手段の寸法を減少させ、しかも基準レベル
の決定精度を何等損なうことなくウエハ上に回路を完全
に集積化することにある。
本発明の目的を達成するため、本回路の充放電回路
は、補償段を通じて前記蓄積手段に電流を供給し、この
際前記充電あるいは放電電流を、充電電流と放電電流と
の比が利得率に無関係となるように選択した補償係数に
よって変換する如くしたことを特徴とする。
本発明においては、上述の許容偏差の理由によって蓄
積手段の放電電流を増幅段に生ずる電流、特にその入力
電流に比し、遥かに大なる値に選定する必要がなくな
り、これらの電流に対応する値の電流またはこれらの電
流自体で構成し得るという利点が得られる。この場合、
補償段が利得率の許容偏差または変動により生ずる充電
電流と放電電流との間の比の変動を打ち消す為、この比
は常にその都度基準レベルを決定するためにセットされ
る電流値に対応するものとなる。例えば従来既知の回路
とは異なり、蓄積手段の放電電流を減少させるため、増
幅段の入力電流を減少させることは必要なくなる。この
ため、増幅段の伝送帯域幅を大幅に減少させることが避
けられる。
蓄積手段の放電電流を減少させ、従ってその充電電流
をも減少させる時は、これらの電流が通ずる回路の各構
成素子の空間的寸法規格を小さなものとなし得る。しか
し、一方、特に蓄積手段が減少電流に適するものとする
必要がある。例えばコンデンサで蓄積手段を構成する
時、他の回路部分と共にこれらをウエハ上に形成する
時、コンデンサの表面積の減少、従ってコンデンサに必
要とするウエハの面積の減少は、このコンデンサの充電
電流及び放電電流の減少に対応して行われる。
本発明の実施例では前記増幅段を1個又は複数個のト
ランジスタで構成し、その電流利得より前記利得係数を
導出することを特徴とする。
また、他の有利な実施例では補償段が少なくとも1個
のトランジスタを有し、その電流利得が、前記増幅段の
電流利得あるいは利得率に対し一定の値を形成する。特
に増幅器素子及び補償段を共通ウエハ上に集積化する時
は、電流利得に温度の影響が及ぶだけでなく、例えばエ
ッチングマスクの不正確な配置、或いはウエハの製造工
程におけるドーピングの変動等の製造上の偏差を本回路
では打ち消すことができ、これは集積回路に及ぼすこれ
らの影響はその全ての構成素子にほぼ同じように影響が
及ぶからである。また別個の回路素子をもっていて後に
その調整を行うような回路構造の場合においても、必ず
生ずる温度変化の影響を打ち消すことが依然として可能
となる。
本発明の他の実施例では蓄積手段が少なくとも第1コ
ンデンサを有し、このコンデンサは結合コンデンサを形
成し、これを通じて周期信号を増幅段に供給する如くす
る。これによると蓄積手段はDC分離機能を有し、これを
本発明の回路とその前位の信号処理段との間に挿入する
を可とする。本回路は別個の結合コンデンサを有する回
路と比較して、1つの回路素子が節約でき、集積回路を
有するウエハの面積がかなり節約されていることとなる
か、或いは別個の素子として製造する場合は、集積回路
の接続点が節約できる。このような回路において本発明
により得られる蓄積手段、即ち結合コンデンサへの充放
電電流の減少はこの回路の前位の信号処理後の電源イン
ピーダンスのこれら電流による電圧降下を減少せしめる
という利点を有する。かくするとこれによって生ずる周
期信号の歪も大幅に減少させることができる。
さらに本発明の他の実施例では蓄積手段が少なくとも
第2コンデンサを有し、その第1端子を基準電位点に接
続し、第2端子を増幅段の比較値入力に接続する。この
第2コンデンサは動作点を調整する為、増幅段に制御電
圧を供給する。
本発明のさらに他の実施例では、コンデンサの容量を
放電電流に比例して選択し、信号周期の間コンデンサの
電荷が著しく変化しないようにする。放電電流値が与え
られ、かつコンデンサの電荷の最大許容変化が与えられ
た場合、コンデンサの容量の最小値が定まる。本発明に
より、コンデンサの放電電流が減少する結果、この容量
値またはコンデンサの電荷の最大許容変化も大幅に減少
させることができる。これによると回路配置の寸法の減
少に貢献ができ、かつ周期信号の誤差も減少でき、ある
いはこれら両者の減少にも貢献できる。
さらに他の実施例では第1コンデンサと第2コンデン
サとを有し、それらの容量値を対応の放電電流に比例す
るように選択し、信号周期中のこれらの電流の変化が信
号に及ぼす影響が打消される如くする。本回路ではコン
デンサ電荷の最大許容変化を制限することがなくなる。
これはこのような変化の影響が周期信号に大なる影響を
及ぼさなくなるからである。特にこれらの信号への影響
は、増幅段が作動増幅器として構成されており、コンデ
ンサの1つがこの差動増幅器の入力に常に接続されてい
るため、これらの信号への影響は少なくなるため、大な
る変化が許容できることとなる。2つのコデンサが安定
な放電を行うため、これらの差動増幅器の出力への影響
は抑制される。このため、両コンデンサの表面積はかな
り小とすることができ、他の回路素子と共に1つのウエ
ハ上に集積することができる。
また他の実施例では各信号周期中、第2コンデンサの
充電に対し、第1コンデンサの充電を、充電工程に利用
可能な時間周期の特定な分数だけ遅延せしめる。
この構成では第2コンデンサは第1コンデンサより速
く最終充電状態となる。この条件では、第2コンデンサ
は放電動作の開始点である。この場合、第2コンデンサ
の電圧は、特定の対応値、例えば増幅段の入力における
電流に対応する値に形成でき、この結果、第1コンデン
サの充電は特定の充電状態に達するまでこれを行いう
る。このため、第2コンデンサ上の電圧は第1コンデン
サの電圧に対するストップ機能を有する。
さらに他の実施例では第2コンデンサの第2端子と比
較値入力の間にインピーダンス変換段を設ける。例えば
トランジスタベースで形成できることの変換段は1工程
或いは複数個の工程で比較値入力の電流を減少させるこ
とができるので、この比較値入力に供給する所望電流は
極めて小さな値となる。この入力には、実質的には直流
電流のみが生ずるので増幅段の帯域幅制限が必要なくな
り、これは、これら電流の減少に起因するものである。
しかし、この減少電流を第2コンデンサの放電電流又は
これに供給する電流より導出する場合には、この第2コ
ンデンサの大きさをより一層減少させることが可能とな
る。このため、例えばこれらのコンデンサも同じウエハ
上に一体に集積化することができる。これを達成すると
集積回路に今まで必要とされていた追加の接点を設ける
ことが必要でなくなる。
以下図面により本発明を説明する。
第1図は本発明回路の概要を示すブロック図である。
本回路は増幅段1を有し、本増幅段1は周期信号を受信
する1つの入力2を有しかつその信号の増幅信号を供給
する出力3を有している。この出力3は制限段5の信号
入力に接続し、この制限段は制限値入力6に少なくとも
ほぼ一定な制限値信号を受信する。信号入力4の信号が
この制限値より大であるか小であるかによって、この制
限段5は、その出力7に2つの状態のいずれか一方とな
るスイッチ信号を供給し、これによって例えばスイッチ
可能な電流源として構成する充放電回路8を2つの位置
のうちの1つに交互にスイッチし、これによってこの電
源より出力9に蓄積回路(手段)10をそれぞれ放電又は
充電する電流を供給する。この蓄積回路10は例えば周期
信号内の基準レベルに対応する電圧に充電されるコンデ
ンサで構成する。これに対し充放電回路8より供給され
る電流の比は特定の値を有する。蓄積回路10よりの基準
レベルを増幅段1に供給し、これを特にそのDC作動点に
セットするを可とする。
この回路はドイツ国特許32 14 756号より既知であ
り、この回路の本発明による補償回路11を設け、これを
通じ充放電回路8の出力より蓄積回路10に至る充電電流
を導く。以下に詳細に示す実施例において増幅段1の利
得比に同じ蓄積回路を充電させる補償回路11の補償動作
が生じ、蓄積回路を充電する電流と、これを放電させる
電流との比が前記利得率と無関係となるようにする。こ
の為、両方の電流の1つ又はこれら両者を、例えばある
利得をもった値で増倍するか或いはその逆数で増倍し、
これら電流の比が一定値となるようにする。
第2図は本発明によるこの種回路の簡単な実施例を示
す。この実施例においては2個のトランジスタ21,22が
増幅段1を形成し、その入力23に周期信号を受信する。
増幅段(21,22)の入力回路辺は第1コンデンサ24を有
し、これは蓄積回路であり、また、DC分離用の結合コン
デンサでもある。この結合コンデンサを図示の回路の入
力抵抗を入力23に接続した前位の信号処理回路(図示せ
ず)の出力抵抗に適合させるものである。
入力23に受信される周期信号をトランジスタ22により
増幅し、出力26に供給する。この出力26を回路の他の構
成素子に対し反結合させる為、周期信号をさらにトラン
ジスタ21により増幅し、4個のトランジスタ28−31によ
り構成される制限回路の信号入力27に供給する。この制
限回路を制限値入力32を通じ、3個のトランジスタ33−
35及びダイオードとして動作するトランジスタ36を有す
る分圧器のタップに接続する。この分圧器は電源端子37
と38の間に接続する。この分圧器より増幅段(21,22)
及び制限回路段(28−31)に対する供給電流が導出され
る。即ち、一方においては抵抗39と電源トランジスタ40
を通じ、制限段に電流が供給され、他方においては2個
のコレクタを有するトランジスタ42と抵抗41を通じトラ
ンジスタ21,22に電流が供給される。
電源トランジスタ42よりトランジスタ21,22のペース
・エミッタ回路を通じ第1コンデンサに流れる電流はト
ランジスタ21,22の電流利得により定まる。またこの第
1トランジスタ24はこれらの電流と別に放電を行い、こ
の電流はトランジスタ30のコレクタ・エミッタ回路を通
じ大地に流れる。これら2つの電流の差が第1コンデン
サ24の放電電流となる。トランジスタ30,31の電流ミラ
ー回路を形成するのでトランジスタ30を通ずる電流は電
源トランジスタ40より供給される電流により定まる。ト
ランジスタ30を通ずる電流は少なくともその一部がトラ
ンジスタ21,22のベース接続の電流として消費され、そ
の結果第1コンデンサ24の放電電流はこれらのベース電
よりも小となる。
この第1コンデンサ24は信号入力27の電圧が制限値入
力32の電流よりも小となる時間中充電され、トランジス
タ28を通じ電源トランジスタ40のコレクタより電流が第
1コンデンサ24に流れる。次いでトランジスタ29は比導
通状態となると、トランジスタ31には電流は流れなくな
り、また電流ミラー回路として構成してあるため、トラ
ンジスタ30にも電流は流れなくなる。これによって、第
1トランジスタ24はトランジスタ28により供給される全
体の電流により充電される。
電源トランジスタ40のコレクタが制限値回路(28−3
1)のトランジスタ28,29のエミッタに直接接続されてい
るとすると、この時に生ずる充電電流と放電電流の比は
これらトランジスタの電流利得によって定まり、この際
第1コンデンサに対し固定の充電及び放電時間が定ま
り、かつ基準レベルも一定のものとなる。従って、電流
源トランジスタ40と制限値段(28−31)との間に補償段
を挿入する。この補償段はトランジスタ43により構成さ
れ、そのエミッタは電流源トランジスタ40より電流を受
け、電流利得を減じたベース電流を制限値段に供給す
る。かくすると電流の比に電流利得が追加の係数として
加わり、増幅段を形成するトランジスタ21,22の電流利
得従属性を打ち消す。このようにした場合、充放電電流
比は一定となり、製造偏差及び温度に影響されなくな
る。
第2図の回路は主としてバイポーラPNPトランジスタ
により構成される。従って電源電圧の極性を変化させる
時は対応の素子をNPNトランジスタで構成すればよい。
第3図は本発明の他の回路を示し、この回路では4個
のトランジスタ50−53と4個の抵抗54−57を有する2段
の差動増幅器により構成される。4個の抵抗58−61とダ
イオードとして動作するトランジスタ62より構成される
分圧器がそれぞれの対応の複数個のタップに一定電圧値
を供給し、これらを差動増幅器(50−57)の比較値入力
63と2個のトランジスタ65,66より構成される制限値回
路の制限値入力64に供給する。周期信号入力67より蓄積
素子及び結合コンデンサとして動作する(第1)コンデ
ンサ68を通じ差動増幅器(50−57)に供給が行われる。
この差動増幅器内でこの信号はトランジスタ50,51によ
り順次増幅され、負荷抵抗69及び出力トランジスタ70を
通じ、出力71に供給され、これより制限値段(65,66)
の信号入力72へこの電流が流れる。分圧器(58−62)の
ダイオードとして動作するトランジスタ62より制御され
る各トランジスタ73,75とそれぞれ対応のエミッタ抵抗7
4,76の結合が差動増幅器(50−57)及び出力段トランジ
スタ70のそれぞれの電流源を構成する。
本回路において第1コンデンサ68の放電電流は、差動
増幅器の半分、即ち入力と電流源73,74に接続された素
子(50,51,54,56)を通じ大地に流れる。従って、差動
増幅器(50−57)の入力電流は第1コンデンサ68の放電
電流として直接使用される。出力71の電圧、即ち、制限
値段(65,66)の入力72の電圧はこの場合制限値入力64
の電圧よりも低い。出力71の信号は入力67の電圧に対し
反転されている。トランジスタ65は非導通状態であり、
第1コンデンサ68の放電電流のみが流れる。制限値段の
トランジスタ65,66のエミッタ接続の接続点を通じて流
れる電流はトランジスタ66を通じ大地へ導かれる。
本回路は5個のトランジスタ77−81より構成される電
流ミラー回路を具えている。この電流ミラー回路は、一
方において供給電源端子84に接続され、他方においては
第1及び第2出力82及び83に接続されている。これと類
似の電流ミラー回路は例えばドイツ国特許24 34 947号
に開示されている。出力82,83より取出される電流はト
ランジスタ77−81の規格により影響を受ける特定の相互
間比を有している。
この回路では、第1コンデンサ68は制限値段65,66の
入力72の信号電圧が制限値入力64の制限値より大なる時
に充電される。この場合トランジスタ66は非通電状態と
なる。第1コンデンサ68は第1出力82を通じ電流ミラー
回路(77−81)より供給される電流により充電される。
この電流は第2出力83に生ずる電流に対し一定の比を有
している。この電流は差動増幅器(50−57)のトランジ
スタ50と53のコレクタ電流の和により同じくトランジス
タで形成される補償段85を通じて導かれる。電流利得に
よってトランジスタ50のコレクタ電流はそのベースを流
れる第1コンデンサ68の放電電流と結合されることによ
り、また電流ミラー回路(77−81)の第2出力83より取
出される電流は電流利得(補償段85の)に対しトランジ
スタ50のコレクタ電流に反比例するため、トランジスタ
65を通じて受信される充電電流対トランジスタ50のベー
スを通ずる放電電流の比は、電流利得と無関係となる。
従ってこの回路配置において第1コンデンサ68を充電す
る電流のみが電流利得に関係することとなる。
第4図は第3図に示した回路と似ているが入力67によ
り出力71へ周期信号の反転を行わないようにした回路で
ある。本回路において第3図の回路のものと対応する回
路素子は同じ参照番号で示してある。制限値入力64と信
号入力72を有する制限値段(65,66)、供給電源端子84
並びに出力トランジスタ70は第3図に示した回路のもの
と同じものである。一方第4図の回路は単一段の差動増
幅器(50,53,54,55)を有しこれは比較値入力63有して
いる。この回路は第3図の回路における差動増幅器の第
1段とほぼ同じである。さらに電流源(73,74,75,76)
も同じである。これらの電流源素子及び比較値入力63は
3個の抵抗60,61,90及びダイオードとして動作するトラ
ンジスタ62を有する極く僅か変形した分圧器により供給
を受ける。制限値段(65,66)の制限値入力64は、特定
の制限値の電圧を生ずる2個のトランジスタ91,92によ
り構成される特定の制限値電圧分圧器を通じて供給され
る。
入力67及び第1コンデンサ68を通じて差動増幅器(5
0,53,54,55)に供給される信号はトランジスタ50により
増幅され、電流ミラー回路として動作するトランジスタ
対93,94を通じ、出力トランジスタ70に供給され、また
トランジスタ70のエミッタ接続を通じて出力71に供給さ
れる。抵抗95はトランジスタ94のコレクタ回路内の負荷
抵抗として動作する。
この回路においては、周期信号と第1コンデンサ68の
充電電流が導かれるトランジスタ50のコレクタ直流電流
の両者は補償段85を通じ導かれる。しかしながらこれは
信号に時間の点で妨害を及ぼさない。
本回路において第1コンデンサ68が回路の他の構成素
子と離れて設けてある場合には、例えば集積回路の接続
用接点の如き接続点96をこれらの間に配設する。
第5図は蓄積手段及び結合コンデンサとして作用する
第1コンデンサ68と第2コンデンサ100とを有する実施
例の回路図である。第2コンデンサ100の第1端子は接
地してあり、その第2端子は2段差動増幅器(50−57)
の比較値入力63に接続する。本回路の他の構成素子の第
3及び第4図と同じ部分は同じ参照番号を示してある。
特に第1コンデンサ68、制限値段(65,66)、電流ミラ
ー回路(77−81)及びその出力(82,83)、供給電源端
子84、補償段85、2相差動増幅器(50−57)、出力段ト
ランジスタ70及びそれらの電流源73,74,75,76は、それ
ぞれ第3図の対応する部分と同じであり、このため第5
図においても第1コンデンサへの充放電回路は同じであ
り、第3図のものと同じ動作が行われる。本例では第3
図の例に比し、第1コンデンサの容量はまちがいなく大
幅に減少されており、このため第1コンデンサの電荷の
変動により鋸歯状電圧が生じ、これは周期信号と同じ周
波数であって周期信号の上に重畳されたものである。
抵抗60,61,90及びダイオードとして接続したトランジ
スタ62により構成される分圧器も第4図の回路と同じも
のである。この分圧器は制限値段(65,66)の制限値入
力に一定電圧を供給し、さらに2個のトランジスタ102,
103を有する他の制限値段の制限値入力にも一定電圧を
供給する。この抵抗場合信号入力104を出力71に接続す
る。この回路では制限値段(65,66)と他の付加された
制限値段(102,103)は並列に動作し、一方この付加さ
れた制限値段(102,103)は第2コンデンサ100に対して
設けられたものであって、出力71における電圧が分圧器
(60,61,62,90)により供給される電圧で制限値に対応
する電圧を超える場合、コンデンサ100に充電電流を供
給する。コンデンサ100の放電電流は差動増幅器(50−5
7)の比較値入力63を通じて流れる。コンデンサ68,100
の放電電流及びこれらのコンデンサの容量は上述の比較
値入力63においてトランジスタ50のベースにおいて生ず
るのと同じような鋸歯状電圧が生ずるようにこれらを選
択する。従って負荷抵抗69及び出力段トランジスタ70の
通じて導出される増幅信号に対する鋸歯状電圧の影響は
打消される。
第1コンデンサの充電電流対放電電流の比はこの補償
段85の存在により、回路内に設けてある各トランジスタ
の電流利得とは独立となる。トランジスタ50及び53のコ
レクタ電流の和はトランジスタ対93,94を通じ上述の他
の制限値段102,103に逆に供給される。このトランジス
タ93は第4図の場合と同じくダイオードとして接続さ
れ、ダイオード動作をして第2コンデンサ100に充電電
流を供給する。この電流と第2コンデンサ100の放電電
流との比は回路内のトランジスタの電流利得の影響に対
し、いかなる補償をも行わない。第2コンデンサの充電
電流と第1コンデンサの充電電流の比は補償段(85)の
電流利得と電流ミラー回路、(77−81)の出力82及び83
における電流の一定比との間の比により定まり、この値
は1以上の値で許容値をもつように選択される。従って
第2コンデンサは第1コンデンサよりもより急速に充電
される。このため、第2コンデンサは第1コンデンサの
電圧が最終値に達するよりも速く最終値に達し、この電
圧に対し特定な基準電位を形成する。
第2コンデンサの充電及び放電電流に対してもこれら
の電流とトランジスタとの電流利得との比に応じて補償
(コンペンセーション)が行われる。第5図に示した回
路の変形としてトランジスタ102及び103のエミッタ接続
の接続点の電流を電流ミラー回路(77−81)の第2出力
より導出することもできる。このように変形した回路の
場合はトランジスタ対93,94を省略することもできる。
コンデンサ68及び100が極めて小なる容量値であるた
め、これらは他の回路の構成素子と共に同じウエハ上に
集積化して設けることもできる。
第6図は単に1個の(第2)コンテンサ100のみを有
する本発明の実施例の回路図である。この第2コンデン
サは2個のトランジスタ110,111とエミッタ抵抗112によ
り構成される単相差動増幅器の比較値入力63と大地の間
に接続されている。この回路の他の構成素子で今までに
既に説明したものと同じ素子については同じ番号を付し
て示してある。
入力67より周期信号は差動増幅器(110−112)を通じ
て負荷抵抗69に至り、出力トランジスタ70を通じ出力71
に導出される。差動増幅器(110−112)並びに出力トラ
ンジスタ70への電流供給は、それぞれ対応の電流源73,7
4及び75,76により同じように行われ、これらは分圧60,6
1,62,90により第5図の回路と同様に制御され、(他
の)制限値段(102,103)の制限値入力101に一定電圧を
供給する。この(他の)制限値段は出力71より増幅され
た信号を信号入力104に受信する。
この図示の回路において(第2)コンデンサ100の放
電電流はインピーダンス変換段を形成する対応の第1及
び第2エミッタ・フォロワトランジスタ113及び114のベ
ース・エミッタ通路を通じて比較値入力63に流れる。ト
ランジスタ115及び抵抗116を有し、同様にして分圧器
(60,61,62,90)により制限される電流源はこのインピ
ーダンス変換段(113,114)への電流を供給する。エミ
ッタ・フォロワトランジスタ113,114は互いに交互に直
列的に接続されているので、第1図エミッタ・フォロワ
トランジスタ113のベース接続内の(第2)コンデンサ1
00の放電電流は単に差動増幅器(110−112)の比較値入
力63の電流とエミッタ・フォロワトランジスタ113及び1
14の両電流利得の積で分割した電流源115,116よりの電
流との和にすぎない。このことにより、(第2)コンデ
ンサ100を決定する係数はこれが直接比較値入力63に接
続されている回路における時の大きさに比較してより小
さくなし得る。従って(第2)コンデサ100の容量は、
同じ半導体ウエハ上に格別その表面積を増加する必要な
く、この(第2)コンデンサの容量が減少した為、他の
素子と共に集積化し得る大きさとなる。
第1エミッタ・フォロワトランジスタ113のコレクタ
回路辺内に上述の如くトランジスタで構成される補償段
85を挿入し、そのベース電流を電流ミラー回路(77−8
1)の第2出力83より第1出力82へ供給(反映)し、上
述の如く一定比率を乗じて(第2)コンデンサ100の放
電電流との一定比を減少させ、この比はトランジスタの
電流利得と無関係となり、またこれらトランジスタのベ
ース電流は(第2)コンデンサ100の充電電流となる。
【図面の簡単な説明】 第1図は本発明回路の基本構成を説明するためのブロッ
ク図、 第2図は本発明回路の簡単な実施例の回路図、 第3図及び第4図は蓄積手段を結合コンデンサとしても
作用させる2つの実施例の回路図、 第5図は第1、第2コンデンサの2個のコンデンサを設
けた実施例の回路図、 第6図は蓄積手段の放電電流を減少させるためのインピ
ーダンス変換段を設けた実施例の回路図である。 8……充放電回路 10……蓄積手段 24,68,100……コンデンサ(蓄積手段) 11……補償段 21,22,50−53,110−112……増幅段 38……基準電位点 63……比較値入力

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】周期信号を増幅し、その信号内の基準レベ
    ルを決定して、この基準レベルを調整する基準レベル調
    整回路であって、制限値段を有し、この制限値段では前
    記増幅信号を少なくともほぼ一定な制限値と比較し、前
    記周期信号の値が該制限値より大であるか制限値以内で
    あるかに応じて充放電回路を2つの位置のいずれかに交
    互にスイッチし、これによって充放電回路は蓄積手段に
    交互に充電電流を供給するかまたは放電電流を通ぜしめ
    て、蓄積手段に前記基準レベルに少なくともほぼ対応す
    る平均値が生ずる如くし、さらに少なくとも前記信号を
    増幅する増幅素子を含む増幅段を具え、該増幅段には前
    記信号内に含まれている基準レベルを調整するための蓄
    積手段の平均値を供給する如くした周期信号の基準レベ
    ル調整回路において、 前記充放電回路(8)は、補償段(11)を通じて前記蓄
    積手段(10)に電流を供給し、この際前記充電あるいは
    放電電流を、充電電流と放電電流との比が利得率に無関
    係となるように選択した補償係数によって変換する如く
    したことを特徴とする周期信号の基準レベル調整回路。
  2. 【請求項2】前記増幅段(21,22)を1個又は複数個の
    トランジスタで構成し、その電流利得より前記利得係数
    を導出することを特徴とする特許請求の範囲第1項記載
    の周期信号の基準レベル調整回路。
  3. 【請求項3】補償段(11)が少なくとも1個のトランジ
    スタ(43)を有し、その電流利得が、前記増幅段(21,2
    2)の電流利得あるいは利得率に対し一定の比を形成す
    る特許請求の範囲第2項記載の周期信号の基準レベル調
    整回路。
  4. 【請求項4】蓄積手段(10)が少なくとも第1コンデン
    サ(24)を有し、このコンデンサは結合コンデンサを形
    成し、これを通じて周期信号を増幅段に供給する如くし
    た特許請求の範囲第1、第2または第3項記載の周期信
    号の基準レベル調整回路。
  5. 【請求項5】前記増幅段は比較値入力を有しており、前
    記蓄積手段がさらに第2コンデンサ(100)を有し、そ
    の第1端子を基準電位点(38)に接続し、第2端子を増
    幅段(50−53;110−112)の比較値入力(63)に接続し
    た特許請求の範囲第1、第2または第3項記載の周期信
    号の基準レベル調整回路。
  6. 【請求項6】コンデンサ(24,68,100)の容量を放電電
    流に比例して決定し、信号周期の間コンデンサの電荷が
    著しく変化しないようにした特許請求の範囲第4項また
    は第5項記載の周期信号の基準レベル調整回路。
  7. 【請求項7】第1コンデンサと第2コンデンサとを有
    し、それらの容量値を対応の放電電流に比例するように
    設定し、信号周期中のこれらの電流の変化が信号に及ぼ
    す影響が打消される如くした特許請求の範囲第4項また
    は第5項記載の周期信号の基準レベル調整回路。
  8. 【請求項8】各信号周期中、第2コンデンサの充電に対
    し、第1コンデンサの充電を、充電工程に利用可能な時
    間周期の数分の1の時間周期だけ遅延せしめるように第
    1コンデンサ及び第2コンデンサの容量値を設定してな
    る特許請求の範囲第7項記載の周期信号の基準レベル調
    整回路。
  9. 【請求項9】第2コンデンサ(100)の第2端子と比較
    値入力(63)の間にインピーダンス変換段(113,114)
    を設けた特許請求の範囲第5項記載の周期信号の基準レ
    ベル調整回路。
JP62140120A 1986-06-05 1987-06-05 周期信号の基準レベル調整回路 Expired - Lifetime JP2517601B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863618939 DE3618939A1 (de) 1986-06-05 1986-06-05 Schaltungsanordnung zum einstellen eines referenzpegels in einem periodischen signal
DE3618939.1 1986-06-05

Publications (2)

Publication Number Publication Date
JPS62292076A JPS62292076A (ja) 1987-12-18
JP2517601B2 true JP2517601B2 (ja) 1996-07-24

Family

ID=6302340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62140120A Expired - Lifetime JP2517601B2 (ja) 1986-06-05 1987-06-05 周期信号の基準レベル調整回路

Country Status (4)

Country Link
US (1) US4883991A (ja)
EP (1) EP0252540B1 (ja)
JP (1) JP2517601B2 (ja)
DE (2) DE3618939A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402295B1 (en) * 1989-06-05 1994-10-12 International Business Machines Corporation Method and system for transmitting signals over a fibre optic link
US5057699A (en) * 1989-12-20 1991-10-15 Allied-Signal Inc. Switch interface for determining position of a plurality of switches using a determined time
US5349390A (en) * 1992-09-22 1994-09-20 U.S. Philips Corporation Picture signal processor for performing both large area and small area contrast reduction, and picture display apparatus incorporating such a picture signal processor
US5822017A (en) * 1995-05-30 1998-10-13 Samsung Electronics Co., Ltd. AGC for video signal comprising fusible links
KR0155616B1 (ko) * 1995-06-30 1998-11-16 문정환 영상 신호 클램프 회로
US6236254B1 (en) * 1999-07-16 2001-05-22 Texas Instruments Incorporated Low voltage amplification circuit with bias compensation
US8590612B2 (en) * 2009-04-21 2013-11-26 Schlumberger Technology Corporation System and method to provide well service unit with integrated gas delivery
US9041428B2 (en) * 2013-01-15 2015-05-26 International Business Machines Corporation Placement of storage cells on an integrated circuit
US9201727B2 (en) 2013-01-15 2015-12-01 International Business Machines Corporation Error protection for a data bus
US9021328B2 (en) 2013-01-15 2015-04-28 International Business Machines Corporation Shared error protection for register banks
US9043683B2 (en) 2013-01-23 2015-05-26 International Business Machines Corporation Error protection for integrated circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3396236A (en) * 1965-06-07 1968-08-06 Fairchild Camera Instr Co Automatic black-level control circuit
US3557305A (en) * 1968-03-06 1971-01-19 Bell & Howell Co Dc restoration and white clipping circuit for video recorder
US3750038A (en) * 1971-11-12 1973-07-31 Jerrold Electronics Corp Amplifier circuit for coincidentally providing signal clamping operation
US3740670A (en) * 1972-05-15 1973-06-19 Bendix Corp Integral rf modamp
JPS5754983B2 (ja) * 1974-04-19 1982-11-20
US4141041A (en) * 1976-09-22 1979-02-20 The Singer Company Precision gain balance of two video sources for a single display
JPS5478960A (en) * 1977-12-07 1979-06-23 Hitachi Ltd Phase comparison circuit
JPS54121618A (en) * 1978-03-14 1979-09-20 Nec Corp Automatic gain control circuit for amplitude-modulated television video signal
NL7901722A (nl) * 1979-03-05 1980-09-09 Philips Nv Klemschakeling voor een videosignaal.
DE3016096C2 (de) * 1980-04-25 1983-06-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Wahlwiederholung in einem zentral gesteuerten Fernsprechvermittlungssystem, insbesondere in einer zentral gesteuerten Fernsprechnebenstellenanlage
US4450413A (en) * 1981-03-10 1984-05-22 Olympus Optical Co., Ltd. Automatic signal level control device
US4465978A (en) * 1981-03-12 1984-08-14 Biosound, Inc. Signal conditioning circuit
DE3214756C2 (de) * 1981-05-02 1991-10-17 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum Ermitteln des Wertes eines Referenzpegels
JPS5866064A (ja) * 1981-10-15 1983-04-20 Toshiba Corp レベル検出回路
JPS58124373A (ja) * 1982-01-21 1983-07-23 Nippon Hoso Kyokai <Nhk> 信号クランプ方式
US4634902A (en) * 1982-11-17 1987-01-06 Clarion Co., Ltd. Circuit arrangement capable of adjusting a threshold level of a differential transistor circuit
US4549214A (en) * 1983-11-07 1985-10-22 Rca Corporation Video signal DC restoration circuit
US4670787A (en) * 1985-07-31 1987-06-02 Rca Corporation Suppression of field-rate brightness variations for a television camera

Also Published As

Publication number Publication date
DE3781609D1 (de) 1992-10-15
EP0252540A3 (en) 1989-02-08
JPS62292076A (ja) 1987-12-18
US4883991A (en) 1989-11-28
EP0252540B1 (de) 1992-09-09
EP0252540A2 (de) 1988-01-13
DE3618939A1 (de) 1987-12-10

Similar Documents

Publication Publication Date Title
US5570055A (en) Demodulating logarithmic amplifier
JP2517601B2 (ja) 周期信号の基準レベル調整回路
EP0196906B1 (en) Automatic gain control detection circuit
US4547744A (en) Integrated amplifier arrangement
US4782246A (en) Phase shift circuit for electrical signal
US4152667A (en) Gain-controlled signal amplifier
US5751190A (en) Gain-controlled amplifier and distributed amplifier
GB2074409A (en) Variable load impedance gain-controlled amplifier
US4068188A (en) Phase locked loop circuit
US4260956A (en) Temperature compensating bias circuit
US4540953A (en) Gain control circuit for obtaining a constant output signal amplitude by attenuating an input signal amplitude
US6087819A (en) Current mirror circuit with minimized input to output current error
US4342005A (en) Television intermediate frequency amplifier with feedback stabilization
US4366443A (en) Television intermediate frequency amplifier
JP3411988B2 (ja) 可変電圧電流変換回路
US4025871A (en) Audio amplifier for integrated circuit fabrication having controlled idling current
US4511853A (en) Differential amplifier circuit having improved control signal filtering
US6002296A (en) Filter circuit with an intermittent constant current with constant period
KR20010074941A (ko) 전자 회로
US5148055A (en) Holding circuit for providing a large time constant by using a base current to charge the capacitor
KR830000443B1 (ko) Aft회로
JPS5950126B2 (ja) 自動利得制御回路
US5243431A (en) Audio bandpass filter adaptive to differing television standards
JP3114927B2 (ja) 電流供給回路とこれを用いたフィルター回路
JPS626361B2 (ja)