JP2001077666A - 連続時間リードチャネル・フィルタにおいて振幅及び群遅延を整形する回路 - Google Patents
連続時間リードチャネル・フィルタにおいて振幅及び群遅延を整形する回路Info
- Publication number
- JP2001077666A JP2001077666A JP2000019653A JP2000019653A JP2001077666A JP 2001077666 A JP2001077666 A JP 2001077666A JP 2000019653 A JP2000019653 A JP 2000019653A JP 2000019653 A JP2000019653 A JP 2000019653A JP 2001077666 A JP2001077666 A JP 2001077666A
- Authority
- JP
- Japan
- Prior art keywords
- node
- group delay
- circuit
- biquadratic
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45371—Indexing scheme relating to differential amplifiers the AAC comprising parallel coupled multiple transistors at their source and gate and drain or at their base and emitter and collector, e.g. in a cascode dif amp, only those forming the composite common source transistor or the composite common emitter transistor respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45472—Indexing scheme relating to differential amplifiers the CSC comprising one or more diodes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 連続時間リードチャネルフィルタにおいて、
振幅及び群遅延の整形を行うための、小電力、高性能の
回路を提供する。 【解決手段】 前記回路は、第１及び第２の双２次回路
を有し、各双２次回路は、入力ノード、帯域ノード、及
び出力低帯域ノードを含んでいる。第２の双２次回路の
入力ノードは、第１の双２次回路の出力低帯域ノードに
接続されている。第１の双２次回路と第２の双２次回路
との間には、２つの相互コンダクタが配置され、これに
よって、高い動作周波数において、より高い昇圧を達成
することができ、群遅延の整形において大きな歪みを与
えない、小電力高性能回路が実現される。
振幅及び群遅延の整形を行うための、小電力、高性能の
回路を提供する。 【解決手段】 前記回路は、第１及び第２の双２次回路
を有し、各双２次回路は、入力ノード、帯域ノード、及
び出力低帯域ノードを含んでいる。第２の双２次回路の
入力ノードは、第１の双２次回路の出力低帯域ノードに
接続されている。第１の双２次回路と第２の双２次回路
との間には、２つの相互コンダクタが配置され、これに
よって、高い動作周波数において、より高い昇圧を達成
することができ、群遅延の整形において大きな歪みを与
えない、小電力高性能回路が実現される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にはアナログ
集積回路に関し、特に、連続時間リードチャネル・フィ
ルタにおいて振幅と群遅延を整形する、小電力高性能回
路に関する。
集積回路に関し、特に、連続時間リードチャネル・フィ
ルタにおいて振幅と群遅延を整形する、小電力高性能回
路に関する。
【０００２】
【従来の技術】高周波連続時間フィルタは、主として、
エイリアス除去及び復元機能を実行する復号信号集積回
路で用いられる。ハードディスクドライブのアプリケー
ションでは、連続時間フィルタ（リードチャネル・フィ
ルタとも呼ばれる）によって、振幅及び群遅延の整形を
通じてチャネル等化が行われる。等化は、デジタルの分
野では、プログラミングとアーキテクチャに対して柔軟
性を与えるのに対し、アナログの分野では、電力、金型
のサイズ、クロック遅延の低減、及びアナログ−デジタ
ル・コンバータのダイナミックレンジの最適化するのに
有効である。リードチャネル・フィルタの分野における
現在の状況では、７次の線形位相応答が実現されてお
り、１３ｄＢまでの振幅の昇圧（即ち、ブースト）する
こと、すなわち、位相を変化させることなく振幅を増大
させることができる。また、最大非昇圧（unboosted）
フィルタ・カットオフ周波数Ｆｃが約７０ＭＨｚである
場合、約３０％の群遅延整形を実現することができ、結
果的に、２５０Ｍｂｐｓまでのデータ転送速度に対応で
きる。
エイリアス除去及び復元機能を実行する復号信号集積回
路で用いられる。ハードディスクドライブのアプリケー
ションでは、連続時間フィルタ（リードチャネル・フィ
ルタとも呼ばれる）によって、振幅及び群遅延の整形を
通じてチャネル等化が行われる。等化は、デジタルの分
野では、プログラミングとアーキテクチャに対して柔軟
性を与えるのに対し、アナログの分野では、電力、金型
のサイズ、クロック遅延の低減、及びアナログ−デジタ
ル・コンバータのダイナミックレンジの最適化するのに
有効である。リードチャネル・フィルタの分野における
現在の状況では、７次の線形位相応答が実現されてお
り、１３ｄＢまでの振幅の昇圧（即ち、ブースト）する
こと、すなわち、位相を変化させることなく振幅を増大
させることができる。また、最大非昇圧（unboosted）
フィルタ・カットオフ周波数Ｆｃが約７０ＭＨｚである
場合、約３０％の群遅延整形を実現することができ、結
果的に、２５０Ｍｂｐｓまでのデータ転送速度に対応で
きる。
【０００３】振幅のフィルタ及び群遅延の整形は、リー
ド信号等化、ビデオ信号調節、ケーブル・イコライザな
どにおける連続時間フィルタにとっては重要な機能であ
る。特に、ディスクドライブのアプリケーションにおい
て、リードバック信号は、隣接ビットとの間隔が狭いこ
とに起因して生じる現象、例えば、好ましくない符号間
干渉を避けるために、従来から時間に関してスリム化さ
れたパルスを使用している。
ド信号等化、ビデオ信号調節、ケーブル・イコライザな
どにおける連続時間フィルタにとっては重要な機能であ
る。特に、ディスクドライブのアプリケーションにおい
て、リードバック信号は、隣接ビットとの間隔が狭いこ
とに起因して生じる現象、例えば、好ましくない符号間
干渉を避けるために、従来から時間に関してスリム化さ
れたパルスを使用している。
【０００４】このようにスリム化されたパルスを使用し
た標準的な振幅昇圧及び群遅延整形回路が提案されてい
る。当該回路は通常、第１の双２次回路及び第２の双２
次回路を含み、第１の双２次回路は、標準非昇圧構造で
あり、第２の双２次回路は、標準昇圧構造である。この
ような、従来より提供される振幅昇圧及び群遅延整形回
路は、比較的低周波数では良好に動作し、適度な整形を
実現する。
た標準的な振幅昇圧及び群遅延整形回路が提案されてい
る。当該回路は通常、第１の双２次回路及び第２の双２
次回路を含み、第１の双２次回路は、標準非昇圧構造で
あり、第２の双２次回路は、標準昇圧構造である。この
ような、従来より提供される振幅昇圧及び群遅延整形回
路は、比較的低周波数では良好に動作し、適度な整形を
実現する。
【０００５】
【発明が解決しようとする課題】しかし、データ転送速
度が速くなると、動作周波数が高くなり、当該回路の構
成では、回路内のキャパシタの容量を超えることなく、
より高い昇圧を達成するように設計することが難しい。
更に、有限帯域幅と、プログラマブル電圧増幅器の非ゼ
ロ出力抵抗とキャパシタンスが、群遅延の大きな歪みを
与える結果となる。
度が速くなると、動作周波数が高くなり、当該回路の構
成では、回路内のキャパシタの容量を超えることなく、
より高い昇圧を達成するように設計することが難しい。
更に、有限帯域幅と、プログラマブル電圧増幅器の非ゼ
ロ出力抵抗とキャパシタンスが、群遅延の大きな歪みを
与える結果となる。
【０００６】従って、本発明の目的は、データ転送速度
の速いリードチャネルフィルタに対して、振幅と群遅延
の整形を達成するのに適した電力とダイ領域を備えた回
路を提供することである。より具体的には、高い動作周
波数において、より高い昇圧を達成することができ、群
遅延の整形において大きな歪みを与えない、小電力高性
能回路を提供することである。
の速いリードチャネルフィルタに対して、振幅と群遅延
の整形を達成するのに適した電力とダイ領域を備えた回
路を提供することである。より具体的には、高い動作周
波数において、より高い昇圧を達成することができ、群
遅延の整形において大きな歪みを与えない、小電力高性
能回路を提供することである。
【０００７】
【課題を解決するための手段】本発明の第１の実施態様
によれば、第１の入力ノード、第１の双２次帯域ノー
ド、及び第１の双２次低帯域出力ノードを備える第１の
双２次回路、第２の双２次帯域ノード、第２の双２次低
帯域出力ノード、及び前記第１の双２次低帯域出力ノー
ドに接続された第２の入力ノードを備える第２の双２次
回路、前記第１の双２次帯域ノードと前記第２の双２次
帯域ノードを接続する第１の相互コンダクタ、及び前記
第１の双２次帯域ノードと前記第２の双２次低帯域出力
ノードを接続する第２の相互コンダクタを有する振幅昇
圧及び群遅延整形回路が提供される。これによって、振
幅の昇圧と群遅延の整形を高い周波数において好適に実
施可能な小電力高性能回路が提供される。
によれば、第１の入力ノード、第１の双２次帯域ノー
ド、及び第１の双２次低帯域出力ノードを備える第１の
双２次回路、第２の双２次帯域ノード、第２の双２次低
帯域出力ノード、及び前記第１の双２次低帯域出力ノー
ドに接続された第２の入力ノードを備える第２の双２次
回路、前記第１の双２次帯域ノードと前記第２の双２次
帯域ノードを接続する第１の相互コンダクタ、及び前記
第１の双２次帯域ノードと前記第２の双２次低帯域出力
ノードを接続する第２の相互コンダクタを有する振幅昇
圧及び群遅延整形回路が提供される。これによって、振
幅の昇圧と群遅延の整形を高い周波数において好適に実
施可能な小電力高性能回路が提供される。
【０００８】本発明の第２の実施態様によれば、第１の
双２次入力ノード、第１の双２次帯域ノード、及び第１
の双２次低帯域出力ノードを有する第１の双２次回路を
提供するステップ、第２の双２次帯域ノード、第２の双
２次低帯域出力ノード、及び前記第１の双２次低帯域出
力ノードに接続された第２の双２次入力ノードを有する
第２の双２次回路を提供するステップ、前記第１の双２
次帯域ノードと前記第２の双２次帯域ノードを接続する
第１の相互コンダクタの第１の相互コンダクタンスを選
択するステップ、及び前記第１の双２次帯域ノードと前
記第２の双２次低帯域出力ノードを接続する第２の相互
コンダクタの第２の相互コンダクタンスを選択するステ
ップを有する振幅昇圧及び群遅延整形方法が提供され
る。これによって、振幅の昇圧と群遅延の整形を高い周
波数において好適に実施可能な方法が提供される。
双２次入力ノード、第１の双２次帯域ノード、及び第１
の双２次低帯域出力ノードを有する第１の双２次回路を
提供するステップ、第２の双２次帯域ノード、第２の双
２次低帯域出力ノード、及び前記第１の双２次低帯域出
力ノードに接続された第２の双２次入力ノードを有する
第２の双２次回路を提供するステップ、前記第１の双２
次帯域ノードと前記第２の双２次帯域ノードを接続する
第１の相互コンダクタの第１の相互コンダクタンスを選
択するステップ、及び前記第１の双２次帯域ノードと前
記第２の双２次低帯域出力ノードを接続する第２の相互
コンダクタの第２の相互コンダクタンスを選択するステ
ップを有する振幅昇圧及び群遅延整形方法が提供され
る。これによって、振幅の昇圧と群遅延の整形を高い周
波数において好適に実施可能な方法が提供される。
【０００９】
【発明の実施の形態】本発明の振幅昇圧及び群遅延整形
回路の説明を行う前に、図１ないし図４を参照して、従
来の振幅昇圧を行う整形、群遅延の整形、及び当該整形
回路について説明する。また、これ以降は、説明を簡潔
にするために、本発明に関連する技術分野で公知の技術
的要素の詳細は、明確に説明する必要がない限り説明し
ないこととする。
回路の説明を行う前に、図１ないし図４を参照して、従
来の振幅昇圧を行う整形、群遅延の整形、及び当該整形
回路について説明する。また、これ以降は、説明を簡潔
にするために、本発明に関連する技術分野で公知の技術
的要素の詳細は、明確に説明する必要がない限り説明し
ないこととする。
【００１０】図１は、時間に関してスリム化されている
パルスとそうでないパルスを示している。こうしたパル
スのスリム化は通常、中〜高周波数域のリードパルス・
スペクトラムのアクセンチュエイション（即ち、強調）
を行うこと、又は適当な周波数帯における振幅をブース
ト（即ち、昇圧）することと同等である。パルスのスリ
ム化は、群遅延を歪ませることなく行われるため、昇圧
は対称昇圧とも呼ばれる。
パルスとそうでないパルスを示している。こうしたパル
スのスリム化は通常、中〜高周波数域のリードパルス・
スペクトラムのアクセンチュエイション（即ち、強調）
を行うこと、又は適当な周波数帯における振幅をブース
ト（即ち、昇圧）することと同等である。パルスのスリ
ム化は、群遅延を歪ませることなく行われるため、昇圧
は対称昇圧とも呼ばれる。
【００１１】周波数領域におけるパルスのスリム化は振
幅を周波数の関数として整形するのと同等である。図２
は、周波数領域においてパルスをスリム化した場合にお
けるリードバック信号と、スリム化していないリードバ
ック信号を示す図である。ここで、曲線２０は、典型的
な非昇圧低域応答を表しており、曲線２２は、昇圧後の
振幅を表しており、周波数の関数として表されている。
幅を周波数の関数として整形するのと同等である。図２
は、周波数領域においてパルスをスリム化した場合にお
けるリードバック信号と、スリム化していないリードバ
ック信号を示す図である。ここで、曲線２０は、典型的
な非昇圧低域応答を表しており、曲線２２は、昇圧後の
振幅を表しており、周波数の関数として表されている。
【００１２】高密度及び高速ディスクドライブにおいて
は、符号間干渉（以降、「ＩＳＩ」と称する）の問題が
一層顕著に現れるが、強力なデジタル信号処理（ＤＳ
Ｐ）技術を利用することによって、リードバック信号の
検出を、高い信頼性と高い効率で行うことができる。し
かし、こうした検出処理は通常、昇圧を多く必要とし、
低域コーナー周波数において非昇圧値に対して、１３ｄ
Ｂ程度まで高くする必要がある。
は、符号間干渉（以降、「ＩＳＩ」と称する）の問題が
一層顕著に現れるが、強力なデジタル信号処理（ＤＳ
Ｐ）技術を利用することによって、リードバック信号の
検出を、高い信頼性と高い効率で行うことができる。し
かし、こうした検出処理は通常、昇圧を多く必要とし、
低域コーナー周波数において非昇圧値に対して、１３ｄ
Ｂ程度まで高くする必要がある。
【００１３】振幅の整形に加えて、リードバック信号の
位相応答、即ち群遅延が選択的に調節され、有限帯域幅
及びＤＣオフセット相殺の必要性によって生じる、回路
の非線形位相応答を補償する。群遅延の整形（非対称昇
圧とも呼ばれる）は、振幅の整形、即ち対称昇圧とは異
なる。図３は、リードチャネル・フィルタの実質的に平
坦な群遅延と比較した場合における群遅延の修正による
効果を、周波数の関数として表している。ここで、曲線
３０は、リードチャネル・フィルタの実質的に平坦な群
遅延を表しており、曲線３２、３４、３６、及び３８
は、様々な程度に修正された群遅延を、周波数の関数と
して表したものである。図３のグラフから明らかなよう
に、データ転送速度が１Ｇｂｐｓにまで上がると、４０
％程度、群遅延を補償する必要がある。
位相応答、即ち群遅延が選択的に調節され、有限帯域幅
及びＤＣオフセット相殺の必要性によって生じる、回路
の非線形位相応答を補償する。群遅延の整形（非対称昇
圧とも呼ばれる）は、振幅の整形、即ち対称昇圧とは異
なる。図３は、リードチャネル・フィルタの実質的に平
坦な群遅延と比較した場合における群遅延の修正による
効果を、周波数の関数として表している。ここで、曲線
３０は、リードチャネル・フィルタの実質的に平坦な群
遅延を表しており、曲線３２、３４、３６、及び３８
は、様々な程度に修正された群遅延を、周波数の関数と
して表したものである。図３のグラフから明らかなよう
に、データ転送速度が１Ｇｂｐｓにまで上がると、４０
％程度、群遅延を補償する必要がある。
【００１４】次に、振幅昇圧及び群遅延整形を行う、従
来の回路について説明する。
来の回路について説明する。
【００１５】リードチャネル・フィルタでは、振幅と群
遅延の整形には、エイリアス除去(アンチエーリアス化
処理)とノイズフィルタリングの目的で使用される基本
伝達関数に、２つのゼロ点が追加される。この２つのゼ
ロ点は、ラプラス伝達関数の分子、Ｎ（ｓ）＝[1 + Ｋ1
* (ｓ/ω1) - Ｋ2 * (ｓ2/ω1 2)]に表されるのが望ま
しい。
遅延の整形には、エイリアス除去(アンチエーリアス化
処理)とノイズフィルタリングの目的で使用される基本
伝達関数に、２つのゼロ点が追加される。この２つのゼ
ロ点は、ラプラス伝達関数の分子、Ｎ（ｓ）＝[1 + Ｋ1
* (ｓ/ω1) - Ｋ2 * (ｓ2/ω1 2)]に表されるのが望ま
しい。
【００１６】ここで、係数Ｋ１は群遅延の量を制御し、
係数Ｋ２は、振幅整形の量を制御し、ω１は、特性周波
数を表す。振幅の整形と群遅延の整形との間の干渉は小
さい。これは、振幅の整形は、高周波数帯域においてよ
り顕著に影響を及ぼし、一方、群遅延の整形は、低周波
数帯域においてより顕著に影響を及ぼすからである。従
って、一般的には、群遅延の整形を制御する係数Ｋ１と
振幅の整形を制御する係数Ｋ２とは、それぞれ個別に用
いられる。
係数Ｋ２は、振幅整形の量を制御し、ω１は、特性周波
数を表す。振幅の整形と群遅延の整形との間の干渉は小
さい。これは、振幅の整形は、高周波数帯域においてよ
り顕著に影響を及ぼし、一方、群遅延の整形は、低周波
数帯域においてより顕著に影響を及ぼすからである。従
って、一般的には、群遅延の整形を制御する係数Ｋ１と
振幅の整形を制御する係数Ｋ２とは、それぞれ個別に用
いられる。
【００１７】従来、伝達関数の分子Ｎ（ｓ）は、標準の
双２次（「biquad」）構造を変形することによって実現
されていた。双２次構造は、分子と分母の両方に２次式
を有する一般の伝達関数と関連している。
双２次（「biquad」）構造を変形することによって実現
されていた。双２次構造は、分子と分母の両方に２次式
を有する一般の伝達関数と関連している。
【００１８】図４は、標準的な振幅昇圧及び群遅延整形
回路５０である。回路５０は通常、第１の双２次回路
（または第１の２次式回路）６０及び第２の双２次回路
（または第２の２次式回路）８０を含んでいる。第１の
双２次回路６０は、標準非昇圧構造であり、第２の双２
次回路８０は、標準昇圧構造である。
回路５０である。回路５０は通常、第１の双２次回路
（または第１の２次式回路）６０及び第２の双２次回路
（または第２の２次式回路）８０を含んでいる。第１の
双２次回路６０は、標準非昇圧構造であり、第２の双２
次回路８０は、標準昇圧構造である。
【００１９】図示されていないが、振幅昇圧及び群遅延
整形回路５０の入力ノード５２は、選択的に様々なゲイ
ン増幅器または前置増幅器に接続され、出力ノード５４
は、選択的にアナログ−デジタル・コンバータに接続さ
れる。出力ノード５４は、また、第２の双２次回路８０
の低帯域ノードとしても機能する。中間ノード５６は、
第１の双２次回路６０の出力ノード及び低帯域ノードと
して機能する他、第２の双２次回路８０の入力ノードと
しても機能する。
整形回路５０の入力ノード５２は、選択的に様々なゲイ
ン増幅器または前置増幅器に接続され、出力ノード５４
は、選択的にアナログ−デジタル・コンバータに接続さ
れる。出力ノード５４は、また、第２の双２次回路８０
の低帯域ノードとしても機能する。中間ノード５６は、
第１の双２次回路６０の出力ノード及び低帯域ノードと
して機能する他、第２の双２次回路８０の入力ノードと
しても機能する。
【００２０】第１の双２次回路６０は、複数の相互コン
ダクタ６２、６４、６６、及び６８と、それぞれが帯域
ノード７４に接続されたキャパシタ７０、及び７２と、
入力ノード５２と、第１の双２次低帯域ノード５６と、
アース５８の全て、又は一部を含んでいる。相互コンダ
クタ６２、６４、６６、及び６８の各々は、帯域ノード
７４に接続されている。相互コンダクタ６２は更に、入
力ノード５２に接続され、相互コンダクタ６６、６８
は、第１の双２次低帯域ノード５６に接続されている。
相互コンダクタ６６、６８は、第１の双２次低帯域ノー
ド５６と帯域ノード７４の間のフィードバック・ループ
に接続されている。相互コンダクタ６４は、それ自身及
び帯域ノード７４に接続されるフィードバック・ループ
に接続されている。キャパシタ７０は、帯域ノード７４
とアース５８に接続され、キャパシタ７２は、低帯域ノ
ード５６とアース５８の間に接続される。
ダクタ６２、６４、６６、及び６８と、それぞれが帯域
ノード７４に接続されたキャパシタ７０、及び７２と、
入力ノード５２と、第１の双２次低帯域ノード５６と、
アース５８の全て、又は一部を含んでいる。相互コンダ
クタ６２、６４、６６、及び６８の各々は、帯域ノード
７４に接続されている。相互コンダクタ６２は更に、入
力ノード５２に接続され、相互コンダクタ６６、６８
は、第１の双２次低帯域ノード５６に接続されている。
相互コンダクタ６６、６８は、第１の双２次低帯域ノー
ド５６と帯域ノード７４の間のフィードバック・ループ
に接続されている。相互コンダクタ６４は、それ自身及
び帯域ノード７４に接続されるフィードバック・ループ
に接続されている。キャパシタ７０は、帯域ノード７４
とアース５８に接続され、キャパシタ７２は、低帯域ノ
ード５６とアース５８の間に接続される。
【００２１】第２の双２次回路８０は、第１の双２次回
路６０と同様に、複数の相互コンダクタ８２、８４、８
６、及び８８と、それぞれが帯域ノード９４に接続され
たキャパシタ９０、及び９２と、入力ノード５６と、第
２の双２次低帯域ノード５４と、アース５８の全て、又
は一部を含んでいる。相互コンダクタ８２、８４、８
６、及び８８の各々は、帯域ノード９４に接続されてい
る。相互コンダクタ８２は更に、入力ノード５６に接続
され、相互コンダクタ８６、８８は、第２の双２次低帯
域ノード５４に接続されている。相互コンダクタ８４
は、それ自身及び第２の双２次低帯域ノード５４に接続
されるフィードバック・ループに接続されている。キャ
パシタ９０は、帯域ノード９４とアース５８に接続さ
れ、キャパシタ９２は、低帯域ノード５４とアース５８
の間に接続される。第１及び第２の双２次帯域ノード９
４、７４と、第１及び第２の双２次低帯域ノード５４、
５６は、統合ノードと呼ばれることもある。
路６０と同様に、複数の相互コンダクタ８２、８４、８
６、及び８８と、それぞれが帯域ノード９４に接続され
たキャパシタ９０、及び９２と、入力ノード５６と、第
２の双２次低帯域ノード５４と、アース５８の全て、又
は一部を含んでいる。相互コンダクタ８２、８４、８
６、及び８８の各々は、帯域ノード９４に接続されてい
る。相互コンダクタ８２は更に、入力ノード５６に接続
され、相互コンダクタ８６、８８は、第２の双２次低帯
域ノード５４に接続されている。相互コンダクタ８４
は、それ自身及び第２の双２次低帯域ノード５４に接続
されるフィードバック・ループに接続されている。キャ
パシタ９０は、帯域ノード９４とアース５８に接続さ
れ、キャパシタ９２は、低帯域ノード５４とアース５８
の間に接続される。第１及び第２の双２次帯域ノード９
４、７４と、第１及び第２の双２次低帯域ノード５４、
５６は、統合ノードと呼ばれることもある。
【００２２】振幅昇圧及び群遅延整形回路５０は更に、
第１及び第２の双２次回路６０、８０の間に接続され
た、プログラマブル電圧増幅器１０２、１０４と、キャ
パシタ１０６、１０８を含む。プログラマブル電圧増幅
器１０２は、第１の双２次低帯域ノード５６と、キャパ
シタ１０６に接続され、１０４は、第１の双２次低帯域
ノード５６と、キャパシタ１０８に接続される。次に、
キャパシタ１０６は帯域ノード９４に接続され、１０８
は第２の双２次低帯域ノード５４に接続される。電圧増
幅器１０２、１０４は、伝達関数の分子Ｎ（ｓ）の係数
Ｋ１とＫ２に対応させて、群遅延と振幅の整形の量を制
御できる増幅値を持つようにプログラム可能である。
第１及び第２の双２次回路６０、８０の間に接続され
た、プログラマブル電圧増幅器１０２、１０４と、キャ
パシタ１０６、１０８を含む。プログラマブル電圧増幅
器１０２は、第１の双２次低帯域ノード５６と、キャパ
シタ１０６に接続され、１０４は、第１の双２次低帯域
ノード５６と、キャパシタ１０８に接続される。次に、
キャパシタ１０６は帯域ノード９４に接続され、１０８
は第２の双２次低帯域ノード５４に接続される。電圧増
幅器１０２、１０４は、伝達関数の分子Ｎ（ｓ）の係数
Ｋ１とＫ２に対応させて、群遅延と振幅の整形の量を制
御できる増幅値を持つようにプログラム可能である。
【００２３】キャパシタ９０、１０６は、第１の統合キ
ャパシタを形成し、キャパシタ９２、１０８は、第２の
統合キャパシタを形成する。フィルタキャパシタのそれ
ぞれは、キャパシタ１０６、１０８が、ゼロの送信を提
供できるように、２つの要素に分割される。更に、プロ
グラマブル電圧増幅器１０２は、群遅延の整形の量を制
御するために提供され、１０４は、振幅の整形の量を制
御するために提供される。
ャパシタを形成し、キャパシタ９２、１０８は、第２の
統合キャパシタを形成する。フィルタキャパシタのそれ
ぞれは、キャパシタ１０６、１０８が、ゼロの送信を提
供できるように、２つの要素に分割される。更に、プロ
グラマブル電圧増幅器１０２は、群遅延の整形の量を制
御するために提供され、１０４は、振幅の整形の量を制
御するために提供される。
【００２４】図に示すように、第１の双２次回路６０の
相互コンダクタ６２、６８と、第２の双２次回路８０の
相互コンダクタ８２、８８は、「＋ ＋」が示されてい
る。一方、第１の双２次回路６０の相互コンダクタ６
４、６６と、第２の双２次回路８０の相互コンダクタ８
４、８６は、「＋ −」が示されている。一般的に、
「＋ ＋」と示された、相互コンダクタの入力及び出力
は、位相が一致しており、逆に、「＋ −」と示された
相互コンダクタの入力及び出力は、位相がずれている。
相互コンダクタ６２、６８と、第２の双２次回路８０の
相互コンダクタ８２、８８は、「＋ ＋」が示されてい
る。一方、第１の双２次回路６０の相互コンダクタ６
４、６６と、第２の双２次回路８０の相互コンダクタ８
４、８６は、「＋ −」が示されている。一般的に、
「＋ ＋」と示された、相互コンダクタの入力及び出力
は、位相が一致しており、逆に、「＋ −」と示された
相互コンダクタの入力及び出力は、位相がずれている。
【００２５】振幅昇圧及び群遅延整形回路５０は、比較
的低周波数で良好に動作し、適度な整形を実現する。し
かし、データ転送速度が速くなると、動作周波数が高く
なり、回路５０を、キャパシタ１０６、１０８の容量を
超えることなく、より高い昇圧を達成するように設計す
ることが難しくなる。更に、有限帯域幅と、プログラマ
ブル電圧増幅器１０２、１０４の非ゼロ出力抵抗とキャ
パシタンスが、群遅延の歪みに大きく寄与する。これら
の２つの要素は、周波数の範囲と実施されるべき昇圧の
量を制限する。
的低周波数で良好に動作し、適度な整形を実現する。し
かし、データ転送速度が速くなると、動作周波数が高く
なり、回路５０を、キャパシタ１０６、１０８の容量を
超えることなく、より高い昇圧を達成するように設計す
ることが難しくなる。更に、有限帯域幅と、プログラマ
ブル電圧増幅器１０２、１０４の非ゼロ出力抵抗とキャ
パシタンスが、群遅延の歪みに大きく寄与する。これら
の２つの要素は、周波数の範囲と実施されるべき昇圧の
量を制限する。
【００２６】次に、本発明の振幅昇圧及び群遅延整形を
行う小電力、高性能回路について、図５を参照しながら
説明する。
行う小電力、高性能回路について、図５を参照しながら
説明する。
【００２７】図５は、本発明の、改良された振幅昇圧及
び群遅延形成回路５０’の例を示している。当該回路５
０’は、図４の回路５０と較べて、より広い範囲の周波
数と大きい量の昇圧を提供する。振幅昇圧及び群遅延形
成回路５０’は、回路５０と同様に、第１の双２次回路
６０と第２の双２次回路８０を含んでいる。しかし、こ
の２つの回路６０、８０に接続されているものは、プロ
グラマブル相互コンダクタ１１０、１１２であって、プ
ログラマブル電圧増幅器１０２、１０４、及びキャパシ
タ１０６、１０８ではない。更に、回路５０’のプログ
ラマブル相互コンダクタ１１０、１１２は、図４の回路
５０における中間ノード５６とは対照的に、第１の双２
次回路６０内部の信号を使用する。
び群遅延形成回路５０’の例を示している。当該回路５
０’は、図４の回路５０と較べて、より広い範囲の周波
数と大きい量の昇圧を提供する。振幅昇圧及び群遅延形
成回路５０’は、回路５０と同様に、第１の双２次回路
６０と第２の双２次回路８０を含んでいる。しかし、こ
の２つの回路６０、８０に接続されているものは、プロ
グラマブル相互コンダクタ１１０、１１２であって、プ
ログラマブル電圧増幅器１０２、１０４、及びキャパシ
タ１０６、１０８ではない。更に、回路５０’のプログ
ラマブル相互コンダクタ１１０、１１２は、図４の回路
５０における中間ノード５６とは対照的に、第１の双２
次回路６０内部の信号を使用する。
【００２８】回路５０’では、伝達関数の分子Ｎ（ｓ）
は、双２次回路６０及び８０に亘って実行される。相互
コンダクタ６８及びキャパシタ７２は、ノード７４で電
圧の積分を行う。従って、第１の双２次低帯域ノード５
６ではなく、第１の双２次帯域ノード７４において信号
を取得することによって、後に微分機能が続く積分機能
がバイパスされ、第１及び第２の双２次回路６０、８０
の間のキャパシタ（例えば、図４のキャパシタ１０６、
１０８）を配置する必要がなくなる。このような構成に
よって、伝達関数の分子Ｎ（ｓ）をより簡単に実現する
ことが可能となる。
は、双２次回路６０及び８０に亘って実行される。相互
コンダクタ６８及びキャパシタ７２は、ノード７４で電
圧の積分を行う。従って、第１の双２次低帯域ノード５
６ではなく、第１の双２次帯域ノード７４において信号
を取得することによって、後に微分機能が続く積分機能
がバイパスされ、第１及び第２の双２次回路６０、８０
の間のキャパシタ（例えば、図４のキャパシタ１０６、
１０８）を配置する必要がなくなる。このような構成に
よって、伝達関数の分子Ｎ（ｓ）をより簡単に実現する
ことが可能となる。
【００２９】第１の双２次回路６０は、[Ｖ５６（ｓ）
／Ｖ７４（ｓ）]といった伝達関数を実行し、この関数
は、減衰しない積分関数である。ここで、Ｖ５６（ｓ）
は、ノード５６の信号であり、Ｖ７４（ｓ）は、ノード
７４の信号である。こうした特徴は、第１の双２次帯域
ノード７４における信号Ｖ７４（ｓ）に比例した電流を
生成し、この電流を、第２の双２次回路８０の積分ノー
ド９４、９５に加える。これによって、伝達関数の分子
Ｎ（ｓ）が実現される。
／Ｖ７４（ｓ）]といった伝達関数を実行し、この関数
は、減衰しない積分関数である。ここで、Ｖ５６（ｓ）
は、ノード５６の信号であり、Ｖ７４（ｓ）は、ノード
７４の信号である。こうした特徴は、第１の双２次帯域
ノード７４における信号Ｖ７４（ｓ）に比例した電流を
生成し、この電流を、第２の双２次回路８０の積分ノー
ド９４、９５に加える。これによって、伝達関数の分子
Ｎ（ｓ）が実現される。
【００３０】プログラマブル相互コンダクタ１１０、１
１２は、それぞれ別個に動作し、コンダクタ１１０は振
幅昇圧を、コンダクタ１１２は群遅延整形を制御する。
特に、相互コンダクタ１１０、１１２は、群遅延及び振
幅整形の量を制御するために、伝達関数の分子Ｎ（ｓ）
の係数Ｋ１及びＫ２に対応する相互コンダクタを有する
ようにプログラム可能である。
１２は、それぞれ別個に動作し、コンダクタ１１０は振
幅昇圧を、コンダクタ１１２は群遅延整形を制御する。
特に、相互コンダクタ１１０、１１２は、群遅延及び振
幅整形の量を制御するために、伝達関数の分子Ｎ（ｓ）
の係数Ｋ１及びＫ２に対応する相互コンダクタを有する
ようにプログラム可能である。
【００３１】図５の双２次振幅昇圧及び群遅延整形回路
５０’のプログラマブル相互コンダクタ１１０、１１２
を用いることによって、図４の回路５０を上回るいくつ
かの利点が得られる。例えば、この回路５０’のプログ
ラマブル相互コンダクタ１１０、１１２は、他のフィル
タの相互コンダクタ（例えば、相互コンダクタ６２、６
４、６６、６８、８２、８４、８６、及び８８）と同様
の方法で製造されるため、相互コンダクタ１１０、１１
２を提供することによって、フィルタ処理と温度の望ま
しいバリエーションを調査することができる。
５０’のプログラマブル相互コンダクタ１１０、１１２
を用いることによって、図４の回路５０を上回るいくつ
かの利点が得られる。例えば、この回路５０’のプログ
ラマブル相互コンダクタ１１０、１１２は、他のフィル
タの相互コンダクタ（例えば、相互コンダクタ６２、６
４、６６、６８、８２、８４、８６、及び８８）と同様
の方法で製造されるため、相互コンダクタ１１０、１１
２を提供することによって、フィルタ処理と温度の望ま
しいバリエーションを調査することができる。
【００３２】更に、プログラマブル相互コンダクタ１１
０の理想的でない出力抵抗及びキャパシタンスは、第２
の双２次積分ノード、又は帯域ノード９４において吸収
される。一方、プログラマブル相互コンダクタ１１２の
理想的でない出力抵抗及びキャパシタンスは、第２の双
２次積分ノード、又は低帯域ノード５４において吸収さ
れる。特に、プログラマブル相互コンダクタ１１０の理
想的でない出力キャパシタンスは、第２の双２次積分ノ
ード９４において、キャパシタ９０によって吸収され
る。また、プログラマブル相互コンダクタ１１２の理想
的でない出力キャパシタンスは、第２の双２次積分ノー
ド５４において、キャパシタ９２によって吸収される。
更に、相互コンダクタ８６のフィードバックループが抵
抗を有し、相互コンダクタ８４が、アースに接続された
抵抗のように動作するので、プログラマブル相互コンダ
クタ１１０の理想的でない出力抵抗は、第２の双２次積
分ノード９４において、相互コンダクタ８６の寄生抵抗
によって吸収される。プログラマブル相互コンダクタ１
１２の理想的でない出力抵抗も、同様の理由で、第２の
双２次積分ノード９５において、相互コンダクタ８４の
寄生抵抗によって吸収される。プログラマブル相互コン
ダクタ１１０、１１２の理想的でない出力抵抗及びキャ
パシタンスの吸収によって、プログラマブル相互コンダ
クタ１１０、１１２はほとんど、位相シフトや群遅延の
歪みに関与しないものとなる。
０の理想的でない出力抵抗及びキャパシタンスは、第２
の双２次積分ノード、又は帯域ノード９４において吸収
される。一方、プログラマブル相互コンダクタ１１２の
理想的でない出力抵抗及びキャパシタンスは、第２の双
２次積分ノード、又は低帯域ノード５４において吸収さ
れる。特に、プログラマブル相互コンダクタ１１０の理
想的でない出力キャパシタンスは、第２の双２次積分ノ
ード９４において、キャパシタ９０によって吸収され
る。また、プログラマブル相互コンダクタ１１２の理想
的でない出力キャパシタンスは、第２の双２次積分ノー
ド５４において、キャパシタ９２によって吸収される。
更に、相互コンダクタ８６のフィードバックループが抵
抗を有し、相互コンダクタ８４が、アースに接続された
抵抗のように動作するので、プログラマブル相互コンダ
クタ１１０の理想的でない出力抵抗は、第２の双２次積
分ノード９４において、相互コンダクタ８６の寄生抵抗
によって吸収される。プログラマブル相互コンダクタ１
１２の理想的でない出力抵抗も、同様の理由で、第２の
双２次積分ノード９５において、相互コンダクタ８４の
寄生抵抗によって吸収される。プログラマブル相互コン
ダクタ１１０、１１２の理想的でない出力抵抗及びキャ
パシタンスの吸収によって、プログラマブル相互コンダ
クタ１１０、１１２はほとんど、位相シフトや群遅延の
歪みに関与しないものとなる。
【００３３】図５の回路５０’の相互コンダクタの構成
によって、図４の回路５０に較べて２０％程度のサイズ
の縮小化と低電力化が図られる。また、前述したよう
に、寄生キャパシタンス及び寄生抵抗はほとんど、回路
５０’の積分ノード全て（７４、５６、９４、５４）で
等化される。
によって、図４の回路５０に較べて２０％程度のサイズ
の縮小化と低電力化が図られる。また、前述したよう
に、寄生キャパシタンス及び寄生抵抗はほとんど、回路
５０’の積分ノード全て（７４、５６、９４、５４）で
等化される。
【００３４】本発明の好適実施例についてこれまで例を
用いて説明してきたが、ここで記述されている特定の態
様及びアプリケーションは、例示のために示したに過ぎ
ず、当業者には、これらに対して様々な変更を加えるこ
とが可能である。また、本発明によって示された原理
を、本発明の技術的範囲及び趣旨から逸脱することな
く、他の態様及びアプリケーションに適用可能であるこ
とは、当業者には明らかである。従って、本発明の範囲
は、ここで開示された本発明の原理及び特徴を備えた様
々な代替案、修正物、均等物を包含する最も広い範囲と
すべきである。
用いて説明してきたが、ここで記述されている特定の態
様及びアプリケーションは、例示のために示したに過ぎ
ず、当業者には、これらに対して様々な変更を加えるこ
とが可能である。また、本発明によって示された原理
を、本発明の技術的範囲及び趣旨から逸脱することな
く、他の態様及びアプリケーションに適用可能であるこ
とは、当業者には明らかである。従って、本発明の範囲
は、ここで開示された本発明の原理及び特徴を備えた様
々な代替案、修正物、均等物を包含する最も広い範囲と
すべきである。
【００３５】
【発明の効果】本発明によって、データ転送速度の速い
リードチャネルフィルタに対して、振幅と群遅延の整形
を達成するのに適した電力とダイ領域を備えた回路が提
供される。更に、本発明によって、高い動作周波数にお
いて、より高い昇圧を達成することができ、群遅延の整
形において大きな歪みを与えない、小電力高性能回路が
提供される。
リードチャネルフィルタに対して、振幅と群遅延の整形
を達成するのに適した電力とダイ領域を備えた回路が提
供される。更に、本発明によって、高い動作周波数にお
いて、より高い昇圧を達成することができ、群遅延の整
形において大きな歪みを与えない、小電力高性能回路が
提供される。
【図１】時間領域において、スリム化されたパルスを有
するリードバック信号と、そうでないパルスを有するリ
ードバック信号を示す図である。
するリードバック信号と、そうでないパルスを有するリ
ードバック信号を示す図である。
【図２】周波数領域において、スリム化されたパルスを
有するリードバック信号と、そうでないパルスを有する
リードバック信号を示す図である。
有するリードバック信号と、そうでないパルスを有する
リードバック信号を示す図である。
【図３】リードチャネルフィルタの平坦な群遅延と比較
した場合の、群遅延修正の効果を、周波数の関数として
示した図である。
した場合の、群遅延修正の効果を、周波数の関数として
示した図である。
【図４】従来の振幅昇圧及び群遅延整形回路の構成を示
すブロック図である。
すブロック図である。
【図５】本発明により改良された、振幅昇圧及び群遅延
整形回路の構成を示すブロック図である。
整形回路の構成を示すブロック図である。
５０ 標準的な振幅昇圧及び群遅延整形回路 ５０’ 改良された振幅昇圧及び群遅延整形回路 ５２ 入力ノード ５４ 出力ノード ５６ 中間ノード ５８ アース ６０ 第１の双２次回路 ６２、６４、６６、６８ 相互コンダクタ ７０、７２ キャパシタ ７４ 帯域ノード ８０ 第２の双２次回路 ８２、８４、８６、８８ 相互コンダクタ ９０、９２ キャパシタ ９４ 帯域ノード １０２、１０４ プログラマブル電圧増幅器 １０６、１０８ キャパシタ １１０、１１２ プログラマブル相互コンダクタ
フロントページの続き Ｆターム(参考） 5J098 AA14 AB02 AB03 AC05 AC12 AD03 AD12 AD24 CA02 CA08 CB01 CB06 CB09
Claims (21)
- 【請求項１】 振幅昇圧及び群遅延整形回路において第
１の入力ノード、第１の双２次帯域ノード、及び第１の
双２次低帯域出力ノードを備える第１の双２次回路、 第２の双２次帯域ノード、第２の双２次低帯域出力ノー
ド、及び前記第１の双２次低帯域出力ノードに接続され
た第２の入力ノードを備える第２の双２次回路、 前記第１の双２次帯域ノードと前記第２の双２次帯域ノ
ードを接続する第１の相互コンダクタ、及び前記第１の
双２次帯域ノードと前記第２の双２次低帯域出力ノード
を接続する第２の相互コンダクタを有することを特徴と
する振幅昇圧及び群遅延整形回路。 - 【請求項２】 請求項１に記載の振幅昇圧及び群遅延整
形回路において、前記第１の相互コンダクタ及び第２の
相互コンダクタがプログラマブル相互コンダクタである
ことを特徴とする振幅昇圧及び群遅延整形回路。 - 【請求項３】 請求項１に記載の振幅昇圧及び群遅延整
形回路において、前記第１の相互コンダクタ及び第２の
相互コンダクタの一方が位相の一致した入力と出力を有
し、他方が、位相の一致しない入力と出力を有すること
を特徴とする振幅昇圧及び群遅延整形回路。 - 【請求項４】 請求項１に記載の振幅昇圧及び群遅延整
形回路において、前記第１の双２次回路が、非昇圧双２
次回路であることを特徴とする振幅昇圧及び群遅延整形
回路。 - 【請求項５】 請求項１に記載の振幅昇圧及び群遅延整
形回路において、前記第２の双２次回路が、昇圧双２次
回路であることを特徴とする振幅昇圧及び群遅延整形回
路。 - 【請求項６】 請求項１に記載の振幅昇圧及び群遅延整
形回路において、前記第１の双２次回路が、それぞれ前
記第１の双２次帯域ノードに接続された複数の第１の双
２次相互コンダクタを有し、前記第１の双２次相互コン
ダクタの少なくとも１つが前記第１の入力ノードに接続
され、前記第１の双２次相互コンダクタの少なくとも１
つが前記第１の双２次低帯域出力ノードに接続されるこ
とを特徴とする振幅昇圧及び群遅延整形回路。 - 【請求項７】 請求項６に記載の振幅昇圧及び群遅延整
形回路において、前記第１の双２次回路が更に、前記第
１の双２次帯域ノードに接続された第１の双２次帯域キ
ャパシタと、前記第１の双２次低帯域ノードに接続され
た第１の双２次低帯域キャパシタとを有することを特徴
とする振幅昇圧及び群遅延整形回路。 - 【請求項８】 請求項６に記載の振幅昇圧及び群遅延整
形回路において、前記第１の双２次相互コンダクタが、
前記第１の双２次帯域ノードと前記第１の双２次低帯域
ノードの間で接続された、少なくとも２つのフィードバ
ック相互コンダクタを含むことを特徴とする振幅昇圧及
び群遅延整形回路。 - 【請求項９】 請求項８に記載の振幅昇圧及び群遅延整
形回路において、前記第１の双２次フィードバック相互
コンダクタのうち１つのコンダクタが、位相の一致した
入力と出力を有し、別のコンダクタが、位相の異なる入
力と出力を有することを特徴とする振幅昇圧及び群遅延
整形回路。 - 【請求項１０】 請求項１に記載の振幅昇圧及び群遅延
整形回路において、前記第２の双２次回路が、それぞれ
前記第２の双２次帯域ノード、第２の双２次低帯域出力
ノード、及び第２の入力ノードのうち、少なくとも１つ
に接続されている、複数の相互コンダクタを有すること
を特徴とする振幅昇圧及び群遅延整形回路。 - 【請求項１１】 請求項１０に記載の振幅昇圧及び群遅
延整形回路において、前記第２の双２次回路が更に、前
記第２の双２次帯域ノードに接続された第２の双２次帯
域キャパシタと、前記第２の双２次低帯域ノードに接続
された第２の双２次低帯域キャパシタとを有することを
特徴とする振幅昇圧及び群遅延整形回路。 - 【請求項１２】 請求項１０に記載の振幅昇圧及び群遅
延整形回路において、前記第２の双２次相互コンダクタ
が、前記第２の双２次帯域ノードと前記第２の双２次低
帯域ノードの間で接続された、少なくとも２つのフィー
ドバック相互コンダクタを含むことを特徴とする振幅昇
圧及び群遅延整形回路。 - 【請求項１３】 請求項１２に記載の振幅昇圧及び群遅
延整形回路において、前記第２の双２次フィードバック
相互コンダクタのうち１つのコンダクタが、位相の一致
した入力と出力を有し、別のコンダクタが、位相の異な
る入力と出力を有することを特徴とする振幅昇圧及び群
遅延整形回路。 - 【請求項１４】 振幅昇圧及び群遅延整形方法におい
て、 第１の双２次入力ノード、第１の双２次帯域ノード、及
び第１の双２次低帯域出力ノードを有する第１の双２次
回路を用意するステップ、 第２の双２次帯域ノード、第２の双２次低帯域出力ノー
ド、及び前記第１の双２次低帯域出力ノードに接続され
た第２の双２次入力ノードを有する第２の双２次回路を
用意するステップ、 前記第１の双２次帯域ノードと前記第２の双２次帯域ノ
ードを接続する第１の相互コンダクタの第１の相互コン
ダクタンスを選択するステップ、及び前記第１の双２次
帯域ノードと前記第２の双２次低帯域出力ノードを接続
する第２の相互コンダクタにおける第２の相互コンダク
タンスを選択するステップを有することを特徴とする振
幅昇圧及び群遅延整形方法。 - 【請求項１５】 請求項１４に記載の振幅昇圧及び群遅
延整形方法において、前記第１の相互コンダクタンスが
群遅延整形レベルに対応していることを特徴とする振幅
昇圧及び群遅延整形方法。 - 【請求項１６】 請求項１４に記載の振幅昇圧及び群遅
延の整形方法において、前記第２の相互コンダクタンス
が振幅の昇圧レベルに対応していることを特徴とする振
幅昇圧及び群遅延整形方法。 - 【請求項１７】 請求項１４に記載の振幅昇圧及び群遅
延整形方法において、前記第１及び第２の相互コンダク
タが、プログラマブル相互コンダクタであることを特徴
とする振幅昇圧及び群遅延整形方法。 - 【請求項１８】 請求項１４に記載の振幅昇圧及び群遅
延整形方法において、前記第１の双２次回路が、非昇圧
双２次回路であることを特徴とする振幅昇圧及び群遅延
整形方法。 - 【請求項１９】 請求項１４に記載の振幅昇圧及び群遅
延整形方法において、前記第２の双２次回路が、昇圧双
２次回路であることを特徴とする振幅昇圧及び群遅延整
形方法。 - 【請求項２０】 請求項１４に記載の振幅昇圧及び群遅
延整形方法において、前記第１の双２次回路を用意する
場合、それぞれ、第１の双２次帯域ノードに接続された
複数の第１の相互コンダクタを用意する段階を含み、前
記第１の相互コンダクタの少なくとも１つが、更に前記
第１の双２次入力ノードに接続され、前記第１の相互コ
ンダクタの少なくとも１つが、更に前記第１の双２次低
帯域出力ノードに接続されていることを特徴とする振幅
昇圧及び群遅延整形方法。 - 【請求項２１】 請求項１４に記載の振幅昇圧及び群遅
延整形方法において、前記第２の双２次回路を用意する
場合、それぞれ、前記第２の双２次帯域ノード、前記第
２の双２次低帯域出力ノード、及び前記第２の双２次入
力ノードの少なくとも１つに接続された、複数の相互コ
ンダクタを用意する段階を含むことを特徴とする振幅昇
圧及び群遅延整形方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/388996 | 1999-09-01 | ||
| US09/388,996 US6184748B1 (en) | 1998-09-30 | 1999-09-01 | Magnitude and group delay shaping circuit in continuous-time read channel filters |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001077666A true JP2001077666A (ja) | 2001-03-23 |
Family
ID=23536413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019653A Pending JP2001077666A (ja) | 1999-09-01 | 2000-01-28 | 連続時間リードチャネル・フィルタにおいて振幅及び群遅延を整形する回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6184748B1 (ja) |
| JP (1) | JP2001077666A (ja) |
| GB (1) | GB2356505B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660848B1 (ko) * | 2004-12-28 | 2006-12-26 | 삼성전자주식회사 | 프로그램 가능한 부스팅을 위한 Ｇｍ-Ｃ 필터를 이용한이퀄라이저 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304134B1 (en) * | 2000-03-29 | 2001-10-16 | Texas Instruments Incorporated | High-frequency boost technique |
| US6812780B2 (en) * | 2002-01-16 | 2004-11-02 | Oki Electric Industry Co., Ltd. | Filter circuit and detection circuit having filter circuit |
| US6542914B1 (en) * | 2000-09-01 | 2003-04-01 | Lecroy Corporation | Method and apparatus for increasing bandwidth in sampled systems |
| US6621144B2 (en) * | 2001-04-05 | 2003-09-16 | Koninklijke Philips Electronics N.V. | Data receiver gain enhancement |
| US6980049B2 (en) * | 2001-04-17 | 2005-12-27 | Koninklijke Philips Electronics N.V. | Polyphase-notchfilter |
| US6741413B2 (en) * | 2001-12-17 | 2004-05-25 | International Business Machines Corporation | Common mode transient reduction circuit for improving transient response of an operational transconductance amplifier |
| US6701335B2 (en) | 2002-02-27 | 2004-03-02 | Lecroy Corporation | Digital frequency response compensator and arbitrary response generator system |
| US7196574B1 (en) * | 2005-06-22 | 2007-03-27 | Vishinsky Adam S | Active polyphase ladder filters with transmission zeros and their synthesis method |
| EP1806842B1 (fr) * | 2005-12-30 | 2009-09-02 | Stmicroelectronics SA | Circuit de filtrage à transconductance, en particulier pour un téléphone cellulaire |
| US8102206B2 (en) * | 2009-05-08 | 2012-01-24 | Analog Devices, Inc. | Multi-path, multi-stage feed-forward operational amplifier circuit |
| DE112011104978T5 (de) * | 2011-02-28 | 2014-01-23 | Agilent Technologies, Inc. | Kaskadierte Digitalfilter mit verringerter Latenz |
| US8536939B2 (en) | 2011-11-09 | 2013-09-17 | Analog Devices, Inc. | Cross-coupled multipath feedforward operational amplifiers |
| US8780470B1 (en) | 2013-03-11 | 2014-07-15 | Western Digital Technologies, Inc. | Disk drive adjusting digital phase locked loop over sector data with frequency induced phase error measured over preamble |
| US9647638B2 (en) * | 2014-07-15 | 2017-05-09 | Qualcomm Incorporated | Architecture to reject near end blockers and transmit leakage |
| US9641138B2 (en) * | 2015-04-09 | 2017-05-02 | Analog Devices, Inc. | Multipath feedforward band pass amplifier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245565A (en) * | 1991-07-31 | 1993-09-14 | International Microelectronic Products | Digitally programmable linear phase filter having phase equalization |
| US5357208A (en) | 1993-03-26 | 1994-10-18 | At&T Bell Laboratories | Boost function for filters |
| US5525928A (en) * | 1995-02-27 | 1996-06-11 | Silicon Systems, Inc. | Filter boost preattenuator |
| JP3460034B2 (ja) | 1995-04-03 | 2003-10-27 | 富士通株式会社 | ブースト型等化回路 |
| US5736909A (en) | 1996-02-02 | 1998-04-07 | Philips Electronics North America Corporation | Monolithic continuous-time analog filters |
| US5898532A (en) | 1996-07-02 | 1999-04-27 | Seagate Technology Inc. | MR head thermal asperity recovery |
| US6069522A (en) * | 1997-02-03 | 2000-05-30 | Texas Instruments Incorporated | Circuitry and method for providing boost and asymmetry in a continuous-time filter |
-
1999
- 1999-09-01 US US09/388,996 patent/US6184748B1/en not_active Expired - Lifetime
-
2000
- 2000-01-28 JP JP2000019653A patent/JP2001077666A/ja active Pending
- 2000-08-31 GB GB0021550A patent/GB2356505B/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660848B1 (ko) * | 2004-12-28 | 2006-12-26 | 삼성전자주식회사 | 프로그램 가능한 부스팅을 위한 Ｇｍ-Ｃ 필터를 이용한이퀄라이저 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB0021550D0 (en) | 2000-10-18 |
| GB2356505B (en) | 2003-10-08 |
| US6184748B1 (en) | 2001-02-06 |
| GB2356505A (en) | 2001-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001077666A (ja) | 連続時間リードチャネル・フィルタにおいて振幅及び群遅延を整形する回路 | |
| JP3584893B2 (ja) | フィルタ回路 | |
| US6169764B1 (en) | Analog adaptive line equalizer | |
| US8189802B2 (en) | Digital filtering in a Class D amplifier system to reduce noise fold over | |
| JP5320649B2 (ja) | 畳み込み逐次型適応等化器 | |
| US5559470A (en) | Circuit technique that sets transconductance | |
| JP4809677B2 (ja) | 等化器及び等化方法 | |
| KR100216890B1 (ko) | 복호회로 및 재생장치 | |
| JP2010093696A (ja) | 周波数特性調整回路、受信インタフェース回路および磁気記憶装置 | |
| JP3460034B2 (ja) | ブースト型等化回路 | |
| WO2003100782A1 (fr) | Dispositif et procede de traitement de signal et dispositif de reproduction de donnees numeriques | |
| US6314444B1 (en) | Second order filter-delay element for generalized analog transversal equalizer | |
| JP4075369B2 (ja) | アナログフィルタ回路およびこれを用いたディスク装置 | |
| US20100164554A1 (en) | Filter circuit, continuous time filter, and signal reproducing apparatus | |
| US7271648B2 (en) | Ladder filter, analog equalizer and signal readout system | |
| JPH09130205A (ja) | 能動ローパスフィルタ回路 | |
| Park et al. | High-speed CMOS continuous-time complex graphic equalizer for magnetic recording | |
| JPH05167391A (ja) | 再生信号用可変フィルタ回路 | |
| JPH10312641A (ja) | ディジタルビデオディスク用イコライザ | |
| JP3687046B2 (ja) | 電子装置 | |
| JP2000306336A (ja) | 波形等化装置、波形等化装置の最適化方法、及びデータ再生装置 | |
| Rosenbaum et al. | Two classes of cosine-modulated IIR/IIR and IIR/FIR NPR filter banks | |
| JPH08288794A (ja) | 基本セル構造、時系列遅延線および直交時系列フィルタ | |
| JP2002092806A (ja) | 信号波形等化回路 | |
| JPH07220212A (ja) | 磁気ディスク装置の等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030528 |