JPH11102575A - フィルタ及びブースト回路を内蔵するチップの設計変数誤差補償回路 - Google Patents
フィルタ及びブースト回路を内蔵するチップの設計変数誤差補償回路Info
- Publication number
- JPH11102575A JPH11102575A JP10214657A JP21465798A JPH11102575A JP H11102575 A JPH11102575 A JP H11102575A JP 10214657 A JP10214657 A JP 10214657A JP 21465798 A JP21465798 A JP 21465798A JP H11102575 A JPH11102575 A JP H11102575A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- output
- error
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Networks Using Active Elements (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 本発明は、フィルタ及びブースト回路を内蔵
するＩＣの製造工程で発生した設計変数誤差を検出し、
目標値からオフセットされた量を自動補償できる誤差補
償回路を提供する。 【解決手段】 一定帯域の周波数のみをフィルタリング
するフィルタと、このフィルタから入力される信号を増
幅出力するブースト回路を内蔵するＩＣの設計変数誤差
補償回路において、フィルタとブースト回路の各々から
出力される出力信号を検出するレベル検出器と、所定の
基準電圧とこのレベル検出器の出力とを各々比較するレ
ベル比較器と、このレベル比較器の出力を各々積分して
設計変数誤差を出力する積分器と、この設計変数誤差を
ディジタル変換して貯蔵し、一般信号処理モードでアナ
ログ変換し、フィルタとブースト回路とへ各々出力する
データ貯蔵器と、一般信号処理モードと誤差補償モード
で各々入力される信号の経路を断続するためのスイッチ
と、からなる。
するＩＣの製造工程で発生した設計変数誤差を検出し、
目標値からオフセットされた量を自動補償できる誤差補
償回路を提供する。 【解決手段】 一定帯域の周波数のみをフィルタリング
するフィルタと、このフィルタから入力される信号を増
幅出力するブースト回路を内蔵するＩＣの設計変数誤差
補償回路において、フィルタとブースト回路の各々から
出力される出力信号を検出するレベル検出器と、所定の
基準電圧とこのレベル検出器の出力とを各々比較するレ
ベル比較器と、このレベル比較器の出力を各々積分して
設計変数誤差を出力する積分器と、この設計変数誤差を
ディジタル変換して貯蔵し、一般信号処理モードでアナ
ログ変換し、フィルタとブースト回路とへ各々出力する
データ貯蔵器と、一般信号処理モードと誤差補償モード
で各々入力される信号の経路を断続するためのスイッチ
と、からなる。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路（Interg
rated circuit:以下、ＩＣと称する。）製造工程で発生
し得る設計変数誤差を補償するための回路に係り、特
に、フィルタ及びブースト回路を内蔵するＩＣチップの
周波数誤差及びブースティング誤差を補償するための誤
差補償回路に関する。
rated circuit:以下、ＩＣと称する。）製造工程で発生
し得る設計変数誤差を補償するための回路に係り、特
に、フィルタ及びブースト回路を内蔵するＩＣチップの
周波数誤差及びブースティング誤差を補償するための誤
差補償回路に関する。
【０００２】
【従来の技術】ディジタルビデオディスクプレーヤー
（ＤＶＤＰ）のような光ディスク再生装置は、リードチ
ャンネルにイコライザフィルタを備えるが、信号の正確
な再生のためにはイコライザフィルタの周波数特性及び
ブースティング利得に対する許容誤差を可能な限り低く
設定する必要がある。しかし、実際ＩＣ製造工程中、抵
抗、キャパシタ及びトランジスターのような素子の変数
値が基準値から約±２０％以上ずつ外れることもあり、
これにより、最悪の場合イコライザフィルタの周波数特
性及びブースティング利得の許容誤差を大幅に外れるこ
ともある。したがって、ＩＣチップの出荷前に製造工程
上で発生した設計変数誤差を検出して、設計変数目標値
からオフセットされた量を補償して、周波数特性及びブ
ースティングレベルの最適化を図る必要がある。
（ＤＶＤＰ）のような光ディスク再生装置は、リードチ
ャンネルにイコライザフィルタを備えるが、信号の正確
な再生のためにはイコライザフィルタの周波数特性及び
ブースティング利得に対する許容誤差を可能な限り低く
設定する必要がある。しかし、実際ＩＣ製造工程中、抵
抗、キャパシタ及びトランジスターのような素子の変数
値が基準値から約±２０％以上ずつ外れることもあり、
これにより、最悪の場合イコライザフィルタの周波数特
性及びブースティング利得の許容誤差を大幅に外れるこ
ともある。したがって、ＩＣチップの出荷前に製造工程
上で発生した設計変数誤差を検出して、設計変数目標値
からオフセットされた量を補償して、周波数特性及びブ
ースティングレベルの最適化を図る必要がある。
【０００３】
【発明が解決しようとする課題】したがって、本発明の
目的は、フィルタ及びブースト回路を内蔵するＩＣチッ
プの製造工程上で発生した設計変数誤差を検出して、設
計変数目標値からオフセットされた量を自動補償し得る
誤差補償回路を提供することにある。本発明の他の目的
は、高倍速光ディスク再生装置のリードチャンネルに使
われることができるイコライザフィルタワンチップＩＣ
の周波数特性及びブースティングレベルを最適の状態に
維持させるための誤差補償回路を提供することにある。
目的は、フィルタ及びブースト回路を内蔵するＩＣチッ
プの製造工程上で発生した設計変数誤差を検出して、設
計変数目標値からオフセットされた量を自動補償し得る
誤差補償回路を提供することにある。本発明の他の目的
は、高倍速光ディスク再生装置のリードチャンネルに使
われることができるイコライザフィルタワンチップＩＣ
の周波数特性及びブースティングレベルを最適の状態に
維持させるための誤差補償回路を提供することにある。
【０００４】
【課題を解決するための手段】このような目的を達成す
るための本発明は、入力された読出信号をフィルタリン
グして出力するフィルタと、このフィルタから入力され
るフィルタリング信号を周波数領域によって一定な程度
の利得に増幅出力するブースト回路を内蔵するＩＣチッ
プの設計変数誤差補償回路において、周波数補償回路
は、このフィルタから出力される出力信号のレベルを検
出して出力する第１レベル検出器と、所定の基準電圧レ
ベルとこのレベル検出器の出力レベルとを比較する第１
レベル比較器と、この第１レベル比較器の出力を積分し
て周波数特性及びブースティングレベルに対する設計変
数誤差を出力する第１積分器と、この設計変数誤差をデ
ィジタル変換して貯蔵し、貯蔵された設計変数誤差を一
般信号処理モードでアナログ信号に変換して、このフィ
ルタへ出力する第１データ貯蔵器と、から構成され、ブ
ースト補償回路は、このブースト回路から出力される出
力信号のレベルを検出して出力する第２レベル検出器
と、この基準電圧レベルとこの第１レベル検出器の出力
レベルとを比較する第２レベル比較器と、この第２レベ
ル比較器の出力を積分して周波数の特徴及びブースティ
ングレベルに対する設定変数誤差を出力する第２積分器
と、この設定変数誤差をディジタル変換して貯蔵し、貯
蔵された設計変数誤差を一般信号処理モードでアナログ
信号に変換してこのブースト回路へ出力する第２データ
貯蔵器と、このフィルタの入力端に共通端子が接続さ
れ、一般信号処理モードと誤差補償モードで各々入力さ
れるこの基準信号とこの読出信号のこの共通端子と断続
するためのスイッチと、からなることを特徴とする。
るための本発明は、入力された読出信号をフィルタリン
グして出力するフィルタと、このフィルタから入力され
るフィルタリング信号を周波数領域によって一定な程度
の利得に増幅出力するブースト回路を内蔵するＩＣチッ
プの設計変数誤差補償回路において、周波数補償回路
は、このフィルタから出力される出力信号のレベルを検
出して出力する第１レベル検出器と、所定の基準電圧レ
ベルとこのレベル検出器の出力レベルとを比較する第１
レベル比較器と、この第１レベル比較器の出力を積分し
て周波数特性及びブースティングレベルに対する設計変
数誤差を出力する第１積分器と、この設計変数誤差をデ
ィジタル変換して貯蔵し、貯蔵された設計変数誤差を一
般信号処理モードでアナログ信号に変換して、このフィ
ルタへ出力する第１データ貯蔵器と、から構成され、ブ
ースト補償回路は、このブースト回路から出力される出
力信号のレベルを検出して出力する第２レベル検出器
と、この基準電圧レベルとこの第１レベル検出器の出力
レベルとを比較する第２レベル比較器と、この第２レベ
ル比較器の出力を積分して周波数の特徴及びブースティ
ングレベルに対する設定変数誤差を出力する第２積分器
と、この設定変数誤差をディジタル変換して貯蔵し、貯
蔵された設計変数誤差を一般信号処理モードでアナログ
信号に変換してこのブースト回路へ出力する第２データ
貯蔵器と、このフィルタの入力端に共通端子が接続さ
れ、一般信号処理モードと誤差補償モードで各々入力さ
れるこの基準信号とこの読出信号のこの共通端子と断続
するためのスイッチと、からなることを特徴とする。
【０００５】
【発明の実施の形態】以下、添附図面を参照して本発明
の実施例に従う誤差補償回路の動作を詳細に説明する。
下記説明及び図面では、周波数及び利得値、周波数／ブ
ースト補償信号のような具体的な信号名などが示されて
いるが、これは本発明のより全般的な理解を助けるため
に提供されたものであり、このような特定事項なしでも
本発明が実施できることは、この技術分野で通常の知識
を有する者には自明なことである。そして本発明を説明
することにおいて、関連する公知技術については、適宜
説明を省略するものとする。
の実施例に従う誤差補償回路の動作を詳細に説明する。
下記説明及び図面では、周波数及び利得値、周波数／ブ
ースト補償信号のような具体的な信号名などが示されて
いるが、これは本発明のより全般的な理解を助けるため
に提供されたものであり、このような特定事項なしでも
本発明が実施できることは、この技術分野で通常の知識
を有する者には自明なことである。そして本発明を説明
することにおいて、関連する公知技術については、適宜
説明を省略するものとする。
【０００６】図１は本発明の実施例に従う誤差補償回路
構成図を示したことであり、図２（ａ）及び図２（ｂ）
は、図１におけるＬＰＦ３０とブースト回路４０との出
力特性図を示す。そして、図３は、図１における周波数
誤差検出器５０の構成図を、図４は、図１におけるデー
タ貯蔵器７０の構成図を各々示したことである。図１に
おける１０はフィルタ及びブースト回路を内蔵するイコ
ライザＩＣチップ外部を示し、同図の２０はイコライザ
ＩＣチップ内部を示す。そして、このイコライザＩＣチ
ップ内部には、光ディスクから再生されたリード信号の
低域周波数のみをフィルタリングして出力するローパス
フィルタ（Low Pass Filter:以下、ＬＰＦと称する。）
３０と、このＬＰＦ３０から出力されるフィルタリング
信号３２の信号レベルを周波数領域によって所定のブー
スティング利得にブースティングして出力するブースト
回路４０とが内蔵される。
構成図を示したことであり、図２（ａ）及び図２（ｂ）
は、図１におけるＬＰＦ３０とブースト回路４０との出
力特性図を示す。そして、図３は、図１における周波数
誤差検出器５０の構成図を、図４は、図１におけるデー
タ貯蔵器７０の構成図を各々示したことである。図１に
おける１０はフィルタ及びブースト回路を内蔵するイコ
ライザＩＣチップ外部を示し、同図の２０はイコライザ
ＩＣチップ内部を示す。そして、このイコライザＩＣチ
ップ内部には、光ディスクから再生されたリード信号の
低域周波数のみをフィルタリングして出力するローパス
フィルタ（Low Pass Filter:以下、ＬＰＦと称する。）
３０と、このＬＰＦ３０から出力されるフィルタリング
信号３２の信号レベルを周波数領域によって所定のブー
スティング利得にブースティングして出力するブースト
回路４０とが内蔵される。
【０００７】このＬＰＦ３０とブースト回路４０の出力
特性を各々図示すれば図２（ａ）、図２（ｂ）の通りで
ある。一方、このイコライザＩＣチップ内部には、本発
明の実施例に従う誤差補償回路を構成する周波数誤差検
出器５０とブースト誤差検出器６０、データ貯蔵器７０
及びスイッチ（ＳＷ）が内蔵される。このスイッチ（Ｓ
Ｗ）の共通端子はＬＰＦ３０の入力端に接続される。そ
してスイッチ（ＳＷ）の一側の入力端には光ディスクか
ら再生されたリード信号が入力され、また、他側の入力
端には製造工程上で発生したＬＰＦ３０とブースト回路
４０との設計変数誤差を補償するための基準信号が入力
される。そして、このスイッチ（ＳＷ）はイコライザＩ
Ｃチップの外部から入力されるモード制御信号によりス
イッチングされる。
特性を各々図示すれば図２（ａ）、図２（ｂ）の通りで
ある。一方、このイコライザＩＣチップ内部には、本発
明の実施例に従う誤差補償回路を構成する周波数誤差検
出器５０とブースト誤差検出器６０、データ貯蔵器７０
及びスイッチ（ＳＷ）が内蔵される。このスイッチ（Ｓ
Ｗ）の共通端子はＬＰＦ３０の入力端に接続される。そ
してスイッチ（ＳＷ）の一側の入力端には光ディスクか
ら再生されたリード信号が入力され、また、他側の入力
端には製造工程上で発生したＬＰＦ３０とブースト回路
４０との設計変数誤差を補償するための基準信号が入力
される。そして、このスイッチ（ＳＷ）はイコライザＩ
Ｃチップの外部から入力されるモード制御信号によりス
イッチングされる。
【０００８】このモード制御信号は、このイコライザＩ
Ｃチップの製造工程上で発生する設計変数誤差を検出し
て補償するためにチップ外部から印加される制御信号を
示す。そして下記説明では、このスイッチ（ＳＷ）が基
準信号入力端に接続される場合を誤差補償モードとして
定義し 、このスイッチ（ＳＷ）がリード信号入力端に
接続される場合を一般信号処理モードとして定義するも
のとする。一方、この周波数誤差検出器５０は図３に示
したような構成を持つ。
Ｃチップの製造工程上で発生する設計変数誤差を検出し
て補償するためにチップ外部から印加される制御信号を
示す。そして下記説明では、このスイッチ（ＳＷ）が基
準信号入力端に接続される場合を誤差補償モードとして
定義し 、このスイッチ（ＳＷ）がリード信号入力端に
接続される場合を一般信号処理モードとして定義するも
のとする。一方、この周波数誤差検出器５０は図３に示
したような構成を持つ。
【０００９】図３において、ピーク検出器５１は、この
フィルタリング信号３２のピーク値を検出して出力し、
ボトム検出器５２は、このフィルタリング信号３２のボ
トム値を検出して出力する。差動増幅器５３は、このピ
ーク検出器５１とボトム検出器５２との出力を差動増幅
して出力し、レベル比較器５５は、この差動増幅器５３
の出力レベルと基準信号レベルとを比較して出力する。
図３において、レベル比較器５５の一側の入力端は、基
準信号レベル検出回路５４の出力端と接続されており、
この時の基準信号レベル検出回路５４は誤差補償モード
から入力される基準信号のレベルを検出して出力する。
フィルタリング信号３２のピーク値を検出して出力し、
ボトム検出器５２は、このフィルタリング信号３２のボ
トム値を検出して出力する。差動増幅器５３は、このピ
ーク検出器５１とボトム検出器５２との出力を差動増幅
して出力し、レベル比較器５５は、この差動増幅器５３
の出力レベルと基準信号レベルとを比較して出力する。
図３において、レベル比較器５５の一側の入力端は、基
準信号レベル検出回路５４の出力端と接続されており、
この時の基準信号レベル検出回路５４は誤差補償モード
から入力される基準信号のレベルを検出して出力する。
【００１０】したがって、レベル比較器５５は、この差
動増幅器５３の出力レベルと基準信号レベルとを比較す
ることになる。しかし、他の一実施例として、基準信号
レベル検出回路５４を備なえなく、図１の周波数誤差検
出器５０に基準電圧Ｖｒｅｆを印加することもできる。
この時、印加される基準電圧Ｖｒｅｆは図３のレベル比
較器５５に入力されることによって、差動増幅レベルと
比較され製造工程による設計変数誤差を検出できること
になる。レベル比較器５５は入力される二つの信号のレ
ベルを比較してパルス信号として出力し、積分器５６で
はこれを積分することによって、アナログ形態の周波数
誤差量を出力することになる。
動増幅器５３の出力レベルと基準信号レベルとを比較す
ることになる。しかし、他の一実施例として、基準信号
レベル検出回路５４を備なえなく、図１の周波数誤差検
出器５０に基準電圧Ｖｒｅｆを印加することもできる。
この時、印加される基準電圧Ｖｒｅｆは図３のレベル比
較器５５に入力されることによって、差動増幅レベルと
比較され製造工程による設計変数誤差を検出できること
になる。レベル比較器５５は入力される二つの信号のレ
ベルを比較してパルス信号として出力し、積分器５６で
はこれを積分することによって、アナログ形態の周波数
誤差量を出力することになる。
【００１１】図１を参照すれば、ブースト誤差検出器６
０の構成は図示されていないが、この周波数誤差検出器
５０と同一な構成を持つ。すなわち、ブースト誤差検出
器６０は、ブースト回路４０で利得増幅された出力信号
と基準電圧Ｖｒｅｆのレベルとを比較し、比較結果を積
分してアナログ形態のブースト誤差量を算出する。図４
に示したように、データ貯蔵器７０は、この周波数誤差
検出器５０とブースト誤差検出器６０から各々入力され
る周波数誤差量及びブースト誤差量をディジタル変換す
るＡＤＣ(Ana1og-to-Digital Converter)７２ａ，７２
ｂ、モード制御信号によりこのディジタル変換された誤
差量を貯蔵するラッチ部７４ａ，７４ｂ、このラッチ部
７４ａと７４ｂとの出力をアナログ形態の周波数補償信
号及びブースト補償信号に出力するＤＡＣ(Digital-to-
Ana1og Converter)７６ａ，７６ｂとから構成する。
０の構成は図示されていないが、この周波数誤差検出器
５０と同一な構成を持つ。すなわち、ブースト誤差検出
器６０は、ブースト回路４０で利得増幅された出力信号
と基準電圧Ｖｒｅｆのレベルとを比較し、比較結果を積
分してアナログ形態のブースト誤差量を算出する。図４
に示したように、データ貯蔵器７０は、この周波数誤差
検出器５０とブースト誤差検出器６０から各々入力され
る周波数誤差量及びブースト誤差量をディジタル変換す
るＡＤＣ(Ana1og-to-Digital Converter)７２ａ，７２
ｂ、モード制御信号によりこのディジタル変換された誤
差量を貯蔵するラッチ部７４ａ，７４ｂ、このラッチ部
７４ａと７４ｂとの出力をアナログ形態の周波数補償信
号及びブースト補償信号に出力するＤＡＣ(Digital-to-
Ana1og Converter)７６ａ，７６ｂとから構成する。
【００１２】以下、図１乃至図４を参照して本発明の実
施例に従う誤差補償回路の動作を詳細に説明すれば次の
通りである。高倍速光ディスク再生装置（ＤＶＤＰ）の
リードチャンネルに使われるイコライザフィルタが正常
的な信号処理モードで動作する前に次のような過程を通
じ製造工程誤差を補償する。まず、モード制御信号をア
クティブ状態に印加してスイッチ（ＳＷ）を基準信号入
力端に接続させる。これに従い、所定の周波数を有する
基準信号は設計変数が補償されないＬＰＦ３０で低域フ
ィルタリングされてブースト回路４０と周波数誤差検出
器５０とに入力される。
施例に従う誤差補償回路の動作を詳細に説明すれば次の
通りである。高倍速光ディスク再生装置（ＤＶＤＰ）の
リードチャンネルに使われるイコライザフィルタが正常
的な信号処理モードで動作する前に次のような過程を通
じ製造工程誤差を補償する。まず、モード制御信号をア
クティブ状態に印加してスイッチ（ＳＷ）を基準信号入
力端に接続させる。これに従い、所定の周波数を有する
基準信号は設計変数が補償されないＬＰＦ３０で低域フ
ィルタリングされてブースト回路４０と周波数誤差検出
器５０とに入力される。
【００１３】周波数誤差検出器５０では入力されたフィ
ルタリング信号３２のレベルを一次的に検出する。検出
方法として本発明の実施例では、図３に示したようにピ
ーク検出器５１とボトム検出器５２とを利用してフィル
タリング信号３２のピークレベルとボトムレベルとを同
時に検出することによって、入力信号のオフセットやＤ
Ｃ状態にかかわらず検出できる方法を選択した。一方、
ピーク検出器５１とボトム検出器５２から各々検出され
たピークレベルとボトムレベルとは、差動増幅器５３で
差動増幅された後レベル比較器５５に入力される。
ルタリング信号３２のレベルを一次的に検出する。検出
方法として本発明の実施例では、図３に示したようにピ
ーク検出器５１とボトム検出器５２とを利用してフィル
タリング信号３２のピークレベルとボトムレベルとを同
時に検出することによって、入力信号のオフセットやＤ
Ｃ状態にかかわらず検出できる方法を選択した。一方、
ピーク検出器５１とボトム検出器５２から各々検出され
たピークレベルとボトムレベルとは、差動増幅器５３で
差動増幅された後レベル比較器５５に入力される。
【００１４】この時、増幅利得は比較しようとする周波
数（ｆ0）での利得に関係する。そして、このレベル比
較器５５の他側の入力端には、図３に示した基準信号レ
ベル検出回路５４から出力される基準信号のレベルが入
力される。もしも、この基準信号レベル検出回路５４を
備えることなく、図１のように直接基準電圧Ｖｒｅｆを
レベル比較器５５に印加する場合には、周波数ｆ0での
利得が−３ｄＢになるように基準電圧Ｖｒｅｆを印加す
る。
数（ｆ0）での利得に関係する。そして、このレベル比
較器５５の他側の入力端には、図３に示した基準信号レ
ベル検出回路５４から出力される基準信号のレベルが入
力される。もしも、この基準信号レベル検出回路５４を
備えることなく、図１のように直接基準電圧Ｖｒｅｆを
レベル比較器５５に印加する場合には、周波数ｆ0での
利得が−３ｄＢになるように基準電圧Ｖｒｅｆを印加す
る。
【００１５】以後、レベル比較器５５では、この基準信
号レベルと差動増幅出力レベルとの比較結果によるパル
ス信号が出力され、積分器５６ではこれを積分すること
によって周波数誤差量が得られる。このように得られた
周波数誤差量は、以後、データ貯蔵器７０のＡＤＣ７２
ａでディジタルデータに変換された後、ラッチ部７４ａ
に貯蔵され、再びこの値はＤＡＣ７６ａを通じ周波数補
償信号に変換出力される。そして、この周波数補償信号
によりＬＰＦ３０を構成する素子の係数値（たとえば、
トランスコンダクタンス）が変更されて設計変数誤差が
最小化できる。
号レベルと差動増幅出力レベルとの比較結果によるパル
ス信号が出力され、積分器５６ではこれを積分すること
によって周波数誤差量が得られる。このように得られた
周波数誤差量は、以後、データ貯蔵器７０のＡＤＣ７２
ａでディジタルデータに変換された後、ラッチ部７４ａ
に貯蔵され、再びこの値はＤＡＣ７６ａを通じ周波数補
償信号に変換出力される。そして、この周波数補償信号
によりＬＰＦ３０を構成する素子の係数値（たとえば、
トランスコンダクタンス）が変更されて設計変数誤差が
最小化できる。
【００１６】一方、ブースト回路４０に入力されたフィ
ルタリング信号３２は、ブーストフィルタによって所望
の周波数ｆ0で所定のブースティング利得ｂ（図２
（ｂ）参照）ほど増幅されてブースティング信号３４に
出力される。しかし、まだブースティング利得の設計変
数誤差は補償されていないことであるので、前記ＬＰＦ
３０構成素子の係数値を変更して設計変数誤差を最小化
する方式と同一な方法としてブースティング利得を補償
する。以後、モード制御信号が非活性状態になれば、ス
イッチ（ＳＷ）はリード信号入力端に接続され、この非
活性状態のモード制御信号によりラッチ部７４ａ，７４
ｂに貯蔵されたディジタルデータは、持続的に維持され
ることによって、ＬＰＦ３０、ブースト回路４０の周波
数特性及びブースティングレベルは設計変数目標値許容
範囲内の値に維持されることができる。
ルタリング信号３２は、ブーストフィルタによって所望
の周波数ｆ0で所定のブースティング利得ｂ（図２
（ｂ）参照）ほど増幅されてブースティング信号３４に
出力される。しかし、まだブースティング利得の設計変
数誤差は補償されていないことであるので、前記ＬＰＦ
３０構成素子の係数値を変更して設計変数誤差を最小化
する方式と同一な方法としてブースティング利得を補償
する。以後、モード制御信号が非活性状態になれば、ス
イッチ（ＳＷ）はリード信号入力端に接続され、この非
活性状態のモード制御信号によりラッチ部７４ａ，７４
ｂに貯蔵されたディジタルデータは、持続的に維持され
ることによって、ＬＰＦ３０、ブースト回路４０の周波
数特性及びブースティングレベルは設計変数目標値許容
範囲内の値に維持されることができる。
【００１７】
【発明の効果】以上から述べてきたように、本発明は、
フィルタ及びブースト回路を内蔵するＩＣチップの製造
工程中で抵抗、キャパシタ、トランジスターなどの特性
変化によってフィルタの周波数特性とブースティングレ
ベルとが設計変数目標値許容範囲を外れた場合、これを
自動的に補償することによりフィルタの周波数特性とブ
ースティングレベルとを設計変数目標値許容範囲に維持
できる長所がある。
フィルタ及びブースト回路を内蔵するＩＣチップの製造
工程中で抵抗、キャパシタ、トランジスターなどの特性
変化によってフィルタの周波数特性とブースティングレ
ベルとが設計変数目標値許容範囲を外れた場合、これを
自動的に補償することによりフィルタの周波数特性とブ
ースティングレベルとを設計変数目標値許容範囲に維持
できる長所がある。
【図１】 本発明の実施例による誤差補償回路構成図で
ある。
ある。
【図２】 図１におけるＬＰＦ３０とブースト回路４０
との出力特性図である。
との出力特性図である。
【図３】 図１における周波数誤差検出器５０の構成図
である。
である。
【図４】 図１におけるデータ貯蔵器７０の構成図であ
る。
る。
１０ イコライザＩＣチップ外部 ２０ イコライザＩＣチップ内部 ３０ ローパスフィルタ（ＬＰＦ） ４０ ブースト回路 ５０ 周波数誤差検出器 ６０ ブースト誤差検出器 ７０ データ貯蔵器
Claims (6)
- 【請求項１】 フィルタを内蔵するＩＣチップの設計変
数誤差補償回路において、 このフィルタから出力されるフィルタリング信号のレベ
ルを検出して出力するレベル検出器と、 所定の基準電圧レベルとこのレベル検出器の出力レベル
とを比較するレベル比較器と、 このレベル比較器の出力を積分して周波数特性に対する
設計変数誤差を出力する積分器と、 この設計変数誤差をディジタル変換して貯蔵し、貯蔵さ
れた設計変数誤差を一般信号処理モードでアナログ信号
に変換して、このフィルタに出力するデータ貯蔵器と、 このフィルタの入力端に共通端子が接続され、一般信号
処理モードと誤差補償モードで各々入力される信号の経
路を断続するためのスイッチと、からなることを特徴と
する誤差補償回路。 - 【請求項２】 このレベル検出器は、このフィルタリン
グ信号のピーク値を検出するピーク検出器と、このフィ
ルタリング信号のボトム値を検出するためのボトム検出
器と、このピーク／ボトム検出器の検出レベルを差動増
幅出力する増幅器とからなる請求項１に記載の誤差補償
回路。 - 【請求項３】 入力信号の周波数領域によって、一定な
程度の利得に増幅して出力するブースト回路を内蔵する
ＩＣチップの設計変数誤差補償回路において、 このブースト回路の出力信号のレベルを検出して出力す
るレベル検出器と、 所定の基準電圧レベルとこのレベル検出器の出力レベル
とを比較するレベル比較器と、 このレベル比較器の出力を積分してブースティングレベ
ルに対する設計変数誤差を出力する積分器と、 この設計変数誤差をディジタル変換して貯蔵し、貯蔵さ
れた設計変数誤差を一般信号処理モードでアナログ信号
に変換して、このブースト回路に出力するデータ貯蔵器
と、からなることを特徴とする誤差補償回路。 - 【請求項４】 このレベル検出器は、このブースト回路
出力信号のピーク値を検出するためのピーク検出器と、
このブースト回路出力信号のボトム値を検出するための
ボトム検出器と、このピーク／ボトム検出器の検出レベ
ルを差動増幅出力する増幅器と、からなることを特徴と
する請求項３に記載の誤差補償回路。 - 【請求項５】 入力された読出信号をフィルタリングし
て出力するフィルタと、このフィルタから入力されるフ
ィルタリング信号を周波数領域によって一定な程度の利
得に増幅出力するブースト回路を内蔵するＩＣチップの
設計変数誤差補償回路において、 周波数補償回路は、このフィルタから出力される出力信
号のレベルを検出して出力する第１レベル検出器と、 所定の基準電圧レベルとこのレベル検出器の出力レベル
とを比較する第１レベル比較器と、 この第１レベル比較器の出力を積分して周波数特性及び
ブースティングレベルに対する設計変数誤差を出力する
第１積分器と、 この設計変数誤差をディジタル変換して貯蔵し、貯蔵さ
れた設計変数誤差を一般信号処理モードでアナログ信号
に変換して、このフィルタへ出力する第１データ貯蔵器
と、から構成され、ブースト補償回路は、このブースト
回路から出力される出力信号のレベルを検出して出力す
る第２レベル検出器と、この基準電圧レベルとこの第１
レベル検出器の出力レベルとを比較する第２レベル検出
器と、この第２レベル検出器の出力を積分して周波数の
特徴及びブースティングレベルに対する設定変数誤差を
出力する第２積分器と、この設定変数誤差をディジタル
変換して貯蔵し、貯蔵された設定変数誤差を一般信号処
理モードでアナログ信号に変換してこのブースト回路へ
出力する第２データ貯蔵器と、このフィルタの入力端に
共通端子が接続され、一般信号処理モードと誤差補償モ
ードで各々入力されるこの基準信号とこの読出信号のこ
の共通端子を断続するためのスイッチと、からなること
を特徴とする誤差補償回路。 - 【請求項６】 誤差補償モードにおいて、基準信号レベ
ルを検出するための検出器がさらに構成されることを特
徴とする請求項５に記載の誤差補償回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199737102 | 1997-08-02 | ||
| KR1019970037102A KR100246795B1 (ko) | 1997-08-02 | 1997-08-02 | 필터 및 부스트회로를 내장하는 칩의 설계변수 오차보상회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11102575A true JPH11102575A (ja) | 1999-04-13 |
| JP2999178B2 JP2999178B2 (ja) | 2000-01-17 |
Family
ID=19516800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10214657A Expired - Fee Related JP2999178B2 (ja) | 1997-08-02 | 1998-07-29 | フィルタ及びブースト回路を内蔵するチップの設計変数誤差補償回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6236898B1 (ja) |
| EP (1) | EP0895238A3 (ja) |
| JP (1) | JP2999178B2 (ja) |
| KR (1) | KR100246795B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004198401A (ja) * | 2002-12-16 | 2004-07-15 | Samsung Electronics Co Ltd | フィルタ特性測定方法及び測定装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3308508B2 (ja) * | 1999-06-15 | 2002-07-29 | 松下電器産業株式会社 | 梯子型フィルタ、アナログイコライザおよび信号再生システム |
| US6514860B1 (en) | 2001-01-31 | 2003-02-04 | Advanced Micro Devices, Inc. | Integration of organic fill for dual damascene process |
| KR100662741B1 (ko) * | 2005-05-19 | 2007-01-02 | 이동균 | 보상회로를 구비하는 전자파 노이즈 감쇄 필터 설계 및측정장치 |
| US7885030B2 (en) * | 2008-07-07 | 2011-02-08 | International Business Machines Corporation | Methods and systems for delay compensation in global PLL-based timing recovery loops |
| TWI595747B (zh) * | 2016-09-26 | 2017-08-11 | 新唐科技股份有限公司 | 具有頻率校正功能的低階濾波電路、低階濾波電路的頻率校正方法以及高階濾波電路 |
| CN107154731B (zh) * | 2017-07-04 | 2023-12-08 | 天津天地伟业信息系统集成有限公司 | 一种基于非隔离升压的poe供电系统 |
| CN113820612B (zh) * | 2020-06-19 | 2022-12-27 | 大唐恩智浦半导体有限公司 | 误差补偿电路和测量电池阻抗的集成电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959770A (en) * | 1974-10-21 | 1976-05-25 | Stanford Research Institute | Method and apparatus for error compensation in multichannel systems |
| IT7921950V0 (it) * | 1979-06-26 | 1979-06-26 | Claber Spa | Irrigatore a braccio oscillante. |
| US4490688A (en) * | 1981-04-06 | 1984-12-25 | Motorola, Inc. | Digital and analog phase detector for a frequency synthesizer |
| JPS60206247A (ja) * | 1984-03-30 | 1985-10-17 | Nec Corp | デジタル信号検出回路 |
| US4924226A (en) * | 1988-07-29 | 1990-05-08 | Carillon Technology, Inc. | Signal error compensation |
| JPH06342561A (ja) * | 1993-06-01 | 1994-12-13 | Hitachi Ltd | イコライザフィルタ及び磁気ディスクシステム |
| US6023491A (en) * | 1994-06-21 | 2000-02-08 | Matsushita Electric Industrail Co., Ltd. | Demodulation apparatus performing different frequency control functions using separately provided oscillators |
| US5781588A (en) * | 1994-11-10 | 1998-07-14 | Matsushita Electric Industrial Co., Ltd. | FSK signal receiver |
| US5732111A (en) * | 1995-12-06 | 1998-03-24 | Rockwell International Corporation | Frequency error compensation for direct sequence spread spectrum systems |
| JP3549361B2 (ja) * | 1997-05-13 | 2004-08-04 | 三菱電機株式会社 | ディジタル音声放送受信機 |
-
1997
- 1997-08-02 KR KR1019970037102A patent/KR100246795B1/ko not_active IP Right Cessation
-
1998
- 1998-07-16 EP EP98305684A patent/EP0895238A3/en not_active Withdrawn
- 1998-07-29 JP JP10214657A patent/JP2999178B2/ja not_active Expired - Fee Related
- 1998-08-03 US US09/127,631 patent/US6236898B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004198401A (ja) * | 2002-12-16 | 2004-07-15 | Samsung Electronics Co Ltd | フィルタ特性測定方法及び測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0895238A3 (en) | 1999-11-17 |
| KR19990015182A (ko) | 1999-03-05 |
| US6236898B1 (en) | 2001-05-22 |
| EP0895238A2 (en) | 1999-02-03 |
| JP2999178B2 (ja) | 2000-01-17 |
| KR100246795B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141169A (en) | System and method for control of low frequency input levels to an amplifier and compensation of input offsets of the amplifier | |
| US6259300B1 (en) | Differential input interface circuit and method for adjusting DC levels of differential input signals | |
| WO1999038255A2 (en) | Pwm amplifier | |
| US6069866A (en) | System and method for coarse gain control of wide band amplifiers | |
| KR20070013880A (ko) | 자동이득 조절기의 제어전압을 디지털적으로 제어할 수있는 자동이득 조절기 및 제어방법 | |
| JP2002314416A (ja) | アシンメトリ補正回路およびそれを用いた情報再生装置 | |
| US6611485B2 (en) | Apparatus and method for correcting asymmetry of optical disk reproducing system | |
| US4810973A (en) | Method of compensating the offset voltage in a variable gain amplifier and circuitry for carrying out the method | |
| JP2999178B2 (ja) | フィルタ及びブースト回路を内蔵するチップの設計変数誤差補償回路 | |
| US6005431A (en) | High band width, high gain offset compensating amplifier system for a read channel | |
| US7688692B2 (en) | Optical storage apparatus, preamplifier and method of generating tracking error signal thereof | |
| KR19990051851A (ko) | 디스크 재생 장치의 리드 회로 | |
| JPH10116426A (ja) | 再生または記録用機器において光電式スキャナの出力信号を処理する方法及び対応する機器 | |
| JP2820676B2 (ja) | 信号処理のための光ディスクのプリアンプ | |
| KR100242339B1 (ko) | 광디스크의 재생신호 보상회로 | |
| KR100195252B1 (ko) | 광학 시스템의 결점 보상장치 및 방법 | |
| KR20040101930A (ko) | 광 디스크용 오프셋 조정 회로, 집적 회로, 광 디스크장치 및 오프셋 조정 방법 | |
| KR100725881B1 (ko) | 신호 처리 회로 및 반도체 집적 회로 | |
| JPH07297649A (ja) | 前置増幅装置 | |
| JPH03244206A (ja) | 増幅装置 | |
| JP3170936B2 (ja) | 磁気ヘッド用再生回路 | |
| US6628587B2 (en) | Disk drive apparatus including compensation and error correction circuits for having a high accuracy reading capability | |
| JP2735412B2 (ja) | 光デイスク装置のｒｆ回路 | |
| JPH09115142A (ja) | 光ディスク再生装置 | |
| JPH09257571A (ja) | 光受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |