JP2002314416A - アシンメトリ補正回路およびそれを用いた情報再生装置 - Google Patents
アシンメトリ補正回路およびそれを用いた情報再生装置Info
- Publication number
- JP2002314416A JP2002314416A JP2001117967A JP2001117967A JP2002314416A JP 2002314416 A JP2002314416 A JP 2002314416A JP 2001117967 A JP2001117967 A JP 2001117967A JP 2001117967 A JP2001117967 A JP 2001117967A JP 2002314416 A JP2002314416 A JP 2002314416A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- analog
- reference voltage
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
- G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10314—Improvement or modification of read or write signals signal quality assessment amplitude of the recorded or reproduced signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
セルでき、かつADCのダイナミックレンジを有効活用
することが可能なアシンメトリ補正回路およびそれを用
いた情報再生装置を提供する。 【解決手段】入力信号波形の正側ピークの包絡線を検出
する第1の包絡線検出回路61と、入力信号波形の負側
ピークの包絡線を検出する第2の包絡線検出回路62
と、正側ピーク電圧と負側ピーク電圧との和電圧を得る
加算回路63と、和電圧を平滑化する平滑化回路64
と、平滑化された和電圧に所定のオフセット調整用係数
を乗算する乗算回路65と、乗算回路65の出力信号を
受けて、入力信号のアシンメトリによって発生するオフ
セットに応じて、ADC7の量子化基準電圧の中央値を
直流的にシフトし、量子化基準電圧の上限値および下限
値をオフセット量に応じた値に制御する量子化基準電圧
制御回路66とを設ける。
Description
ク装置等のディジタル記録再生装置において読み出し時
に発生する読み出し波形の上下非対称歪み(アシンメト
リ)を補償するアシンメトリ補正回路およびそれを用い
た記録再生装置に関するものである。
においては、磁気抵抗(MR)型ヘッドに接続されたリ
ードアンプの非線形歪みを補正するため、数々の方法が
検討されているが、大別すると以下の第1〜第3のよう
なものである。
タからアシンメトリ量を検出し、MR素子のバイアス電
流に帰還することにより読み出し信号の歪みをキャンセ
ルする方法である。
くことにより補正する方法である。補正量は歪み量を検
出し、負帰還ループを構成することにより調整する。
し、ディジタル演算によリキャンセルする方法である。
この場合、補正量検出回路と負帰還ループが必要であ
る。
リの発生は、たとえば記録時のレーザビームスプリッタ
の光パワーのバラツキによって、光ディスクの表面に記
録される光ピットの長さと幅が基準値よりずれてしまう
ことに起因する。また、1枚の光ディスクに異なる複数
の記録装置によって信号が記録された場合、各々の記録
装置の性能にバラツキに基づいて同じデータに対して光
ディスクに記録されたピットの寸法が変化するので、こ
れを連続して再生する場合、再生信号の振幅が変動し、
再生信号のアシンメトリが発生する。
形歪みは書き込みパワーの変動により発生することや、
メディアが取り替え可能なため、同一ディスク上でも歪
み量がセクター(セグメント)によって変動し、これら
をVFO(トレーニングパターン)の期間内で短時間に
吸収することが必要となる。
装置におけるアシンメトリを補正するために、上述した
第1〜第3の方法を採用することは、以下の理由により
好ましくない。
プに固有のものであり、光ディスクのように歪みの発生
要因が異なる場合には使用することができない。
通す必要があり、この補正回路により歪み、ノイズが付
加されてしまう可能性がある。2次歪み補正のための方
法としては、たとえば特開平9−134501号公報
に、信号の2乗成分をもとの信号から差し引く方法が開
示されている。しかしながら、この方法では、3次歪み
が悪化することが知られている。また、回路の動作によ
り出力信号のDC(直流)オフセットが変動してしまう
ため、高速動作をさせたい場合には後段のAC(交流)
結合部でのオフセットの吸収時間が問題となる。
ィジタル演算により補償量を帰還するには、長いループ
ディレイが発生するためゲインが制限され、短時間で補
償量を制定することができない。また、ディジタル演算
を含む補償方法では、PLL(Phase Locke
d Loop)が入力信号にロックすることが前提であ
る。したがって、入力信号に大きなアシンメトリあるい
はオフセットが存在する場合には、PLLがロックでき
ず、ループが破綻してしまう可能性がある。
3号公報に、アナログ−ディジタル変換器(以下、AD
Cという)の量子化基準電圧の中央値VRCを入力信号
のアシンメトリに合わせて、量子化基準電圧の上限値V
RTおよび下限値VRBに対して変化させることによ
り、上側および下側の量子化分解能を変化させ、入力信
号の上下非対称をキャンセルする方法が提案されてい
る。
下それぞれ2値(±1および±2の4値)のデータをも
っており、かつ±1のレベルはアシンメトリによってほ
とんど変化せず、±2のレベルのみ大きく影響されると
いう特徴がある。したがって、上記方法では、量子化基
準電圧の中央値VRCのみを変化させても効果的にアシ
ンメトリを取り除くことができない。また、アシンメト
リにより信号の最大振幅が大きくなるため、ADCのダ
イナミックレンジからはみ出してしまうおそれがある。
のであり、その目的は、ディジタル記録再生装置の読み
出し時の信号処理において、入力信号をディジタル信号
に変換するためのADCの量子化基準レベルを入力波形
の上下非対称量(アシンメトリ)に応じて非対称に変化
させることができ、量子化と同時にアシンメトリをキャ
ンセルでき、かつADCのダイナミックレンジを有効活
用することが可能なアシンメトリ補正回路およびそれを
用いた情報再生装置を提供することにある。
め、本発明は、入力信号波形を量子化基準電圧に基づい
て量子化し、所定ビットのディジタル信号に変換するア
ナログ−ディジタル変換器における入力信号波形の上下
非対称歪みを補正するアシンメトリ補正回路であって、
上記入力信号波形の正側ピークの包絡線を検出する第1
の包絡線検出回路と、上記入力信号波形の負側ピークの
包絡線を検出する第2の包絡線検出回路と、上記第1の
包絡線検出回路による正側ピーク電圧と上記第2の包絡
線検出回路による負側ピーク電圧との和電圧を得る加算
回路と、上記加算回路による和電圧に所定のオフセット
調整用係数を乗算する乗算回路と、上記乗算回路の出力
信号を受けて、入力信号のアシンメトリによって発生す
るオフセットに応じて、上記アナログ−ディジタル変換
器の量子化基準電圧の中央値を直流的にシフトし、か
つ、量子化基準電圧の上限値および下限値をオフセット
量に応じた値に制御する量子化基準電圧制御回路とを有
する。
準電圧に基づいて量子化し、所定ビットのディジタル信
号に変換するアナログ−ディジタル変換器における入力
信号波形の上下非対称歪みを補正するアシンメトリ補正
回路であって、上記入力信号波形の正側ピークの包絡線
を検出する第1の包絡線検出回路と、上記入力信号波形
の負側ピークの包絡線を検出する第2の包絡線検出回路
と、上記第1の包絡線検出回路による正側ピーク電圧と
上記第2の包絡線検出回路による負側ピーク電圧との和
電圧を得る加算回路と、上記加算回路による和電圧を平
滑化する平滑化回路と、上記平滑化回路により平滑化さ
れた和電圧に所定のオフセット調整用係数を乗算する乗
算回路と、上記乗算回路の出力信号を受けて、入力信号
のアシンメトリによって発生するオフセットに応じて、
上記アナログ−ディジタル変換器の量子化基準電圧の中
央値を直流的にシフトし、かつ、量子化基準電圧の上限
値および下限値をオフセット量に応じた値に制御する量
子化基準電圧制御回路とを有する。
アナログ−ディジタル変換器には所定のバイアス電圧が
供給され、上記量子化基準電圧制御回路は、上記アナロ
グ−ディジタル変換器への入力バイアス電圧から上記乗
算回路の出力信号を減算して、上記アナログ−ディジタ
ル変換器の量子化基準電圧の中央値であるゼロ基準電圧
を入力信号のゼロクロス点に一致するように直流的にシ
フトさせる第1の調整回路と、上記乗算回路の出力信号
に、入力信号のオフセット量と非対称歪み量との相関に
従った係数を乗算した第1の調整量に基づいて上記量子
化基準電圧の上限値を調整する第2の調整回路と、上記
乗算回路の出力信号に、入力信号のオフセット量と非対
称歪み量との相関に従った係数を乗算した第2の調整量
に基づいて上記量子化基準電圧の下限値を調整する第3
の調整回路とを含む。
整回路には、それぞれ独立の係数が与えられる。
は、上記アナログ−ディジタル変換器によるディジタル
データに基づいて少なくとも所望の期待値に対するオフ
セット誤差を検出し、当該誤差分を相殺するための補正
信号を出力するディジタル処理回路と、上記ディジタル
処理回路による補正信号をアナログ信号として上記乗算
回路に負帰還する負帰還回路とをさらに有する。
は、上記入力信号の直流成分を除去し、交流成分を通過
させて上記アナログ−ディジタル変換器、第1の包絡線
検出回路、および第2の包絡線検出回路に入力させる交
流接続手段をさらに有する。
た光記録媒体から情報をディジタルデータとして再生す
る情報再生装置であって、上記光記録媒体から光学的に
記録情報に応じた信号を読み出す光学的読取手段と、上
記光学的読取手段による読取信号波形を少なくとも上限
値および下限値が所望の値に設定可能な量子化基準電圧
に基づいて量子化し、所定ビットのディジタル信号に変
換するアナログ−ディジタル変換器と、上記読取信号波
形の正側ピークの包絡線を検出する第1の包絡線検出回
路と、上記読取信号波形の負側ピークの包絡線を検出す
る第2の包絡線検出回路と、上記第1の包絡線検出回路
による正側ピーク電圧と上記第2の包絡線検出回路によ
る負側ピーク電圧との和電圧を得る加算回路と、上記加
算回路による和電圧に所定のオフセット調整用係数を乗
算する乗算回路と、上記乗算回路の出力信号を受けて、
読取信号のアシンメトリによって発生するオフセットに
応じて、上記アナログ−ディジタル変換器の量子化基準
電圧の中央値を直流的にシフトし、かつ、量子化基準電
圧の上限値および下限値をオフセット量に応じた値に制
御する量子化基準電圧制御回路とを含み、上記アナログ
−ディジタル変換器における読取信号波形の上下非対称
歪みを補正するアシンメトリ補正回路とを有する。
た光記録媒体から情報をディジタルデータとして再生す
る情報再生装置であって、上記光記録媒体から光学的に
記録情報に応じた信号を読み出す光学的読取手段と、上
記光学的読取手段による読取信号波形を少なくとも上限
値および下限値が所望の値に設定可能な量子化基準電圧
に基づいて量子化し、所定ビットのディジタル信号に変
換するアナログ−ディジタル変換器と、上記読取信号波
形の正側ピークの包絡線を検出する第1の包絡線検出回
路と、上記読取信号波形の負側ピークの包絡線を検出す
る第2の包絡線検出回路と、上記第1の包絡線検出回路
による正側ピーク電圧と上記第2の包絡線検出回路によ
る負側ピーク電圧との和電圧を得る加算回路と、上記加
算回路による和電圧を平滑化する平滑化回路と、上記平
滑化回路により平滑化された和電圧に所定のオフセット
調整用係数を乗算する乗算回路と、上記乗算回路の出力
信号を受けて、読取信号のアシンメトリによって発生す
るオフセットに応じて、上記アナログ−ディジタル変換
器の量子化基準電圧の中央値を直流的にシフトし、か
つ、量子化基準電圧の上限値および下限値をオフセット
量に応じた値に制御する量子化基準電圧制御回路とを含
み、上記アナログ−ディジタル変換器における読取信号
波形の上下非対称歪みを補正するアシンメトリ補正回路
とを有する。
ナログ−ディジタル変換器には所定のバイアス電圧が供
給され、上記量子化基準電圧制御回路は、上記アナログ
−ディジタル変換器への入力バイアス電圧から上記乗算
回路の出力信号を減算して、上記アナログ−ディジタル
変換器の量子化基準電圧の中央値であるゼロ基準電圧を
読取信号のゼロクロス点に一致するように直流的にシフ
トさせる第1の調整回路と、上記乗算回路の出力信号
に、読取信号のオフセット量と非対称歪み量との相関に
従った係数を乗算した第1の調整量に基づいて上記量子
化基準電圧の上限値を調整する第2の調整回路と、上記
乗算回路の出力信号に、読取信号のオフセット量と非対
称歪み量との相関に従った係数を乗算した第2の調整量
に基づいて上記量子化基準電圧の下限値を調整する第3
の調整回路とを含む。
整回路には、それぞれ独立の係数が与えられる。
ナログ−ディジタル変換器によるディジタルデータに基
づいて少なくとも所望の期待値に対するオフセット誤差
を検出し、当該誤差分を相殺するための補正信号を出力
するディジタル処理回路と、上記ディジタル処理回路に
よる補正信号をアナログ信号として上記乗算回路に負帰
還する負帰還回路とをさらに有する。
取信号の直流成分を除去し、交流成分を通過させて上記
アナログ−ディジタル変換器、第1の包絡線検出回路、
および第2の包絡線検出回路に入力させる交流接続手段
をさらに有する。
取信号に対して所定の等化処理を行う等化回路と、上記
等化回路から出力された読取信号の直流成分を除去し、
交流成分を通過させて上記アナログ−ディジタル変換
器、第1の包絡線検出回路、および第2の包絡線検出回
路に入力させる交流接続手段をさらに有する。
により読み出された読出信号がAC接続手段によりDC
成分が除去されて、アシンメトリ補正回路およびADC
に供給される。アシンメトリ補正回路に供給された読取
信号は第1の包絡線検出回路および第2の包絡線検出回
路に入力される。第1の包絡線検出回路では、DC成分
が除去された読取信号波形の正側ピークの包絡線が検出
され、加算回路に出力される。第2の包絡線検出回路で
は、DC成分が除去された読取信号波形の負側ピークの
包絡線が検出され、加算回路に出力される。加算回路で
は、第1の包絡線検出回路による正側ピーク電圧と第2
の包絡線検出回路による負側ピーク電圧との和電圧が生
成され、平滑化回路に出力される。そして、平滑化回路
において、加算回路による和電圧が平滑化されとして乗
算回路に出力される。
し、かつたとえばPLL回路をロック可能にするため、
まず入力信号(読取信号)の本来のゼロクロス点とAD
Cのゼロ基準電圧VRCとを一致させる処理が行われ
る。具体的は、平滑化回路の出力信号に対して乗算回路
により所望の係数が乗算され、量子化基準電圧制御回路
に供給される。係数が乗算された信号が供給された量子
化基準電圧制御回路では、ADCのバイアス電圧から乗
算回路の出力信号が減算され、ADCのゼロ基準電圧V
RCが調整される。たとえばゼロ基準電圧VRCがAD
Cのバイアス電圧Vと一致するように帰還が掛けられる
が、第1の調整回路によりオフセットが調整される。
に、読取信号(入力信号)のオフセット量と非対称歪み
量との相関に従った係数ASYMGTが乗算されて第1
の調整量が生成され、この第1の調整量に基づいて量子
化基準電圧の上限値VRTが調整されADCに供給され
る。また、第3の調整回路では、乗算回路の出力信号
に、読取信号(入力信号)のオフセット量と非対称歪み
量との相関に従った係数ASYMGBが乗算されて第2
の調整量が生成され、この第2の調整量に基づいて量子
化基準電圧の下限値VRBが調整されADCに供給され
る。
かつアシンメトリ補正回路の量子化基準電圧生成回路に
より供給される量子化基準電圧に基づいて入力信号が量
子化されて、所定ビットのディジタルデータに変換さ
れ、データ処理回路に出力される。データ処理回路11
では、ADCによるディジタルデータに対して、たとえ
ばイコライザにより所定の等化処理が行され、ビタビデ
コーダにより復号化処理が行われる。また、データ処理
回路においては、たとえばPLL回路が位相ロックした
後に、ディジタルデータに基づいて所望の期待値に対す
るオフセット誤差およびアシンメトリ誤差が検出され、
当該誤差分を相殺するための補正信号が帰還される。こ
れにより、入力信号のオフセットおよびアシンメトリが
高精度に補正される。
処理において、入力信号をディジタル信号に変換するた
め、ADCを使用するが、このADCの量子化基準レベ
ルを入力波形の上下非対称量(以下、アシンメトリ)に
応じて非対称に変化させることにより、量子化と同時に
アシンメトリをキャンセルし、かつADCのダイナミッ
クレンジを有効活用することを可能にする。
路によれば、補正量をアナログ信号処理によりADCの
入力アナログ信号から抽出すること、抽出した制御量を
ADCの量子化基準値にフィードフォワードすることを
特徴とし、これにより補正回路の高速動作を可能にし、
またPLLをロックさせることなくアシンメトリの補正
を可能にする。また、ADCの量子化基準電圧の上限値
VRTおよび下限値VRBをサンプリング後の±1のデ
ータ基準値(たとえばDVRシステムにおいては6ビッ
トADCの±8LSB)に対して各々独立に制御するこ
とにより、DVRシステムにおけるアシンメトリを効果
的に取り除くことができる。
リ補正回路を採用した記録再生装置としての光ディスク
装置の一実施形態を示すブロック図である。
光学的読取手段としての光ピックアップ1、RFアンプ
2、自動利得制御回路(AGC)3、イコライザ4、A
C(交流)接続手段としてのキャパシタ5、アシンメト
リ補正回路6、ADC(アナログ−ディジタル変換器)
7、負帰還回路としてのディジタル−アナログ変換器
(以下、DACという)8、レジスタ9、ADCのバイ
アス電圧源10、データ処理回路11、およびPLL回
路12を主構成要素として有している。また、DKは光
記録媒体である光ディスクを示している。なお、これら
の構成要素のうち、たとえばAGC3、イコライザ(等
化回路:)4、キャパシタ5、アシンメトリ補正回路
6、ADC7、DAC8、レジスタ9、およびバイアス
電圧源10が一つのチップICに集積化されている。
クDKの所望の位置に照射して記録情報を読み出して電
気信号に変換し、この読出信号S1をRFアンプ2に出
力する。
読取信号S1に対して増幅等の処理を施して読取信号S
2としてAC結合用のキャパシタC1を介してAGC3
に出力する。
除去されAC結合された読取信号S2を振幅を、たとえ
ばレジスタ9の格納情報に基づいて調整し、読取信号S
3としてイコライザ4に出力する。
定の等化処理を行い、かつ、高域ノイズを除去し、読取
信号S4として出力する。
信号S4のDC成分を除去し、AC成分を読取信号S5
としてアシンメトリ補正回路6およびADC7に供給す
る。
およびバイアス電圧源10によるバイアス電圧V10を
受けて、読取信号S5のアシンメトリによって発生する
オフセットに応じて、ADC6の量子化基準電圧の中央
値VRCをDC的にシフトすると共に、この量子化基準
電圧の上限値VRTおよび下限値VRCを検出したオフ
セット量に応じて制御することにより、入力信号のアシ
ンメトリを量子化時に補正(補償)する。換言すれば、
アシンメトリ補正回路6は、ADC7における入力信号
波形の上下非対称歪みを量子化時に補正する。
路6の具体的な構成例を示す回路図である。なお、この
回路では、読取信号は差動信号であるものとして説明す
る。また、ここでは、DVRシステムを想定している。
このDVRシステムにおいては、ADC7の量子化基準
電圧の中央値VRCに対して上下それぞれ2値(±1お
よび±2の4値)のデータをもっており、かつ±1のレ
ベルはアシンメトリによってほとんど変化せず、±2の
レベルのみ大きく影響される。
6は、第1の包絡線検出回路61、第2の包絡線検出回
路62、加算回路63、平滑化回路64、乗算回路6
5、および量子化基準電圧制御回路66により構成され
ている。
圧源10によるバイアス電圧を抵抗素子R10を介して
受けて、キャパシタ5aによりDC成分が除去された読
取信号波形(入力信号波形)の正側ピークの包絡線を検
出し、信号S61として加算回路63に出力する。
圧源10によるバイアス電圧を抵抗素子R11を介して
受けて、キャパシタ5bによりDC成分が除去された読
取信号波形(入力信号波形)の負側ピークの包絡線を検
出し、信号S62として加算回路63に出力する。
1による正側ピーク電圧と第2の包絡線検出回路62に
よる負側ピーク電圧との和電圧(実際には、図2に示す
ように、検出されたピーク電圧の差)を得、信号S63
として平滑化回路64に出力する。
電圧S63を平滑化し、平滑化した和電圧を信号S64
として乗算回路65に出力する。平滑化回路64は、た
とえば図2に示すように、抵抗素子R64とキャパシタ
C64によるローパスフィルタLPFにより構成され、
和電圧に重畳されている高周波成分を除去することによ
り和電圧を平滑化する。なお、LPFの定数は、アシン
メトリ補正回路を所望のスピードで動作させ得る値に設
定される。
滑化された和電圧に所定のオフセット調整用係数OFS
TGAINを乗算し、差動信号S65aおよびS65b
として量子化基準電圧制御回路66に出力する。乗算回
路65は、たとえば図2に示すように、gmアンプ65
1と、gmアンプ651の第1出力と電源電圧VDDの供
給ラインとの間に接続された抵抗素子R651と、gm
アンプ651の第2出力と電源電圧VDDの供給ラインと
の間に接続された抵抗素子R652とにより構成され
る。gmアンプ651は、たとえばレジスタ9により供
給されるオフセット調整用係数OFSTGAINを受け
てその相互コンダクタンスgmが調整され、調整値に応
じた相互コンダクタンスgmに基づく差動信号S65
a,S65bを出力する。オフセット調整用係数OFS
TGAINは、正負のピーク値の差電圧とオフセット量
の関係から最適な値に設定されるが、本実施形態の場
合、たとえば通常0.2〜0.3程度に設定される。こ
の係数OFSTGAINは、シリアルコントロールレジ
スタあるいは外部端子電圧等により制御可能であり、任
意の値に設定できる。
a,S65bは、後述するように、負帰還(フィードバ
ック)gmDAC8により帰還されるアナログ補正信号
により、所望の期待値に対する誤差分を相殺するように
補正される。
電圧源10によるバイアス電圧V10、および乗算回路
65の出力差動信号S65a,S65bを受けて、読取
信号(入力信号)のアシンメトリによって発生するオフ
セットに応じて、ADC7の量子化基準電圧の中央値V
RCを直流的にシフトし、かつ、量子化基準電圧の上限
値VRTおよび下限値VRBをオフセット量に応じた値
に制御する。
図2に示すように、第1の調整回路661と、第2の調
整回路662と、第3の調整回路663と、量子化基準
電圧生成回路664と、ボルテージフォロワ665、6
66、および667により構成されている。
力バイアス電圧V10から乗算回路65の出力差動信号
S65a,S65bを減算して、ADC7の量子化基準
電圧の中央値VRCであるゼロ基準電圧を読取信号(入
力信号)のゼロクロス点に一致するように直流的にシフ
トさせ、かつ、その結果に基づいた量子化基準電圧の上
限値電圧を生成する。
とえば図2に示すように、差動入力に乗算回路65の出
力差動信号S65a,S65bが供給され、所定の相互
コンダクタンスgmに基づき増幅するgmアンプ661
1と、非反転入力端子(+)のgmアンプ6611の第
1出力が供給されるとともに、抵抗素子R6611を介
してバイアス電圧源10によるバイアス電圧V10が供
給され、反転入力端子(−)にgmアンプ6611の第
1出力が供給され、かつ、出力が抵抗素子R6612を
介して帰還された演算増幅器6612と、非反転入力端
子(+)に演算増幅器6612の出力信号が供給され、
反転入力端子(−)に量子化基準電圧生成回路664で
生成される量子化基準電圧の中央値が帰還されて量子化
基準電圧の上限値電圧を生成する演算増幅器6613に
より構成されている。
出力差動信号S65a,S65bに、読取信号(入力信
号)のオフセット量と非対称歪み量との相関に従った係
数ASYMGTを乗算した第1の調整量に基づいて量子
化基準電圧の上限値VRTを調整し、ADC7に供給す
る。
とえば図2に示すように、差動入力に乗算回路65の出
力差動信号S65a,S65bが供給され、所定の相互
コンダクタンスgmが供給される係数ASYMGTによ
り調整され、調整後の相互コンダクタンスgmに基づき
増幅し、差動の第1の調整量信号を出力するgmアンプ
6621と、非反転入力端子(+)のgmアンプ662
1の第1出力が供給されるとともに、抵抗素子R662
1を介して演算増幅器6613の出力である量子化基準
電圧の上限値電圧が供給され、反転入力端子(−)に出
力が抵抗素子R6612を介して帰還され、演算増幅器
6613の出力である量子化基準電圧の上限値電圧に第
1の調整量信号を加算し、オフセット量に応じて調整し
た量子化基準電圧の上限値VRTをADC7に供給する
演算増幅器6622とにより構成されている。
出力差動信号S65a,S65bに、読取信号(入力信
号)のオフセット量と非対称歪み量との相関に従った係
数ASYMGBを乗算した第2の調整量に基づいて量子
化基準電圧の下限値VRBを調整し、ADC7に供給す
る。
とえば図2に示すように、差動入力に乗算回路65の出
力差動信号S65a,S65bが供給され、所定の相互
コンダクタンスgmが供給される係数ASYMGBによ
り調整され、調整後の相互コンダクタンスgmに基づき
増幅し、差動の第2の調整量信号を出力するgmアンプ
6631と、非反転入力端子(+)にgmアンプ663
1の第1出力が供給されるとともに、ボルテージフォロ
ワ665、抵抗素子R6631を介して量子化基準電圧
生成回路664により生成される量子化基準電圧の下限
値電圧が供給され、反転入力端子(−)に出力が抵抗素
子R6632を介して帰還され、量子化基準電圧の下限
値電圧に第2の調整量信号を加算し、オフセット量に応
じて調整した量子化基準電圧の下限値VRBをADC7
に供給する演算増幅器6632とにより構成されてい
る。
第2の調整回路662と第3の調整回路663には、そ
れぞれ独立の係数ASYMGTとASYMMGが与えら
れるが、これらの係数ASYMGTとASYMMGは、
シリアルコントロールレジスタあるいは外部端子電圧等
により制御可能であり、任意の値に設定できる。
調整回路661の演算増幅器6613の出力ラインと基
準電位(接地電位)GNDとの間に直列に接続された抵
抗素子R6641,R6642,R6643,R664
4、および電流源I664により構成されている。抵抗
素子R6641とR6644の抵抗値は、抵抗素子R6
642,R6643の抵抗値の3倍の値に設定されてい
る。そして、量子化基準電圧生成回路664は、抵抗素
子R6641と抵抗素子R6642との接続点にゼロ基
準電圧に対して+1相当の基準レベルである中間電圧を
発生し、ボルテージフォロワ666に供給する。ボルテ
ージフォロワ666は、中間電圧が+1相当の基準電圧
VRTMとしてADC7に供給する。また、量子化基準
電圧生成回路664は、抵抗素子R6643と抵抗素子
R6644との接続点にゼロ基準電圧に対して−1相当
の基準レベルである中間電圧を発生し、ボルテージフォ
ロワ667に供給する。ボルテージフォロワ667は、
この中間電圧を−1相当の基準電圧VRBMとしてAD
C7に供給する。また、量子化基準電圧生成回路664
は、抵抗素子R6644と電流源I664との接続点に
量子化基準電圧の下限値電圧を発生し、ボルテージフォ
ロワ665に供給する。また、量子化基準電圧生成回路
664は、抵抗素子R6642と抵抗素子R6643と
の接続点に量子化基準電圧の中央値電圧を発生し、第1
の調整回路661の演算増幅器6613に供給する。
子R10を介して受け、かつアシンメトリ補正回路の量
子化基準電圧生成回路66により供給される量子化基準
電圧に基づいて入力信号を量子化し、所定ビット(たと
えば6ビット)のディジタルデータに変換し、データ処
理回路11に出力する。
ィジタルデータに対して、たとえばイコライザにより所
定の等化処理を行って、ビタビデコーダにより復号化処
理を行う。また、データ処理回路11は、PLL回路1
2が位相ロックした後に、ディジタルデータに基づいて
少なくとも所望の期待値に対するオフセット誤差を検出
し、当該誤差分を相殺するための補正信号をDAC8に
出力する。
イコライザの出力データに同期したクロックCLKを位
相同期ループにより生成し、ADC7のサンプリングク
ロックやデータ処理回路11のイコライザのタイミング
クロックとして供給する。
光ディスクDKの所望の位置に照射されて記録情報が読
み出される。この読み出された光信号が電気信号に変換
され、読出信号S1としてRFアンプ2に出力される。
RFアンプ2では、光ピックアップ1による読取信号S
1に対して増幅等の処理が施され、増幅作用を受けた読
取信号S2がAC結合用のキャパシタC1を介してAG
C3に入力される。
が除去されAC結合された読取信号S2の振幅が調整さ
れ、調整後の信号が読取信号S3としてイコライザ4に
出力される。イコライザ4においては、読取信号S3に
対して所定の等化処理が行われ、かつ、高域ノイズが除
去されて、読取信号S4として出力される。イコライザ
4から出力された読取信号S4は、キャパシタ5a,5
bによりDC成分が除去され、AC成分が読取信号S5
a,5bとしてアシンメトリ補正回路6およびADC7
に供給される。
号S5aは第1の包絡線検出回路61に入力され、読取
信号S5bは第2の包絡線検出回路62に入力される。
第1の包絡線検出回路61では、バイアス電圧源10に
よるバイアス電圧が抵抗素子R10を介して供給され、
キャパシタ5aによりDC成分が除去された読取信号波
形の正側ピークの包絡線が検出され、信号S61として
加算回路63に出力される。第2の包絡線検出回路62
では、バイアス電圧源10によるバイアス電圧を抵抗素
子R11を介して供給され、キャパシタ5bによりDC
成分が除去された読取信号波形の負側ピークの包絡線が
検出され、信号S62として加算回路63に出力され
る。
61による正側ピーク電圧と第2の包絡線検出回路62
による負側ピーク電圧との和電圧が生成され、信号S6
3として平滑化回路64に出力される。そして、平滑化
回路64において、加算回路63による和電圧が平滑化
され、信号S64として乗算回路65に出力される。
し、かつPLL回路12をロック可能にするため、まず
入力信号(読取信号)の本来のゼロクロス点とADC7
のゼロ基準電圧VRCとを一致させる処理が行われる。
具体的は、平滑化回路65の出力信号S54に対して乗
算回路65により所望の係数OFSTGAINが乗算さ
れ、その差動信号S65a、S65bが量子化基準電圧
制御回路66に供給される。
号S65a、S65bが供給された量子化基準電圧制御
回路66では、ADC7のバイアス電圧V10から乗算
回路65の出力信号が減算され、ADC7のゼロ基準電
圧VRCが調整される。図2の構成では、ゼロ基準電圧
VRCがばADC7のバイアス電圧V10と一致するよ
うに第1の調整回路661の演算増幅器6613で帰還
が掛けられているが、gmアンプ6611および演算増
幅器6612による加算回路によりオフセットが調整さ
れる。第1の調整回路661では、演算増幅器6613
により量子化基準電圧の上限値電圧が生成され、第2の
調整回路662および量子化基準電圧生成回路664に
供給される。
素子R6641と抵抗素子R6642との接続点にゼロ
基準電圧に対して+1相当の基準レベルである中間電圧
が発生され、この電圧がボルテージフォロワ666を介
してVRCシステムの+1相当の基準電圧VRTMとし
てADC7に供給される。また、量子化基準電圧生成回
路664では、抵抗素子R6643と抵抗素子R664
4との接続点にゼロ基準電圧に対して−1相当の基準レ
ベルである中間電圧が発生され、ボルテージフォロワ6
67を介して−1相当の基準電圧VRBMとしてADC
7に供給される。DVRシステムでは、読出信号の等化
およびサンプリング後に±1、±2の4ちの信号レベル
を持つが、オフセット補正後の信号は、±1のレベルで
はほとんどアシンメトリの影響はない。したがって、基
準電圧VRTMとVRTBは、ゼロ基準電圧に対して固
定である。
抵抗素子R6644と電流源I664との接続点に量子
化基準電圧の下限値電圧が発生され、ボルテージフォロ
ワ665を介して第3の調整回路663に供給される。
さらに、量子化基準電圧生成回路664は、抵抗素子R
6642と抵抗素子R6643との接続点に量子化基準
電圧の中央値電圧が発生され、第1の調整回路661の
演算増幅器6613に供給される。
の出力差動信号S65a,S65bに、読取信号(入力
信号)のオフセット量と非対称歪み量との相関に従った
係数ASYMGTが乗算されて第1の調整量が生成さ
れ、この第1の調整量に基づいて量子化基準電圧の上限
値VRTが調整されADC7に供給される。また、第3
の調整回路663は、乗算回路65の出力差動信号S6
5a,S65bに、読取信号(入力信号)のオフセット
量と非対称歪み量との相関に従った係数ASYMGBが
乗算されて第2の調整量が生成され、この第2の調整量
に基づいて量子化基準電圧の下限値VRBが調整されA
DC7に供給される。
を抵抗素子R10を介して受け、かつアシンメトリ補正
回路の量子化基準電圧生成回路66により供給される量
子化基準電圧に基づいて入力信号が量子化されて、所定
ビット(たとえば6ビット)のディジタルデータに変換
され、データ処理回路11に出力される。
ディジタルデータに対して、たとえばイコライザにより
所定の等化処理が行され、ビタビデコーダにより復号化
処理が行われる。また、データ処理回路11において
は、PLL回路12が位相ロックした後に、ディジタル
データに基づいて少なくとも所望の期待値に対するオフ
セット誤差およびアシンメトリ誤差が検出され、当該誤
差分を相殺するための補正信号がDAC8に出力され
る。
分を相殺する処理が行われ、この差動信号が量子化基準
電圧生成回路66に供給される。これにより、入力信号
のオフセットおよびアシンメトリが高精度に補正され
る。
補正回路の主要な観測点の動作波形を示す図である。図
3からわかるように、読取信号S5a,S5bにより検
出したオフセット量により、量子化基準電圧の上限値V
RT、正側の中間値VRTM、負側の中間値VRBM、
および下限値VRBが良好に補正されている。
ば、入力信号波形の正側ピークの包絡線を検出する第1
の包絡線検出回路61と、入力信号波形の負側ピークの
包絡線を検出する第2の包絡線検出回路62と、第1の
包絡線検出回路61による正側ピーク電圧と第2の包絡
線検出回路62による負側ピーク電圧との和電圧を得る
加算回路63と、加算回路63による和電圧を平滑化す
る平滑化回路64と、平滑化回路64により平滑化され
た和電圧に所定のオフセット調整用係数を乗算する乗算
回路65と、乗算回路65の出力信号を受けて、入力信
号のアシンメトリによって発生するオフセットに応じ
て、ADC7の量子化基準電圧の中央値を直流的にシフ
トし、かつ、量子化基準電圧の上限値および下限値をオ
フセット量に応じた値に制御する量子化基準電圧制御回
路66とを有するアシンメトリ補正回路を設けたので、
ディジタル記録再生装置の読み出し時の信号処理におい
て、入力信号をディジタル信号に変換するためのADC
の量子化基準レベルを入力波形のアシンメトリに応じて
非対称に変化させることができ、量子化と同時にアシン
メトリをキャンセルでき、かつADCのダイナミックレ
ンジを有効活用することが可能となる利点がある。
的にも小さくすることができる。また、DVRシステム
においては、フォーマット上データの先頭部分には2T
3T5Tのランレングスを含む周期パターンを書き込ん
でおき、この周期パターンにおいてアシンメトリ量を検
出することができる。初期のトレーニング期間におい
て、フイードフォワード動作により量子化データのアシ
ンメトリおよぴオフセットはほぼキャンセルすることが
できるため、PLL動作において良好な引き込みが可能
となる。そして、PLLが位相ロックした後には、後段
のディジタル信号処理により高精度な誤差検出を行い、
フイードバック用のgmDACおよび抵抗により負帰還
を行うことにより、オフセットおよびアシンメトリをさ
ら高精度に補正可能である。また、ADC基準電圧の駆
動点は本実施形態のの場合4点であるが、さらに駆動点
を増やすことにより、ADCの入出力特性を任意に設定
することも可能である。
アシンメトリ補正が基本的にフイードフォワードによる
補正を行うため、高速動作が可能であり、またディジタ
ル信号処理を必要としないため、PLLが位相ロックす
る必要がなく、PLL動作の影響を受けることがない。
また、ADCの基準電圧の上限値VRTおよび下限値を
変化させることにより、ダイナミックレンジを有効活用
できるため、ビット数を節約できること、ADCにて量
子化時にアシンメトリを補正することにより、後段のデ
ィジタル信号処理に負荷をかける必要がないことによ
り、回路規模および消費電力を節約できる。また、DV
Rシステムで発生する±1のレベルはほとんど変動せ
ず、±2のレベルのみ上下非対称になる、というような
アシンメトリに対しても効果的に補正を行うことができ
る。
記録再生装置としての光ディスク装置の一実施形態を示
すブロック図である。
構成例を示す回路図である。
要な観測点の動作波形を示す図である。
御回路(AGC)、4…イコライザ、5…キャパシタ
(交流接続手段)、6…アシンメトリ回路、61…第1
の包絡線検出回路、62…第2の包絡線検出回路、63
…加算回路、64…平滑化回路、65…乗算回路、66
…量子化基準電圧制御回路、7…アナログ−ディジタル
変換器(ADC)、8…ディジタル−アナログ変換器
(DAC)、9…レジスタ、10…バイアス電圧源、1
1…データ処理回路、12…PLL回路、DK…光ディ
スク。
Claims (26)
- 【請求項1】 入力信号波形を量子化基準電圧に基づい
て量子化し、所定ビットのディジタル信号に変換するア
ナログ−ディジタル変換器における入力信号波形の上下
非対称歪みを補正するアシンメトリ補正回路であって、 上記入力信号波形の正側ピークの包絡線を検出する第1
の包絡線検出回路と、 上記入力信号波形の負側ピークの包絡線を検出する第2
の包絡線検出回路と、 上記第1の包絡線検出回路による正側ピーク電圧と上記
第2の包絡線検出回路による負側ピーク電圧との和電圧
を得る加算回路と、 上記加算回路による和電圧に所定のオフセット調整用係
数を乗算する乗算回路と、上記乗算回路の出力信号を受
けて、入力信号のアシンメトリによって発生するオフセ
ットに応じて、上記アナログ−ディジタル変換器の量子
化基準電圧の中央値を直流的にシフトし、かつ、量子化
基準電圧の上限値および下限値をオフセット量に応じた
値に制御する量子化基準電圧制御回路とを有するアシン
メトリ補正回路。 - 【請求項2】 上記アナログ−ディジタル変換器には所
定のバイアス電圧が供給され、 上記量子化基準電圧制御回路は、上記アナログ−ディジ
タル変換器への入力バイアス電圧から上記乗算回路の出
力信号を減算して、上記アナログ−ディジタル変換器の
量子化基準電圧の中央値であるゼロ基準電圧を入力信号
のゼロクロス点に一致するように直流的にシフトさせる
第1の調整回路と、 上記乗算回路の出力信号に、入力信号のオフセット量と
非対称歪み量との相関に従った係数を乗算した第1の調
整量に基づいて上記量子化基準電圧の上限値を調整する
第2の調整回路と、 上記乗算回路の出力信号に、入力信号のオフセット量と
非対称歪み量との相関に従った係数を乗算した第2の調
整量に基づいて上記量子化基準電圧の下限値を調整する
第3の調整回路とを含む請求項1記載のアシンメトリ補
正回路。 - 【請求項3】 上記第2の調整回路と第3の調整回路に
は、それぞれ独立の係数が与えられる請求項2記載のア
シンメトリ補正回路。 - 【請求項4】 上記アナログ−ディジタル変換器による
ディジタルデータに基づいて少なくとも所望の期待値に
対するオフセット誤差を検出し、当該誤差分を相殺する
ための補正信号を出力するディジタル処理回路と、 上記ディジタル処理回路による補正信号をアナログ信号
として上記乗算回路に負帰還する負帰還回路とをさらに
有する請求項1記載のアシンメトリ補正回路。 - 【請求項5】 上記アナログ−ディジタル変換器による
ディジタルデータに基づいて少なくとも所望の期待値に
対するオフセット誤差を検出し、当該誤差分を相殺する
ための補正信号を出力するディジタル処理回路と、 上記ディジタル処理回路による補正信号をアナログ信号
として上記乗算回路に負帰還する負帰還回路とをさらに
有する請求項2記載のアシンメトリ補正回路。 - 【請求項6】 上記入力信号の直流成分を除去し、交流
成分を通過させて上記アナログ−ディジタル変換器、第
1の包絡線検出回路、および第2の包絡線検出回路に入
力させる交流接続手段をさらに有する請求項1記載のア
シンメトリ補正回路。 - 【請求項7】 入力信号波形を量子化基準電圧に基づい
て量子化し、所定ビットのディジタル信号に変換するア
ナログ−ディジタル変換器における入力信号波形の上下
非対称歪みを補正するアシンメトリ補正回路であって、 上記入力信号波形の正側ピークの包絡線を検出する第1
の包絡線検出回路と、 上記入力信号波形の負側ピークの包絡線を検出する第2
の包絡線検出回路と、 上記第1の包絡線検出回路による正側ピーク電圧と上記
第2の包絡線検出回路による負側ピーク電圧との和電圧
を得る加算回路と、 上記加算回路による和電圧を平滑化する平滑化回路と、 上記平滑化回路により平滑化された和電圧に所定のオフ
セット調整用係数を乗算する乗算回路と、 上記乗算回路の出力信号を受けて、入力信号のアシンメ
トリによって発生するオフセットに応じて、上記アナロ
グ−ディジタル変換器の量子化基準電圧の中央値を直流
的にシフトし、かつ、量子化基準電圧の上限値および下
限値をオフセット量に応じた値に制御する量子化基準電
圧制御回路とを有するアシンメトリ補正回路。 - 【請求項8】 上記アナログ−ディジタル変換器には所
定のバイアス電圧が供給され、 上記量子化基準電圧制御回路は、上記アナログ−ディジ
タル変換器への入力バイアス電圧から上記乗算回路の出
力信号を減算して、上記アナログ−ディジタル変換器の
量子化基準電圧の中央値であるゼロ基準電圧を入力信号
のゼロクロス点に一致するように直流的にシフトさせる
第1の調整回路と、 上記乗算回路の出力信号に、入力信号のオフセット量と
非対称歪み量との相関に従った係数を乗算した第1の調
整量に基づいて上記量子化基準電圧の上限値を調整する
第2の調整回路と、 上記乗算回路の出力信号に、入力信号のオフセット量と
非対称歪み量との相関に従った係数を乗算した第2の調
整量に基づいて上記量子化基準電圧の下限値を調整する
第3の調整回路とを含む請求項7記載のアシンメトリ補
正回路。 - 【請求項9】 上記第2の調整回路と第3の調整回路に
は、それぞれ独立の係数が与えられる請求項8記載のア
シンメトリ補正回路。 - 【請求項10】 上記アナログ−ディジタル変換器によ
るディジタルデータに基づいて少なくとも所望の期待値
に対するオフセット誤差を検出し、当該誤差分を相殺す
るための補正信号を出力するディジタル処理回路と、 上記ディジタル処理回路による補正信号をアナログ信号
として上記乗算回路に負帰還する負帰還回路とをさらに
有する請求項7記載のアシンメトリ補正回路。 - 【請求項11】 上記アナログ−ディジタル変換器によ
るディジタルデータに基づいて少なくとも所望の期待値
に対するオフセット誤差を検出し、当該誤差分を相殺す
るための補正信号を出力するディジタル処理回路と、 上記ディジタル処理回路による補正信号をアナログ信号
として上記乗算回路に負帰還する負帰還回路とをさらに
有する請求項8記載のアシンメトリ補正回路。 - 【請求項12】 上記入力信号の直流成分を除去し、交
流成分を通過させて上記アナログ−ディジタル変換器、
第1の包絡線検出回路、および第2の包絡線検出回路に
入力させる交流接続手段をさらに有する請求項7記載の
アシンメトリ補正回路。 - 【請求項13】 光学的に情報が記録された光記録媒体
から情報をディジタルデータとして再生する情報再生装
置であって、 上記光記録媒体から光学的に記録情報に応じた信号を読
み出す光学的読取手段と、 上記光学的読取手段による読取信号波形を少なくとも上
限値および下限値が所望の値に設定可能な量子化基準電
圧に基づいて量子化し、所定ビットのディジタル信号に
変換するアナログ−ディジタル変換器と、 上記読取信号波形の正側ピークの包絡線を検出する第1
の包絡線検出回路と、上記読取信号波形の負側ピークの
包絡線を検出する第2の包絡線検出回路と、上記第1の
包絡線検出回路による正側ピーク電圧と上記第2の包絡
線検出回路による負側ピーク電圧との和電圧を得る加算
回路と、上記加算回路による和電圧に所定のオフセット
調整用係数を乗算する乗算回路と、上記乗算回路の出力
信号を受けて、読取信号のアシンメトリによって発生す
るオフセットに応じて、上記アナログ−ディジタル変換
器の量子化基準電圧の中央値を直流的にシフトし、か
つ、量子化基準電圧の上限値および下限値をオフセット
量に応じた値に制御する量子化基準電圧制御回路とを含
み、上記アナログ−ディジタル変換器における読取信号
波形の上下非対称歪みを補正するアシンメトリ補正回路
とを有する情報再生装置。 - 【請求項14】 上記アナログ−ディジタル変換器には
所定のバイアス電圧が供給され、 上記量子化基準電圧制御回路は、上記アナログ−ディジ
タル変換器への入力バイアス電圧から上記乗算回路の出
力信号を減算して、上記アナログ−ディジタル変換器の
量子化基準電圧の中央値であるゼロ基準電圧を読取信号
のゼロクロス点に一致するように直流的にシフトさせる
第1の調整回路と、 上記乗算回路の出力信号に、読取信号のオフセット量と
非対称歪み量との相関に従った係数を乗算した第1の調
整量に基づいて上記量子化基準電圧の上限値を調整する
第2の調整回路と、 上記乗算回路の出力信号に、読取信号のオフセット量と
非対称歪み量との相関に従った係数を乗算した第2の調
整量に基づいて上記量子化基準電圧の下限値を調整する
第3の調整回路とを含む請求項13記載の情報再生装
置。 - 【請求項15】 上記第2の調整回路と第3の調整回路
には、それぞれ独立の係数が与えられる請求項14記載
の情報再生装置。 - 【請求項16】 上記アナログ−ディジタル変換器によ
るディジタルデータに基づいて少なくとも所望の期待値
に対するオフセット誤差を検出し、当該誤差分を相殺す
るための補正信号を出力するディジタル処理回路と、 上記ディジタル処理回路による補正信号をアナログ信号
として上記乗算回路に負帰還する負帰還回路とをさらに
有する請求項13記載の情報再生装置。 - 【請求項17】 上記アナログ−ディジタル変換器によ
るディジタルデータに基づいて少なくとも所望の期待値
に対するオフセット誤差を検出し、当該誤差分を相殺す
るための補正信号を出力するディジタル処理回路と、 上記ディジタル処理回路による補正信号をアナログ信号
として上記乗算回路に負帰還する負帰還回路とをさらに
有する請求項14記載の情報再生装置。 - 【請求項18】 上記読取信号の直流成分を除去し、交
流成分を通過させて上記アナログ−ディジタル変換器、
第1の包絡線検出回路、および第2の包絡線検出回路に
入力させる交流接続手段をさらに有する請求項13記載
の情報再生装置。 - 【請求項19】 上記読取信号に対して所定の等化処理
を行う等化回路と、上記等化回路から出力された読取信
号の直流成分を除去し、交流成分を通過させて上記アナ
ログ−ディジタル変換器、第1の包絡線検出回路、およ
び第2の包絡線検出回路に入力させる交流接続手段をさ
らに有する請求項13記載の情報再生装置。 - 【請求項20】 光学的に情報が記録された光記録媒体
から情報をディジタルデータとして再生する情報再生装
置であって、 上記光記録媒体から光学的に記録情報に応じた信号を読
み出す光学的読取手段と、 上記光学的読取手段による読取信号波形を少なくとも上
限値および下限値が所望の値に設定可能な量子化基準電
圧に基づいて量子化し、所定ビットのディジタル信号に
変換するアナログ−ディジタル変換器と、 上記読取信号波形の正側ピークの包絡線を検出する第1
の包絡線検出回路と、上記読取信号波形の負側ピークの
包絡線を検出する第2の包絡線検出回路と、上記第1の
包絡線検出回路による正側ピーク電圧と上記第2の包絡
線検出回路による負側ピーク電圧との和電圧を得る加算
回路と、上記加算回路による和電圧を平滑化する平滑化
回路と、上記平滑化回路により平滑化された和電圧に所
定のオフセット調整用係数を乗算する乗算回路と、上記
乗算回路の出力信号を受けて、読取信号のアシンメトリ
によって発生するオフセットに応じて、上記アナログ−
ディジタル変換器の量子化基準電圧の中央値を直流的に
シフトし、かつ、量子化基準電圧の上限値および下限値
をオフセット量に応じた値に制御する量子化基準電圧制
御回路とを含み、上記アナログ−ディジタル変換器にお
ける読取信号波形の上下非対称歪みを補正するアシンメ
トリ補正回路とを有する情報再生装置。 - 【請求項21】 上記アナログ−ディジタル変換器には
所定のバイアス電圧が供給され、 上記量子化基準電圧制御回路は、上記アナログ−ディジ
タル変換器への入力バイアス電圧から上記乗算回路の出
力信号を減算して、上記アナログ−ディジタル変換器の
量子化基準電圧の中央値であるゼロ基準電圧を読取信号
のゼロクロス点に一致するように直流的にシフトさせる
第1の調整回路と、 上記乗算回路の出力信号に、読取信号のオフセット量と
非対称歪み量との相関に従った係数を乗算した第1の調
整量に基づいて上記量子化基準電圧の上限値を調整する
第2の調整回路と、 上記乗算回路の出力信号に、読取信号のオフセット量と
非対称歪み量との相関に従った係数を乗算した第2の調
整量に基づいて上記量子化基準電圧の下限値を調整する
第3の調整回路とを含む請求項20記載の情報再生装
置。 - 【請求項22】 上記第2の調整回路と第3の調整回路
には、それぞれ独立の係数が与えられる請求項21記載
の情報再生装置。 - 【請求項23】 上記アナログ−ディジタル変換器によ
るディジタルデータに基づいて少なくとも所望の期待値
に対するオフセット誤差を検出し、当該誤差分を相殺す
るための補正信号を出力するディジタル処理回路と、 上記ディジタル処理回路による補正信号をアナログ信号
として上記乗算回路に負帰還する負帰還回路とをさらに
有する請求項20記載の情報再生装置。 - 【請求項24】 上記アナログ−ディジタル変換器によ
るディジタルデータに基づいて少なくとも所望の期待値
に対するオフセット誤差を検出し、当該誤差分を相殺す
るための補正信号を出力するディジタル処理回路と、 上記ディジタル処理回路による補正信号をアナログ信号
として上記乗算回路に負帰還する負帰還回路とをさらに
有する請求項21記載の情報再生装置。 - 【請求項25】 上記読取信号の直流成分を除去し、交
流成分を通過させて上記アナログ−ディジタル変換器、
第1の包絡線検出回路、および第2の包絡線検出回路に
入力させる交流接続手段をさらに有する請求項20記載
の情報再生装置。 - 【請求項26】 上記読取信号に対して所定の等化処理
を行う等化回路と、 上記等化回路から出力された読取信号の直流成分を除去
し、交流成分を通過させて上記アナログ−ディジタル変
換器、第1の包絡線検出回路、および第2の包絡線検出
回路に入力させる交流接続手段をさらに有する請求項2
1記載の情報再生装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001117967A JP3750555B2 (ja) | 2001-04-17 | 2001-04-17 | アシンメトリ補正回路およびそれを用いた情報再生装置 |
EP02290947A EP1251507A3 (en) | 2001-04-17 | 2002-04-16 | Asymmetry correcting circuit and information reproducing apparatus using the same |
US10/122,329 US6693863B2 (en) | 2001-04-17 | 2002-04-16 | Asymmetry correcting circuit and information reproducing apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001117967A JP3750555B2 (ja) | 2001-04-17 | 2001-04-17 | アシンメトリ補正回路およびそれを用いた情報再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002314416A true JP2002314416A (ja) | 2002-10-25 |
JP3750555B2 JP3750555B2 (ja) | 2006-03-01 |
Family
ID=18968423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001117967A Expired - Fee Related JP3750555B2 (ja) | 2001-04-17 | 2001-04-17 | アシンメトリ補正回路およびそれを用いた情報再生装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6693863B2 (ja) |
EP (1) | EP1251507A3 (ja) |
JP (1) | JP3750555B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009266354A (ja) * | 2008-04-30 | 2009-11-12 | Sony Corp | レベル制御装置および情報記録再生装置 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100934063B1 (ko) * | 2002-12-27 | 2009-12-24 | 파나소닉 주식회사 | 신호처리장치 및 신호처리방법 |
DE60307226D1 (de) * | 2003-02-18 | 2006-09-14 | St Microelectronics Srl | Analog-Digital-Wandler mit Korrektur von Verschiebungsfehlern |
JP2007505438A (ja) | 2003-05-27 | 2007-03-08 | トムソン ライセンシング | デジタル部分応答非対称性補償 |
US7180693B2 (en) * | 2004-04-14 | 2007-02-20 | Agere Systems Inc. | Method and apparatus for maximum likelihood detection of data employing interpolation with compensation of signal asymmetry |
US7511910B1 (en) * | 2004-10-27 | 2009-03-31 | Marvell International Ltd. | Asymmetry correction in read signal |
US7298570B1 (en) * | 2004-10-27 | 2007-11-20 | Marvell International Ltd. | Asymmetry correction in read signal |
KR100675355B1 (ko) * | 2005-02-18 | 2007-01-29 | 삼성전자주식회사 | 소수점 이하의 비대칭 에러를 고려한 비대칭 파형 레벨 보정 방법 및 그 장치 |
TWI336468B (en) * | 2005-03-02 | 2011-01-21 | Ind Tech Res Inst | Asymmetry compensator for partial response maximum likelihood (prml) decoder |
US7965461B2 (en) * | 2005-11-30 | 2011-06-21 | Samsung Electronics Co., Ltd. | Information reproducing apparatus |
US20070121233A1 (en) * | 2005-11-30 | 2007-05-31 | Takao Sugawara | Information recording and reproducing apparatus |
US7586704B2 (en) * | 2006-02-22 | 2009-09-08 | Agere Systems Inc. | Method and apparatus for improving threshold detection of servo data in the presence of signal asymmetry |
TW200746119A (en) * | 2006-06-05 | 2007-12-16 | Mediatek Inc | Asymmetry measurement apparatus and method thereof |
US7724090B2 (en) | 2006-06-05 | 2010-05-25 | Mediatek Inc. | Loop control apparatus and method thereof |
US7684291B2 (en) | 2006-06-05 | 2010-03-23 | Mediatek Inc. | Method and apparatus for blank detection of an optical disc |
US7796480B2 (en) | 2006-06-05 | 2010-09-14 | Mediatek Inc. | Apparatus and methods for light spot servo signal detection |
US7541955B2 (en) * | 2006-09-26 | 2009-06-02 | Teac Corporation | A/D conversion circuit and optical disk drive |
JP4763570B2 (ja) * | 2006-10-13 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 変調回路 |
WO2008068852A1 (ja) * | 2006-12-05 | 2008-06-12 | Pioneer Corporation | 情報再生装置及び方法、並びにコンピュータプログラム |
US7848042B1 (en) * | 2007-02-15 | 2010-12-07 | Link—A—Media Devices Corporation | Decoupling magneto-resistive asymmetry and offset loops |
US7525471B2 (en) * | 2007-02-28 | 2009-04-28 | Exar Corporation | Wide-input windowed nonlinear analog-to-digital converter for high-frequency digitally controlled SMPS |
US7643233B2 (en) * | 2007-04-30 | 2010-01-05 | Broadcom Corporation | Disk clock system with up-sampler to generate frequency offset |
WO2009047852A1 (ja) * | 2007-10-11 | 2009-04-16 | Fujitsu Limited | 受信回路、受信方法、信号伝送システム |
JP4577435B2 (ja) * | 2008-09-30 | 2010-11-10 | ソニー株式会社 | トラッキングエラー信号検出装置および光ディスク装置 |
TWI420299B (zh) * | 2011-02-24 | 2013-12-21 | Sunplus Technology Co Ltd | 資料還原方法與裝置 |
TWI467923B (zh) * | 2012-01-16 | 2015-01-01 | Novatek Microelectronics Corp | 類比到數位轉換電路以及類比到數位轉換方法 |
CN103248363B (zh) * | 2012-02-03 | 2016-06-08 | 联咏科技股份有限公司 | 模拟到数字转换电路以及模拟到数字转换方法 |
US8842026B2 (en) * | 2012-12-05 | 2014-09-23 | Infineon Technologies Ag | Symbol decoder, threshold estimation and correlation systems and methods |
US10230384B2 (en) | 2016-12-09 | 2019-03-12 | Rambus Inc. | Variable resolution digital equalization |
JP7243485B2 (ja) * | 2019-06-27 | 2023-03-22 | セイコーエプソン株式会社 | 物理量検出回路、物理量センサー、電子機器、移動体及び物理量センサーの故障診断方法 |
JP2021150675A (ja) * | 2020-03-16 | 2021-09-27 | キオクシア株式会社 | 半導体集積回路及び受信装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0765503A (ja) * | 1993-08-25 | 1995-03-10 | Sharp Corp | 情報再生装置におけるアナログ/ディジタル変換回路 |
JPH0883403A (ja) | 1994-09-12 | 1996-03-26 | Toshiba Corp | データ記録再生装置及びそのデータ再生方法 |
JPH08255303A (ja) * | 1995-03-20 | 1996-10-01 | Fujitsu Ltd | アナログ信号の波形整形回路 |
US5744993A (en) | 1995-09-27 | 1998-04-28 | Lucent Technologies, Inc. | Read channel for at least partially offsetting nonlinear signal effects associated with the use of magneto-resistive heads |
US6104682A (en) * | 1998-07-23 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Disk apparatus having a data reproducing system using a digital PLL |
US6798725B1 (en) * | 1998-10-27 | 2004-09-28 | Matsushita Electric Industrial Co., Ltd. | Wave-shaping apparatus and reproduction signal processing apparatus including the same |
US6275458B1 (en) * | 1999-02-18 | 2001-08-14 | Terrence L. Wong | Method and apparatus for reading and writing a multi-level signal from an optical disc |
-
2001
- 2001-04-17 JP JP2001117967A patent/JP3750555B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-16 EP EP02290947A patent/EP1251507A3/en not_active Withdrawn
- 2002-04-16 US US10/122,329 patent/US6693863B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009266354A (ja) * | 2008-04-30 | 2009-11-12 | Sony Corp | レベル制御装置および情報記録再生装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1251507A3 (en) | 2010-03-17 |
JP3750555B2 (ja) | 2006-03-01 |
US6693863B2 (en) | 2004-02-17 |
EP1251507A2 (en) | 2002-10-23 |
US20020172112A1 (en) | 2002-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3750555B2 (ja) | アシンメトリ補正回路およびそれを用いた情報再生装置 | |
US7286312B1 (en) | DC-offset compensation loops for magnetic recording system | |
US5459679A (en) | Real-time DC offset control and associated method | |
US5418660A (en) | Information processing apparatus for processing reproduction signal having nonlinear characteristics | |
US6236343B1 (en) | Loop latency compensated PLL filter | |
EP0967602B1 (en) | A temperature/voltage compensation circuit | |
US7215631B2 (en) | Signal processing device and signal processing method | |
KR100216890B1 (ko) | 복호회로 및 재생장치 | |
WO2005071680A1 (ja) | 信号処理装置、及び信号処理方法 | |
JPH08163181A (ja) | 情報再生回路 | |
US6922384B2 (en) | Information reproducing apparatus | |
JP2004326952A (ja) | 情報記憶再生装置 | |
US5546245A (en) | Data storage apparatus with an A/D converter having a reference voltage control based upon a signal before and after discrimination | |
JP3411711B2 (ja) | ディジタルデータ再生装置 | |
JP3052523B2 (ja) | 再生波形の非線形補正a/d変換方法及び装置 | |
US6278749B1 (en) | Data detector and method for detecting data | |
JPH0883403A (ja) | データ記録再生装置及びそのデータ再生方法 | |
JPH07296524A (ja) | デイジタルデータ再生装置 | |
JP2776406B2 (ja) | 再生デジタルデータのad変換装置 | |
JPH0982029A (ja) | 信号処理装置 | |
JPH0993127A (ja) | 信号処理回路 | |
JPH08321140A (ja) | 再生信号処理装置およびその位相同期回路 | |
JP2010146647A (ja) | コンパレータおよび光ディスク記録再生装置 | |
JPH07169192A (ja) | 2値化回路 | |
JPH09265603A (ja) | 磁気記録再生装置およびその装置に適用される信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |