JP2021150675A - 半導体集積回路及び受信装置 - Google Patents

Abstract

【課題】カップリングコンデンサを経由後の信号経路における直流電圧レベルのばらつきを抑制する。【解決手段】半導体集積回路は、カップリングコンデンサより後段の信号経路上の入力信号に含まれる所定の周波数帯域の信号成分を増幅する等化回路と、等化回路の出力信号をデジタル信号に変換するサンプラ回路と、デジタル信号に含まれる二値の出現頻度に基づいて信号を出力する検出回路と、検出回路の出力信号が第１のレベルを示す場合、カップリングコンデンサより後段の信号経路上の直流電圧レベルのずれを補償する補償回路と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体集積回路及び受信装置に関する。

スマートフォンやパソコン等の電子機器で取り扱うデータ量は年々増えており、大量のデータを高速かつ低消費電力で伝送する回路技術が求められている。高速伝送回路では、ノイズを削減するために差動信号を送受することが多い。また、差動信号を伝送する信号経路上に、カップリングコンデンサを挿入して、直流電圧成分を遮断した状態で信号伝送を行う場合がある。

差動信号が伝送される信号経路上にカップリングコンデンサを挿入すると、カップリングコンデンサを経由後の信号経路の直流電圧レベルが変動するおそれがある。例えば、差動信号に含まれるデータ値０とデータ値１の数が同じである場合と、データ値０よりもデータ値１の数の方が多い場合と、データ値１よりもデータ値０の数の方が多い場合とでは、直流電圧レベルがそれぞれ相違するおそれがある。

このため、カップリングコンデンサを経由した差動信号を例えば等化器に入力すると、差動信号の直流電圧レベルが変動することから、等化器で正常な等化処理が行えなくなり、等化器の出力信号の振幅が本来の想定振幅よりも小さくなったり、大きくなったりし、等化器の動作が不安定になる。

特開２０１９−３３４７６公報 特開２０１９−１６９８２７公報

そこで、本発明の実施形態では、カップリングコンデンサを経由後の信号経路における直流電圧レベルのばらつきを抑制できる半導体集積回路及び受信装置を提供するものである。

上記の課題を解決するために、本発明の実施形態によれば、カップリングコンデンサより後段の信号経路上の入力信号に含まれる所定の周波数帯域の信号成分を増幅する等化回路と、
前記等化回路の出力信号をデジタル信号に変換するサンプラ回路と、
前記デジタル信号に含まれる二値の出現頻度に基づいて信号を出力する検出回路と、
前記検出回路の出力信号が第１のレベルを示す場合、前記カップリングコンデンサより後段の信号経路上の直流電圧レベルのずれを補償する補償回路と、を備える、半導体集積回路が提供される。

第１の実施形態による半導体集積回路を備えた受信装置の概略構成を示すブロック図。 等化器の内部構成の一例を示す回路図。 等化器の特性を示すグラフ。 第２の実施形態による半導体集積回路の概略構成を示すブロック図。 半導体集積回路のシミュレーション結果を示す電圧波形図。 半導体集積回路のシミュレーション結果のヒストグラムを示す図。 第３の実施形態による半導体集積回路の概略構成を示すブロック図。 第４の実施形態による半導体集積回路の概略構成を示すブロック図。

以下、図面を参照して、半導体集積回路及び受信装置の実施形態について説明する。以下では、半導体集積回路及び受信装置の主要な構成部分を中心に説明するが、半導体集積回路及び受信装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

（第１の実施形態）
図１は第１の実施形態による半導体集積回路１を備えた受信装置２の概略構成を示すブロック図である。図１の受信装置２は、差動信号を高速で受信できることを特徴としている。図１の受信装置２は、例えば、パッケージに封入され、又はプリント基板上に実装することができる。

図１の受信装置２は、第１入力端子Ｔin1及び第２入力端子Ｔin2と、第１カップリングコンデンサＣ１及び第２カップリングコンデンサＣ２と、半導体集積回路１と、デコーダ３とを備えている。第１カップリングコンデンサＣ１及び第２カップリングコンデンサＣ２は、半導体集積回路１に外付けしてもよいし、半導体集積回路１に内蔵してもよい。半導体集積回路１とデコーダ３は、パッケージに封入された一つの半導体チップに配置されてもよい。

第１入力端子Ｔin1及び第２入力端子Ｔin2には、差動入力信号RXDP、RXDNがそれぞれ入力される。ここで、差動入力信号とは、位相が互いに反転した信号である。入力信号を差動で伝送することで、信号波形に重畳される同相ノイズを相殺できる。また、差動入力信号は、低振幅で信号伝送ができることから、消費電力の削減が図れる。

第１カップリングコンデンサＣ１は、第１入力端子Ｔin1と半導体集積回路１とを接続する第１信号経路ＳＬ１上に配置されている。第２カップリングコンデンサＣ２は、第２入力端子Ｔin2と半導体集積回路１とを接続する第２信号経路ＳＬ２上に配置されている。

半導体集積回路１は、後述するように、差動入力信号を、クロック信号に同期したデジタル信号に変換して出力する。半導体集積回路１から出力されたデジタル信号はデコーダ３に入力される。受信装置２で受信される差動入力信号は、所定のエンコード形式でエンコードされたデータに応じたアナログ信号を含んでいる。このため、デコーダ３は、入力されたデジタル信号に対して、エンコード形式に対応したデコード形式でデコード処理を行って、エンコード前のデータを復元する。

半導体集積回路１は、等化器１１と、サンプラ１２と、検出器１３と、補償器１４とを回路として備えている。半導体集積回路１内の各部は、一つ又は複数の半導体基板上に配置されて互いに接続されている。

等化器１１は、カップリングコンデンサより後段の信号経路上の差動入力信号に含まれる所定の周波数帯域の信号成分を増幅する。通常のアンプは、高周波帯域ほど、ゲインが落ちる傾向にある。等化器１１は、所定の周波数帯域の信号成分をより大きく増幅するため、信号減衰が生じない周波数範囲を広げることができる。このように、等化器１１は、バンドバスフィルタとして機能する。本実施形態による等化器１１の一具体例は、第１カップリングコンデンサＣ１及び第２カップリングコンデンサＣ２を経由後の第１信号経路ＳＬ１及び第２信号経路ＳＬ２上の差動入力信号に含まれる所定の周波数帯域の信号成分を線形に増幅するＣＴＬＥ（Continuous Time Linear Equalizer）である。

サンプラ１２は、等化器１１の出力信号をデジタル信号に変換する。より詳細には、サンプラ１２は、等化器１１の差動出力信号から抽出されたクロック信号に同期させて、差動入力信号に含まれるデータに応じたデジタル信号を出力する。サンプラ１２は、等化器１１から出力された差動出力信号に基づいて基準電圧レベルを検出し、差動出力信号が基準電圧レベルから所定の閾値電圧以上高ければ１、所定の閾値電圧未満であれば０として、デジタル信号を生成する。

検出器１３は、デジタル信号に含まれる二値の出現頻度に基づいて信号を出力する。より具体的には、検出器１３は、デジタル信号に含まれる二値のバランスが取れているか否かを示すアナログ信号ＳＬ３を、補償器１４に出力する。アナログ信号の信号振幅により、バランスの取れ具合が表現される。二値のバランスが取れているか否かを示す信号とは、デジタル信号中の０と１の数の差異がどの程度かを示す信号である。デジタル信号中の０の数と１の数に大きな違いがあることは、差動入力信号中のデータ値０の数と１の数にも大きな違いがあることを示している。この場合は、第１信号経路ＳＬ１と第２信号経路ＳＬ２上の差動入力信号の直流電圧レベルが所望の基準電圧レベルから大きく相違していることが考えられる。そこで本実施形態では、検出器１３と補償器１４を設ける。等化器１１は、差動入力信号の所定の周波数帯域の信号成分と共に直流電圧レベルを増幅する処理を行うため、直流電圧レベルが変動すると、正常に等化処理を行えなくなり、等化器１１の出力信号の振幅が想定値より小さくなったり、大きくなったりするおそれがある。

補償器１４は、検出器１３の出力信号が第１のレベルを示す場合、第１カップリングコンデンサＣ１及び第２カップリングコンデンサＣ２より後段の第１信号経路ＳＬ１及び第２信号経路ＳＬ２上の直流電圧レベルのずれを補償する。直流電圧レベルのずれとは、デジタル信号中の０と１の数が等しい場合の第１信号経路ＳＬ１及び第２信号経路ＳＬ２上の差動入力信号の基準電圧レベルに対するずれである。第１入力端子Ｔin1及び第２入力端子Ｔin2に入力される差動入力信号RXDP、RXDNは、基本的にはデジタル信号中の０と１の数が等しくなるように所定のエンコード形式でエンコードされている。

図１では、補償器１４が配置される可能性のある３箇所を破線ブロックで示している。図示のように、補償器１４は、例えば、第１信号経路ＳＬ１及び第２信号経路ＳＬ２に接続される場合と、等化器１１の内部に設けられる場合と、等化器１１の出力ノードOUTP、OUTNに接続される場合とがあり、少なくとも一つに設ければよい。なお、図１は、補償器１４の配置場所の一例であり、図１に示した以外の場所に補償器１４を設けることも考えられる。例えば、後述するように、等化器１１の出力信号のＤＣオフセットキャンセラに補償器１４の機能を持たせることもありうる。いずれの場合も、補償器１４により、第１カップリングコンデンサＣ１及び第２カップリングコンデンサＣ２を経由後の信号経路上の直流電圧レベルのずれを補償することができる。

補償器１４を第１信号経路ＳＬ１及び第２信号経路ＳＬ２に接続する場合、検出器１３の出力信号に基づいて、第１カップリングコンデンサＣ１及び第２カップリングコンデンサＣ２の充放電を制御することにより、第１信号経路ＳＬ１と第２信号経路ＳＬ２の直流電圧レベルを調整する。

図２は補償器１４を内蔵する等化器１１の内部構成の一例を示す回路図である。図２の等化器１１は、ＮＭＯＳトランジスタＱ１〜Ｑ４と、抵抗Ｒ１〜Ｒ３と、キャパシタＣ４〜Ｃ６とを有する。図２の構成のうち、トランジスタＱ２とＱ４は、補償器１４の主要部として機能する。

トランジスタＱ１，Ｑ２は、第２出力ノードOUTNと接地ノードVSSの間にカスコード接続されている。トランジスタＱ３，Ｑ４は、第１出力ノードOUTPと接地ノードの間にカスコード接続されている。抵抗Ｒ１は、電源電圧ノードＶＤＤと第２出力ノードOUTNの間に接続されている。抵抗Ｒ２は、電源電圧ノードＶＤＤと第１出力ノードOUTPの間に接続されている。トランジスタＱ１のソース（トランジスタＱ２のドレイン）とトランジスタＱ３のソース（トランジスタＱ４のドレイン）との間には、キャパシタＣ４と抵抗Ｒ３が並列に接続されている。トランジスタＱ１のゲートは第１信号経路ＳＬ１に接続され、トランジスタＱ３のゲートは第２信号経路ＳＬ２に接続されている。

共に補償器１４として機能するトランジスタＱ２のゲートとトランジスタＱ４のゲートには、例えば検出器１３の出力信号ＳＬ３が入力される。トランジスタＱ２とトランジスタＱ４は、検出器１３の出力信号ＳＬ３に応じて、ドレイン−ソース間電流量を調整することができる。これにより、第１出力ノードOUTPと第２出力ノードOUTNの直流電圧レベルを調整することができる。

図３は等化器１１の特性を示すグラフである。図３の波形ｇ１は、第１信号経路ＳＬ１及び第２信号経路ＳＬ２の伝送特性を示している。波形ｇ１に示すように、差動入力信号は、第１信号経路ＳＬ１及び第２信号経路ＳＬ２上を通過することにより、高周波成分が失われる。

図３の波形ｇ２は、等化器１１の等化特性を示すグラフである。等化器１１は、高周波数側の所定の周波数帯域の利得を高くする等化特性を有する。これにより、所定の周波数帯域では、利得が線形に増大する。

図３の波形ｇ３は、波形ｇ１とｇ２の合成特性であり、等化器１１の出力信号の特性を示している。図示のように、差動入力信号が第１信号経路ＳＬ１及び第２信号経路ＳＬ２を通過することによって生じる高周波成分の信号損失を、等化器１１の等化特性によって補償するため、結果として、波形ｇ３に示すように、高周波側の遮断周波数をより伸ばすことができ、より高い周波数帯域の信号まで利得を持たせることができる。

このように、第１の実施形態では、差動入力信号の信号経路上に第１カップリングコンデンサＣ１及び第２カップリングコンデンサＣ２が配置された場合、第１カップリングコンデンサＣ１から等化器１１の第１入力ノードまでの第１信号経路ＳＬ１及び第２カップリングコンデンサＣ２から等化器１１の第２入力ノードまでの第２信号経路ＳＬ２における入力信号の直流電圧レベルが変動することを抑制することができる。すなわち、第１の実施形態は、検出器１３と補償器１４を設けて、第１信号経路ＳＬ１と第２信号経路ＳＬ２上の差動入力信号の直流電圧レベルを補償する。より具体的には、差動入力信号に含まれるデータ値０と１の数に差異があるときに、第１信号経路ＳＬ１と第２信号経路ＳＬ２上の差動入力信号の直流電圧レベルが変動するため、検出器１３にてデジタル信号に含まれる二値の数のバランスを検出して、その検出結果に基づいて、補償器１４にて第１信号経路ＳＬ１と第２信号経路ＳＬ２上の差動入力信号の直流電圧レベルのずれを補償する。これにより、第１カップリングコンデンサＣ１及び第２カップリングコンデンサＣ２により直流成分をカットした回路構成を有し、かつデータ値０と１の数にばらつきがある差動入力信号を受信する場合でも、等化器１１の出力を安定化させることができる。

なお、図１では、差動入力信号に対して等化器１１で等化処理を行った後にサンプラ１２でデジタル信号を生成する例を示した。しかし、差動信号でなく単一入力信号に対して等化器１１で等化処理を行った後にサンプラ１２でデジタル信号を生成してもよい。以下の各実施形態でも同様である。

（第２の実施形態）
第２の実施形態は、第１の実施形態をより具体化したものであり、補償器１４が第１信号経路ＳＬ１及び第２信号経路ＳＬ２に接続される例を示している。

図４は第２の実施形態による半導体集積回路１ａの概略構成を示すブロック図である。図４の半導体集積回路１ａは、検出器１３として移動平均検出器１３ａを有し、補償器１４としてバイアス回路１４ａを有する。

移動平均検出器１３ａは、デジタル信号に含まれる０と１の数の移動平均を表す信号を検出して出力する。移動平均を取ることで、時系列データを平滑化することができる。具体的には、時刻ｔ１の直近のｎ個の時系列データを平均化した値を時刻ｔ１のデータとし、次の時刻ｔ２でも、同様の手法で直近のｎ個の時系列データを平均化した値を時刻ｔ２のデータとし、以後、同様の処理を単位時刻ごとに繰り返すことにより、移動平均が得られる。移動平均検出器１３ａの出力信号は、各時刻での時系列データを平滑化したデータになる。このデータは、直近のｎ個の時系列データを反映したものであり、ノイズ等による一時的なデータ変動の影響を回避でき、期間ごとの時系列データの特徴を反映したデータになる。

バイアス回路１４ａは、移動平均検出器１３ａの出力信号に基づいて、第１カップリングコンデンサＣ１の充放電電流を調整可能な第１電流源１４ｂと、第２カップリングコンデンサＣ２の充放電電流を調整可能な第２電流源１４ｃとを有する。移動平均検出器１３ａの出力信号に基づいて、第１電流源１４ｂ及び第２電流源１４ｃを流れる電流を調整することにより、第１信号経路ＳＬ１と第２信号経路ＳＬ２上の差動入力信号の直流電圧レベルを本来のレベルに近づけることができる。よって、等化器１１の動作を安定化させることができる。

図５及び図６は、データ値０と１の数が時間に応じてランダムに変動する差動入力信号を図４の半導体集積回路１ａに入力した場合の半導体集積回路１ａのシミュレーション結果を示す図である。図５の横軸は時間［μｓ］、縦軸は電圧［ｍＶ］である。図６の横軸は電圧［ｍＶ］、縦軸はサンプル数である。

図５（ａ）の波形ｗ１はデジタル信号に含まれる０と１の数の差異を表す電圧信号であり、ランニング・ディスパリティ（Running Disparity）とも呼ばれる。波形ｗ１からわかるように、差動入力信号に含まれるデータ値０と１の数は、一様ではなく、時間によりランダムに変動していることがわかる。波形ｗ１は、例えば、電圧［ｍＶ］が、大なら１が多く小なら０が多いことを示す。

図５（ｂ）の波形ｗ２は移動平均検出器１３ａの出力信号を示す電圧信号である。図５（ｃ）の太線波形ｗ３は、移動平均検出器１３ａとバイアス回路１４ａを用いて第１カップリングコンデンサＣ１と第２カップリングコンデンサＣ２の充放電電流を調整した場合の第１信号経路ＳＬ１と第２信号経路ＳＬ２の直流電圧レベルである。すなわち、波形ｗ３は、本実施形態にかかる構成の特性を示している。図５（ｃ）の細線波形ｗ４は、移動平均検出器１３ａとバイアス回路１４ａを設けない場合の第１信号経路ＳＬ１と第２信号経路ＳＬ２の直流電圧レベルである。すなわち、波形ｗ４は、本実施形態に対する比較例にかかる構成の特性を示している。波形ｗ３とｗ４を比較すればわかるように、移動平均検出器１３ａとバイアス回路１４ａを設けて第１カップリングコンデンサＣ１と第２カップリングコンデンサＣ２の充放電電流を調整することにより、第１信号経路ＳＬ１と第２信号経路ＳＬ２の直流電圧レベルの変動を抑制することができる。

図６のｗ５は、移動平均検出器１３ａとバイアス回路１４ａを用いて第１カップリングコンデンサＣ１と第２カップリングコンデンサＣ２の充放電電流を調整した場合の第１信号経路ＳＬ１と第２信号経路ＳＬ２の直流電圧レベルのばらつき具合を示すヒストグラムである。図６のｗ６は、移動平均検出器１３ａとバイアス回路１４ａを設けない場合の第１信号経路ＳＬ１と第２信号経路ＳＬ２の直流電圧レベルのばらつき具合を示すヒストグラムである。ヒストグラムｗ５の方が、ヒストグラムｗ６よりも、ばらつきが少なくなっており、第１信号経路ＳＬ１と第２信号経路ＳＬ２の直流電圧レベルの変動を抑制できていることがわかる。

このように、第２の実施形態では、移動平均検出器１３ａにより、サンプラ１２から出力されたデジタル信号に含まれる０と１の数の移動平均を検出する。そして、検出された移動平均に基づいて、第１カップリングコンデンサＣ１と第２カップリングコンデンサＣ２の充放電電流を制御するため、第１信号経路ＳＬ１と第２信号経路ＳＬ２上の差動入力信号の直流電圧レベルのばらつきを抑制できる。

（第３の実施形態）
第３の実施形態は、移動平均検出器１３ａの出力信号に基づいて、等化器１１ａの内部の直流電圧レベルを調整するものである。図７は、補償器１４が等化器１１ａに内蔵される例を示している。

図７は第３の実施形態による半導体集積回路１ｂの概略構成を示すブロック図である。図７の半導体集積回路１ｂは、検出器１３として第２の実施形態と同様に移動平均検出器１３ｂを備えている。しかし、移動平均検出器１３ｂの出力信号が等化器１１ａに入力される点で第２実施形態とは異なる。図７の半導体集積回路１ｂでは、移動平均検出器１３ｂの出力信号を、等化器１１ａに入力している。等化器１１ａの内部構成は、例えば図２に示したものと同様である。より具体的には、図２に示したように、移動平均検出器１３ａの出力信号ＳＬ３は、トランジスタＱ２，Ｑ４のゲートに入力される。トランジスタＱ２，Ｑ４は、移動平均検出器１３ｂの出力信号に応じて、ドレイン−ソース間電流を調整する。これにより、トランジスタＱ１，Ｑ３のドレインに接続された第１出力ノードOUTP及び第２出力ノードOUTNから出力される差動出力信号の直流電圧レベルが調整される。

このように、第３の実施形態では、デジタル信号の０と１の数の移動平均に基づいて、等化器１１ａの内部の直流電圧レベルを調整するため、等化器１１ａから出力される差動出力信号の直流電圧レベルを所望のレベルに近づけることができる。

（第４の実施形態）
第４の実施形態は、移動平均検出器１３ａで検出された移動平均により、等化器１１から出力された差動出力信号のオフセット電圧を調整するものである。

図８は第４の実施形態による半導体集積回路１ｃの概略構成を示すブロック図である。図８の半導体集積回路１ｃは、検出器１３として第２，第３の実施形態と同様の移動平均検出器１３ｃを備え、補償器１４としてＤＣオフセットキャンセラ（オフセット調整回路）１４ｄを備えている。

ＤＣオフセットキャンセラ１４ｄは、等化器１１から出力される差動出力信号のオフセット電圧をキャンセルするために設けられている。本実施形態におけるＤＣオフセットキャンセラ１４ｄは、移動平均検出器１３ｃで検出された移動平均に応じて、差動出力信号のオフセット電圧の調整を行う。すなわち、本実施形態におけるＤＣオフセットキャンセラ１４ｄは、差動出力信号のオフセット電圧をキャンセルするだめだけではなく、デジタル信号の０と１の数の移動平均に応じて、適応的に差動出力信号にオフセット電圧を付加する。これは、等化器１１に入力される第１信号経路ＳＬ１と第２信号経路ＳＬ２上の差動入力信号の直流電圧レベルが理想的なレベルからずれていることにより差動出力信号にオフセット電圧が発生した場合に、このオフセット電圧を減少させるために、等化器１１から出力される差動出力信号のオフセット電圧を調整する。

このように、第４の実施形態では、サンプラ１２から出力されたデジタル信号の０と１の数の移動平均に応じて、等化器１１から出力される差動出力信号のオフセット電圧を調整する。これにより、等化器１１に入力される差動入力信号の直流電圧レベルがずれた分を、オフセット電圧で調整できる。本実施形態では、差動出力信号のオフセット電圧をキャンセルするためのＤＣオフセットキャンセラ１４ｄを流用して、差動出力信号のオフセット電圧を調整するため、簡易な構成で差動入力信号の直流電圧レベルのずれを補償できる。

本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１、１ａ、１ｂ、１ｃ 半導体集積回路、２ 受信装置、３ デコーダ、１４ａ バイアス回路、４ｂ 第１電流源、４ｃ 第２電流源、１１、１１ａ 等化器、１２ サンプラ、１３ 検出器、１３ａ、１３ｂ、１３ｃ 移動平均検出器、１４ 補償器、１４ａ バイアス回路、１４ｂ 第１電流源、１４ｃ 第２電流源、１４ｄ ＤＣオフセットキャンセラ、Ｃ１ 第１カップリングコンデンサ、Ｃ２ 第２カップリングコンデンサ

Claims (12)

1. カップリングコンデンサより後段の信号経路上の入力信号に含まれる所定の周波数帯域の信号成分を増幅する等化回路と、
   前記等化回路の出力信号をデジタル信号に変換するサンプラ回路と、
   前記デジタル信号に含まれる二値の出現頻度に基づいて信号を出力する検出回路と、
   前記検出回路の出力信号が第1のレベルを示す場合、前記カップリングコンデンサより後段の信号経路上の直流電圧レベルのずれを補償する補償回路と、を備える、半導体集積回路。
2. 前記検出回路は、前記デジタル信号に含まれる０と１の数の差を表す信号を出力する、請求項１に記載の半導体集積回路。
3. 前記検出回路は、前記デジタル信号に含まれる０と１の数の移動平均を表す信号を出力する、請求項２に記載の半導体集積回路。
4. 前記補償回路は、前記検出回路の出力信号に基づいて、前記カップリングコンデンサより後段の信号経路上の直流電圧レベルを調整する、請求項１乃至３のいずれか一項に記載の半導体集積回路。
5. 前記補償回路は、前記検出回路の出力信号に基づいて、前記カップリングコンデンサの充電又は放電電流を制御するバイアス回路を有する、請求項４に記載の半導体集積回路。
6. 差動入力信号が入力される第１入力端子及び第２入力端子を備え、
   前記カップリングコンデンサは、
   前記第１入力端子に接続される第１信号経路上に配置される第１カップリングコンデンサと、
   前記第２入力端子に接続される第２信号経路上に配置される第２カップリングコンデンサと、を有し、
   前記等化回路は、
   前記第１信号経路に接続される第１入力ノードと、
   前記第２信号経路に接続される第２入力ノードと、
   前記差動入力信号を増幅した差動出力信号を出力する第１出力ノード及び第２出力ノードと、を有し、
   前記サンプラ回路は、前記差動出力信号に含まれるクロック信号に同期させて、前記差動出力信号に含まれるデータに応じたデジタル信号を出力し、
   前記補償回路は、前記検出回路の出力信号に基づいて、前記第１信号経路における前記第１カップリングコンデンサと前記第１入力ノードとの間の経路の直流電圧レベルと、前記第２信号経路における前記第２カップリングコンデンサと前記第２入力ノードとの間の経路の直流電圧レベルとを調整する、請求項４又は５に記載の半導体集積回路。
7. 前記等化回路は、前記等化回路の出力信号の直流電圧レベルを調整する調整ノードを有し、
   前記検出回路の出力信号は、前記調整ノードに入力される、請求項１乃至３のいずれか一項に記載の半導体集積回路。
8. 差動入力信号が入力される第１入力端子及び第２入力端子を備え、
   前記カップリングコンデンサは、
   前記第１入力端子に接続される第１信号経路上に配置される第１カップリングコンデンサと、
   前記第２入力端子に接続される第２信号経路上に配置される第２カップリングコンデンサと、を有し、
   前記等化回路は、
   前記第１信号経路に接続される第１入力ノードと、
   前記第２信号経路に接続される第２入力ノードと、
   前記差動入力信号を増幅した差動出力信号を出力する第１出力ノード及び第２出力ノードと、
   前記差動出力信号の直流電圧レベルを調整する調整ノードと、を有し、
   前記サンプラ回路は、前記差動出力信号に含まれるクロック信号に同期させて、前記差動出力信号に含まれるデータに応じたデジタル信号を出力し、
   前記検出回路の出力信号は、前記調整ノードに入力される、請求項７に記載の半導体集積回路。
9. 差動入力信号が入力される第１入力端子及び第２入力端子を備え、
   前記カップリングコンデンサは、
   前記第１入力端子に接続される第１信号経路上に配置される第１カップリングコンデンサと、
   前記第２入力端子に接続される第２信号経路上に配置される第２カップリングコンデンサと、を有し、
   前記等化回路は、
   前記第１信号経路に接続される第１入力ノードと、
   前記第２信号経路に接続される第２入力ノードと、
   前記差動入力信号を増幅した差動出力信号を出力する第１出力ノード及び第２出力ノードと、を有し、
   前記補償回路は、前記検出回路の出力信号に基づいて、前記差動出力信号のオフセット電圧を調整するオフセット調整回路を有する、請求項１乃至３のいずれか一項に記載の半導体集積回路。
10. 前記オフセット調整回路は、前記等化回路から出力される前記差動出力信号のオフセット電圧をキャンセルするようにオフセット電圧を調整する第１の調整動作と、前記検出回路の出力信号に基づいて前記差動出力信号のオフセット電圧を調整する第２の調整動作とを行う、請求項９に記載の半導体集積回路。
11. 前記等化回路は、前記カップリングコンデンサを経由後の信号経路上の入力信号に含まれる前記所定の周波数帯域の信号成分を線形に増幅するＣＴＬＥ（Continuous Time Linear Equalizer）回路を有する、請求項１乃至１０のいずれか一項に記載の半導体集積回路。
12. 受信信号の信号経路上に配置されるカップリングコンデンサと、
    前記カップリングコンデンサより後段の信号経路上の受信信号に含まれる所定の周波数帯域の信号成分を増幅する等化回路と、
    前記等化回路の出力信号をデジタル信号に変換するサンプラ回路と、
    前記デジタル信号に基づいてデコード処理を行うデコーダ回路と、
    前記デジタル信号に含まれる二値の数のバランスが取れているか否かを示す信号を出力する検出回路と、
    前記検出回路の出力信号に基づいて、前記カップリングコンデンサより後段の信号経路上の直流電圧レベルのずれを補償する補償回路と、を備える、受信装置。

Images