KR100737074B1 - 차동 출력 구동기를 위한 크로스오버 전압 락 장치, 방법및 시스템 - Google Patents

차동 출력 구동기를 위한 크로스오버 전압 락 장치, 방법및 시스템 Download PDF

Info

Publication number
KR100737074B1
KR100737074B1 KR1020057025252A KR20057025252A KR100737074B1 KR 100737074 B1 KR100737074 B1 KR 100737074B1 KR 1020057025252 A KR1020057025252 A KR 1020057025252A KR 20057025252 A KR20057025252 A KR 20057025252A KR 100737074 B1 KR100737074 B1 KR 100737074B1
Authority
KR
South Korea
Prior art keywords
voltage
crossover
output
differential
pull
Prior art date
Application number
KR1020057025252A
Other languages
English (en)
Other versions
KR20060029637A (ko
Inventor
제임스 패터슨
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20060029637A publication Critical patent/KR20060029637A/ko
Application granted granted Critical
Publication of KR100737074B1 publication Critical patent/KR100737074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

입력 전압에 응답하여 단일 종단형 출력 전압을 제공하는 제 1 차동 출력 구동기와, 입력 전압에 응답하여 단일 종단형 출력 전압을 제공하는 제 2 차동 출력 구동기를 포함하는데, 여기서 제 1 및 제 2 출력 전압은 양 및 음의 입력 전압의 대표값에 해당하는 장치. 또한, 장치는 제 1 및 상기 제 2 출력 전압을 모니터하고 바이어스 전압을 제 1 및 상기 제 2 출력 구동기 중의 적어도 하나에 인가하여, 입력 전압이 제 1 레벨로부터 제 2 레벨로 변화할 때 제 1 및 제 2 출력 전압이 크로스오버되는 포인트를 변화시키는 피드백 회로를 포함한다.

Description

차동 출력 구동기를 위한 크로스오버 전압 락 장치, 방법 및 시스템{CROSS-OVER VOLTAGE LOCK FOR DIFFERENTIAL OUTPUT DRIVERS}
여러 타입의 유선 기반의 통신 네트워크는 전자 디바이스 사이의 통신을 제공하기 위해 존재한다. 이러한 네트워크의 다수는 네트워크를 통해 데이터의 차동값을 전송한다. 차동 네트워크는 양 및 음의 컨덕터를 가지는 전송 케이블을 사용하며, 데이터의 양 및 반전된 값이 컨덕터에 전송된다. 차동 신호는 단일 종단형(single ended) 신호보다 더 낮은 전압 스윙 궤적을 그리므로, 차동 신호는 보다 빠른 데이터 전송 속도를 가능하게 해 주는 장점이 있다. 또한, 데이터는 차동 신호 버스 내의 노이즈에 영향을 적게 받는데, 이는 전송 케이블 상에 픽업된 커먼모드(common mode) 신호 노이즈가 케이블의 양 및 음의 컨덕터 사이의 차만을 감지함으로써 상쇄가능하기 때문이다.
차동 신호 유선 기반 네트워크의 중요 파라미터 중의 하나는 신호 전송기의 차동 크로스오버(differential cross-over) 전압이다. 차동 크로스오버 전압은 양의 신호 전송기의 출력에서의 전압이 음의 신호 전송기의 출력에서의 전압과 크로싱 오버하는 포인트이다. 파워 서플라이 노이즈, 전자파 방해(EMI), 또는 신호 링잉(singal ringing)으로부터의 통신 에러를 최소화하기 위하여, 크로스오버 전압은 출력의 최대 및 최소값 사이의 등거리 포인트이어야 한다. 이 포인트는 종종 미드레일(mid-rail)로 일컬어진다.
만약 네트워크가 유선 기반 시리얼 네트워크(wire based serial network)라면, 트랜시버(transceiver)는 동일 전송 케이블 상에서 신호를 전송하고 수신하는 데에 사용된다. 유선 기반 아날로그 트랜시버의 전송기는 일반적으로 오픈 루프(open-loop) 차동 구동기로 설계된다. 구동기는 자신의 출력을 제어하기 위하여 피드백 메커니즘을 도입하고 있지 않다는 점에서 오픈 루프이다. 이러한 전송기는 전송기 출력 상에 노미널 프로세스 스큐(nominal process skew) 및 노미널 로딩(nominal loading)이라는 조건하에 크로스오버 전압을 최적의 미드레일로 튜닝함으로써 설계된다. 튜닝의 문제점은 전송기가 실리콘 내에서 구현되면 크로스오버 전압이 바람직하지 못한 프로세스 변화나 비대칭적 기생 오프-칩 로딩에 기인하여 최적의 미드레일 값으로부터 이탈할 수 있다는 것이다. 크로스오버 전압의 미드레일 전압 값으로부터의 이탈은 전송기의 반도체 제조에 있어서 낮은 생산율을 야기할 수 있다. 마스크 이터레이션(mask iteration)이 논노미널(non-nominal) 상태를 고려하여 크로스오버 전압을 미드레일 값으로 재튜닝하기 위해 필요할 수 있다.
필요한 것은 셀프 조정 크로스오버 전압을 가지는 차동 전송기이다.
이하의 여러 도면에 걸쳐 같은 부분에 대해서는 같은 참조번호를 사용한다.
도 1은 크로스오버 락 피드백 회로의 실시예에 있어서 시리얼 버스 트랜시버 의 도시이다.
도 2a는 약한 풀업 회로(weak pull-up circuit)를 가지는 트랜시버의 출력 변이를 나타낸 그래프이다.
도 2b는 약한 풀업 회로에 의한 수신기 출력의 변이의 비대칭성을 보여주는 그래프이다.
도 3a는 약한 풀다운 회로(weak pull-down circuit)를 가지는 트랜시버의 출력 변이를 나타낸 그래프이다.
도 3b는 약한 풀다운 회로에 의해 수신기 출력의 변이의 비대칭성을 나타내는 그래프이다.
도 4는 차동 트랜시버를 위한 단일 종단형 구동기를 도시한다.
도 5는 크로스오버 락 피드백 회로에 사용되는 스위칭 네트워크의 일 실시예를 도시한다.
도 6은 크로스오버 락 피드백 회로에 사용되는 스위칭 네트워크의 다른 실시예를 도시한다.
도 7a-c는 약한 풀업에 대한 보정을 위한 크로스오버 락 피드백 회로를 도시한 그래프이다.
도 8a-c는 약한 풀다운에 대한 보정을 위한 크로스오버 락 피드백 회로(110)를 도시한 그래프이다.
도 9는 전송 케이블을 통해 통신하기 위해 차동 트랜시버를 사용하는 시스템에 대한 도시이다.
도 10은 차동 트랜시버에 대해 미드레일 크로스오버 전압을 제공하는 방법에 대한 플로우 차트이다.
다음의 상세한 설명에서는, 수반되는 도면에 참조번호가 사용되는데, 이러한 도면은 여기서 그 일부를 구성하고, 본 발명이 실시되는 특정 실시예의 예시를 통해 도시된다. 본 발명의 범위를 벗어나지 않는 내에서, 다른 실시예가 사용될 수 있고 구조적 변화도 가능함을 이해해야 한다.
이 문서는 크로스오버 전압을 실질적으로 트랜시버 전송기의 출력의 최대 및 최소 전압 사이의 등거리의 포인트에 락(lock)시키는 차동 트랜시버에 사용되는 피드백 회로를 설명한다. 이 등거리 포인트는 미드레일 포인트로 종종 언급된다.
도 1은 크로스오버 락 피드백 회로(110)를 가지는 시리얼 버스 트랜시버(100)의 일 실시예를 나타낸다. 트랜시버(100)는 프로세서가 시리얼 버스에 연결된 다른 디바이스와 통신할 수 있도록 한다. 트랜시버(100)는 양의 컨덕터(132)(D+) 및 음의 컨덕터(134)(D-)를 포함하는 전송 케이블(130)으로부터 신호를 수신하기 위한 수신기(120)를 포함한다. 수신기(120)는 차동 수신기(122), 양의 컨덕터(132)(D+)에 대한 단일 종단형 수신기(124) 및 음의 컨덕터(134)(D-)에 대한 단일 종단형 수신기(126)를 포함한다. 단일 종단형 수신기(124, 126)는 D+, D- 컨덕터(132, 134) 상에서 레일-투-레일(rail-to-rail) 변이를 검출하고, 차동 입력 상의 전압 스레숄드(threshold)가 초과될 때 트립(trip)한다. 단일형 종단 수신기 (122, 124)는 시리얼 버스 상의 아이들 모드(idle mode) 또는 웨이크업(wake-up)과 같은 이벤트를 검출하는데 사용되고, 데이터 전송 속도를 판단하는데에도 사용된다. 차동 수신기(122)는 들어오는 데이터 스트림 및 D+, D- 컨덕터(132, 134)의 크로스오버 전압에서의 출력 트립(output trips)을 검출한다.
또한, 트랜시버(100)는 신호를 전송 케이블(130)으로 전송하기 위한 송신기(140)를 포함한다. 송신기(140)는 양의 컨덕터(132)에 대한 단일 종단형 출력 구동기(142) 및 음의 컨덕터(134)에 대한 단일 종단형 구동기(144)를 포함한다. 만일 트랜시버(100)가 CMOS에서 구현되면, 출력 구동기(142, 144)가 노미널 상태에서 같은 강도를 가지는 PMOS 풀업 및 NMOS 풀다운으로 전형적으로 설계된다.
도 2a는 약한 풀업 회로를 가지는 트랜시버(100)의 출력 변이를 도시한다. 실시예에 따라, 0 볼트의 로우 레일(low rail)과 3 볼트의 하이 레일(high rail) 사이의 신호 변이가 도시된다. 로우 및 하이 레일의 다른 값도 이 실시예의 고려 대상이다. D+컨덕터(132)는 하이 레일로부터 로우 레일로 변이하는 것이 도시되어 있고, D-컨덕터(134)는 로우 레일로부터 하이 레일로 변이하는 것이 도시되어 있다. 풀업 라이즈(rise) 시간 및 풀다운 폴(fall) 시간 사이의 미스매치(mismatch)때문에, 하이-투-로우 신호 변이(212)는 로우-투-하이 신호 변이(214)보다 더 빨리 일어난다. 이러한 결과로 크로스오버 전압 포인트(216)가 미드레일 1.5 볼트가 아닌 대략 1 볼트이게 된다. 차동 수신기(122)는 높은 이득을 가지고 크로스오버 포인트에서 트립한다. 크로스오버 포인트가 로우이기 때문에, 크로스오버 포인트가 미드레일이었을때보다, 트랜시버가 로우 레일 컨덕터 상의 노이즈에 영향을 받기 쉽다.
도 2b는 약한 풀업 회로로 인해 수신기 출력(222, 224, 226)의 변이의 비대칭성을 도시하는 그래프(220)이다. 실시예에서, 차동 수신기의 출력(222)(RXD)은 양의 단일 종단형 수신기의 출력(224)(RXDP)의 양의 로직에 뒤따르며, 이는 D+컨덕터(132)의 변이에 뒤따른다. 음의 단일 종단형 수신기의 출력(226)(RXDM)은 D-컨덕터(134)에 뒤따른다. 그래프(220)는 차동 수신기의 출력(222)(RXD)이 음의 수신기의 출력(226)(RXDM) 전에 트립하는 것을 보여준다. 이상적인 경우인 미드레일 크로스오버 포인트의 경우, 단일 종단형 수신기(224, 226) 변이 포인트는 서로 일치하거나 차동 수신기(222) 출력 변이 포인트에 대해 대칭일 것이다. 반대의 경우, D+컨덕터가 로우로부터 하이로 변이할 때, 양의 수신기의 출력(224)(RXDP)은 차동 수신기의 출력(222)(RXD보다 뒤떨어진다.
도 3a는 약한 풀다운 회로를 가지는 트랜시버(100)의 출력 변이를 나타내는 그래프(310)이다. 도 2a에서와 같이, D+컨덕터(132)는 하이 레일로부터 로우 레일로의 변이를 나타내고, D-컨덕터(134)는 로우 레일로부터 하이 레일로의 변이를 나타낸다. 이때, 라이즈 및 폴 시간의 미스매치는 크로스오버 전압 포인트(316)가 미드레일인 1.5 볼트가 아닌 대략 2 볼트가 되도록 한다. 크로스오버 포인트가 하이이기 때문에, 트랜시버는 하이 레일 컨덕터 상의 노이즈에 영향을 더욱 받기 쉽다. 도 3b는 약한 풀다운 회로로 인한 수신기 출력(322, 324, 326)의 변이의 비대칭을 나타내는 그래프(320)이다. 그래프(320)는 양의 수신기의 출력(324)(RXDP) 전에 차동 수신기의 출력(322)(RXD)이 트립하는 것을 도시한다. D+컨덕터가 로우로부터 하이로 변이하는 반대의 경우, 음의 수신기의 출력(326)(RXDM)은 차동 수신기의 출력(322)(RXD)에 뒤처진다.
라이즈 및 폴 시간의 미스매치를 보정하기 위해서, 크로스오버 피드백 락 회로(110)는 바이어스 전압을 생성하여 전송기 단일 종단형 출력 구동기(142, 144) 내의 풀다운 및/또는 풀업 회로의 강도를 보정한다. 단일 종단형 출력 구동기(400)의 실시예는 도 4에 도시된다. PMOS 트랜지스터(410)의 게이트 상의 전압을 변화시키면, 출력 구동기(400)의 풀업 바이어스 회로의 전류 드라이브 강도가 변화한다. 예를 들면, 게이트의 전압이 감소되면, PMOS 트랜지스터(410)의 드라이브 강도는 증가되고, 풀업이 하이 레일(VCC)을 향해 바이어스된다. 반대로, 게이트 전압이 증가되면, PMOS 트랜지스터(410)의 드라이브 강도는 감소되고, 풀업은 하이 레일로부터 멀어지는 쪽으로 바이어스된다.
NMOS 트랜지스터(420)의 게이트 상의 전압을 변화시키면, 출력 구동기(400)의 풀다운의 바이어스가 변화한다. 예를 들면, 만약 게이트의 전압이 증가되면, NMOS 트랜지스터(420)의 드라이브 강도가 증가되고, 풀다운은 로우 레일(VSS)을 향해 바이어스된다. 역으로, 게이트 전압이 감소되면, NMOS 트랜지스터(420)의 드라이브 강도는 감소되고, 풀다운은 로우 레일으로부터 멀어지는 쪽으로 바이어스된다. 따라서, 클로즈드 루프(closed loop) 시스템은 드라이브 강도의 미스매치를 보정한 양만큼 풀업 및/또는 풀다운 바이어싱을 조정하는 게이트에 전압을 피드백함으로써 생성된다.
보정 전압을 생성하기 위해, 단일 종단형 수신기(124, 126)의 출력 스위칭 시간에 관련되는 차동 수신기(122)의 출력 스위칭 시간에 기초해 전하가 생성된다. 크로스오버 전압이 미드레일에 있으면, 스위칭은 대칭이고, 네트 전하는 생성되지 않는다. 크로스오버 전압이 미드레일에 있지 않다면, 기설정된 레벨로부터 벗어난 크로스오버 전압에 의해 비대칭적 스위칭이 일어나고 이러한 비대칭으로 인하여 출력 구동기(142, 144)에 대해 네트 전하를 생성하여 이를 보정 바이어스 전압으로 변환한다.
이러한 전하를 생성하기 위한 스위칭 네트워크(500)의 일 실시예는 도 5에 도시된다. 이 실시예는 단일 종단형 출력 구동기(142, 144)의 PMOS 풀업 회로를 보상하기 위한 P 바이어스 보상 회로(505)와 단일 종단형 출력 구동기(142, 144)의 NMOS 풀다운 회로를 보상하기 위한 N 바이어스 보상 회로(545)를 포함한다. 보상 회로(505, 545)는 캐패시터(510, 550) 상의 전하를 조정함으로써 보정 바이어스 전압을 생성한다.
P 바이어스 회로(505)에 대해, 조합 로직(combinational logic)(515, 516)은 스위치(520, 525)를 인에이블(enable)하여 캐패시터(510)로/로부터 전류를 흐르드록 인에이블링함으로써 캐패시터(510)에 전하를 더하거나 캐패시터(510)로부터 전하를 제거한다. 전류를 인에이블링하는 스위칭은 차동 수신기(RXD)(530)의 출력의 상태 및 D+ 단일 종단형 수신기(RXDP)(535)의 상태의 함수이다. 이러한 함수는 RXD 및 RXDP에 의한 방정식으로서 표현될 수 있다.
Figure 112005077703238-pct00001
차동 구동기(122)의 출력이 D+ 단일 종단형 수신기(124)의 출력보다 뒤처지 면, 풀업 바이어스는 너무 강하게 된다. 전류를 인에이블링하여 스위치(520)를 통과하도록 하여 보다 많은 전하를 캐패시터(510)에 부가함으로써 단일 종단형 출력 구동기(142, 144)의 PMOS 트랜지스터(410)의 게이트 전압이 더 높게 조정되어 풀업을 약화시킨다. 따라서, RXD가 로우이고 RXDP가 하이일 동안, 스위치(520)는 인에이블링되고 전류는 캐패시터(510)로 흐른다. 수신기(122, 124, 126)의 로직 상태가 유효한 지속 시간(330)이 도 3b에 도시된다.
차동 구동기(122)의 출력이 D+ 단일 종단형 구동기(124)의 출력보다 앞서면, 풀업 바이어스는 너무 약하게 된다. 스위치(525)를 인에이블하여 캐패시터(510) 상의 전하를 감소시킴으로써 단일 종단형 출력 구동기(142, 144)의 PMOS 트랜지스터(410)의 게이트 전압을 보다 로우로 조정하여 풀업을 강화시킨다. 따라서, RXD가 하이이고 RXDP가 로우일 동안에 스위치(525)는 인에이블링되고 캐패시터(520)로부터 전류를 유출시킨다. 수신기(122, 124, 126)의 로직 상태가 유효한 지속 시간(230)은 도 2b에 도시된다. RXD 및 RXDP가 동일 상태일 동안 어떠한 스위치(520, 525)도 인에이블링되지 않는다.
N 바이어스 회로(545)에 의해, 조합 로직(555, 556)은 전류를 캐패시터(550)로/로부터 흐르도록 하여 스위치(560, 565)를 인에이블링하여 캐패시터(550)로 전하를 부가하거나 캐패시터(550)로부터 전하를 제거한다. 전류를 인에이블하는 스위칭은 차동 수신기(RXD)(570)의 출력의 상태 및 D- 단일 종단형 수신기(RXDM)(575)의 출력의 상태에 기초한 함수이다. 이러한 함수는 RXD 및 RXDM에 의한 방정식으로 표현된다.
Figure 112005077703238-pct00002
차동 구동기(122)의 출력이 D- 단일 종단형 수신기(126)의 출력보다 뒤처지면, 풀다운 바이어스는 너무 강하게 된다. 스위치(565)를 인에이블링하여 캐패시터(550)으로의 전하를 감소시킴으로써 단일 종단형 출력 구동기(142, 144)의 NMOS 트랜지스터(420)의 게이트 전압이 더 낮게 조정되어 풀다운을 약화시킨다. 따라서, RXD가 로우이고 RXDP가 로우일 동안, 스위치(565)는 인에이블링되고 전류는 유출된다. 이러한 지속 시간(240)이 도 2b에 도시된다.
차동 구동기(122)의 출력이 D- 단일 종단형 구동기(126)의 출력보다 앞서면, 풀다운 바이어스는 너무 약하게 된다. 스위치(560)를 인에이블하여 캐패시터(550) 상의 전하를 증가시킴으로써 단일 종단형 출력 구동기(142, 144)의 NMOS 트랜지스터(420)의 게이트 전압을 보다 하이로 조정하여 풀업을 강화시킨다. 따라서, 이 실시예에서, RXD가 하이이고 RXDM가 하이일 동안에 스위치(560)는 인에이블링된다. 이 지속 시간(340)은 도 3b에 도시된다. RXD 및RXDM가 반대 상태일 동안 어떠한 스위치(560, 565)도 인에이블링되지 않는다.
도 6은 전송 게이트, 또는 패스 게이트, 스위치(610)를 사용하는 스위칭 네트워크의 실시예를 도시한다. 조합 로직은 직렬 연결되어 있는 패스 게이트 스위치(610)를 인에이블링함으로써 구현된다. 예를 들어, 도 5의 스위치(560)는 출력(RXD, RXDM)을 갖는 두 개의 패스 게이트 스위치를 인에이블링함으로써 구현된다. 다른 실시예에서, 조합 로직은 AND-게이트 및 인버터와 같은 스트레이트포워드(straightforward) 로직 회로에 의해 구현된다. 본 기술 분야의 당업자는 이 명세 서를 읽고 이해할 때, 조합 로직의 다양한 실시예는 예시된 회로의 다양한 조합 및 하이 및 로우 로직 상태의 변화를 포함한다는 것을 이해할 수 있다.
도 7a-c는 약한 풀업을 보정하는 크로스오버 락 피드백 회로(110)를 도시하는 그래프이다. 도 7a는 단일 종단형 트랜시버 구동기의 D+ 및 D- 출력 상의 최초 로우 크로스오버 전압(대략 1 볼트)을 도시한다. 도 7b는 보정 전압을 전송기(140) 풀업 및 풀다운 회로에 인가하는 피드백 회로(110)를 도시한다. 또한, 도 7b는 수신기(122, 124, 126)에 의해 검출된 전송 케이블(130) 상의 변이로부터 전하가 생성되기 때문에, 보정 전압이 클럭 주기에 기초하여 조정된다는 것을 보여준다. 대략 20 클럭 주기 후에, 크로스오버 전압은 도 7c에 도시하는 바와 같이 미드 레일(1.5 볼트)로 돌아오게 된다.
도 8a-c는 약한 풀다운을 보정하는 크로스오버 락 피드백 회로(110)를 도시하는 그래프이다. 도 8a는 최초의 로우 크로스오버 전압이 미드 레일(약 2 볼트)보다 더 하이인 것을 나타낸다. 도 8b는 보정 전압을 전송기(140) 풀업 및 풀다운 회로로 인가하는 피드백 회로(110)를 도시한다. 약 20 클럭 주기 후, 크로스오버 전압은 도 8c에서 도시하는 바와 같이 미드 레일(1.5 볼트)로 되돌아간다.
도 9는 차동 트랜시버 인터페이스(905)를 사용하여 전송 케이블(930)을 통해 통신하기 위한 시스템(900)을 도시한다. 시스템(900)은 수신기(920), 구동기(940), 프로세서(960), 메모리(970), 트랜시버 제어기(950), 크로스오버 피드백 락 회로(910)를 포함한다. 수신기(920)는 노드(932, 934) 상의 신호를 검출하는 차동 수신기(922) 및 단일 종단형 수신기(924, 926)를 포함한다. 차동 구동기(940)는 노드(932)에 대한 단일 종단형 구동기와 노드(934)에 대한 단일 종단형 구동기를 포함한다. 크로스오버 락 피드백 회로(910)는 구동기(940)의 최대 및 최소 출력 전압 사이의 등거리 포인트로부터의 전송 케이블(930) 상의 크로스오버 전압의 이탈을 보정한다.
트랜시버 제어기(950)는 구동기(940)로 데이터를 전송하고 수신기(920)로부터 데이터를 수신함으로써 노드(932, 934)에 연결되는 다른 디바이스와 통신한다. 또한, 트랜시버 제어기(950)는 마이크로프로세서(960) 및 메모리(970)와 통신한다. 트랜시버 제어기(950)는 트랜시버 인터페이스(905)와 통신하기에 적합한 어떠한 타입의 트랜시버 제어기도 될 수 있다. 예를 들면, 트랜시버 제어기(950)는 유니버설 시리얼 버스, 동기화 광학 네트워크(SONET), 파이어와이어(Firewire) 제어기등이 될 수 있다.
프로세서(960)는 시스템(900)과의 동작에 적합한 어떠한 타입의 프로세서도 될 수 있다. 예를 들면, 시스템(900)의 다양한 실시예에서, 프로세서(960)는 마이크로프로세서, 마이크로컨트롤러 등이다. 메모리(970)는 머신 억세서블 미디엄(machine accessible medium)을 포함하는 객체를 나타낸다. 예를 들면, 메모리(970)는 하드 디스크, 랜덤 억세스 메모리(RAM), 리드 온리 메모리(ROM), 플래쉬 메모리, CDROM 머신에 의해 판독가능한 미디엄을 포함하는 어떠한 타입의 객체 중의 어느 하나 또는 이들의 조합에 해당될 수 있다.
앞선 도면에 의해 나타난 시스템은 어떠한 타입이라도 될 수 있다. 표시된 시스템의 예는 컴퓨터(예를 들어, 데스크 톱, 랩톱, 노트북, 핸드헬즈(handhelds), 서버, 웹 어플라이언스, 루터(router) 등), 무선 통신 디바이스(예를 들어, 셀룰라 폰, 코드리스 폰(cordless phone), 페이저, 퍼스널 데이터 어시스턴스(personal data assistant) 등), 컴퓨터 관련 주변기기(예를 들어, 프린터, 스캐너, 모니터 등), 엔터테인먼트 디바이스(예를 들어, 텔레비젼, 라디오, 스테레오, 테이프 및 컴팩트 디스크 플레이어, 비디오 카세트 레코더, 디지털 비디오 디스크 플레이어, 캠코더, 디지털 카메라, MP3(모션 픽쳐 엑스퍼츠 그룹, 오디오 레이어 3) 플레이어, 비디오 게임, 시계 등) 등)을 포함한다.
전송 케이블(930)은 시스템(900)과 동작하기에 적합한 어떠한 타입의 2 개의 컨덕터 케이블도 될 수 있다. 예를 들어, 시스템의 다양한 실시예에 있어서, 전송 케이블(930)은 코액셜(coaxial) 케이블, 트위스티드(twisted) 페어 케이블 등을 포함한다.
도 10은 차동 트랜시버에 대한 미드 레일 크로스오버 전압을 제공하는 방법(1000)의 플로우 차트를 도시한다. 단계(1010)에서, 차동 신호 트랜시버 크로스오버의 제 1 및 제 2 차동 구동기의 출력 전압에서의 전압과 최대 및 최소 출력 전압 사이의 실질적으로 등거리인 포인트 사이의 차를 측정한다. 단계(1020)에서, 크로스오버 전압 및 등거리 전압 사이의 차에 비례하는 보정 바이어스 전압을 제공한다. 단계(1030)에서, 보정 바이어스 전압이 차동 구동기에 인가되어 제 1 및 제 2 출력 전압 크로스오버의 포인트를 변화시킨다.
비록 여기에서 특정 예가 예시되고 언급되었지만, 설명된 특정 예에 대신하여 동일 목적을 달성하기 위해 계산된 다른 장치가 사용될 수 있음이 당업자에 의 해 자명할 것이다. 이 적용예는 본 발명의 다른 적용 또는 변형을 커버하도록 의도되었다. 따라서, 본 발명은 오직 후술하는 청구항과 그에 대등한 것에 의해서만 제한할 수 있다.

Claims (31)

  1. 입력 전압에 응답하여 단일 종단형의 제 1 출력 전압을 제공하는 제 1 차동 출력 구동기와,
    상기 입력 전압에 응답하여 단일 종단형의 제 2 출력 전압을 제공하는 제 2 차동 출력 구동기 - 제 1 및 제 2 출력 전압은 양 및 반전된 입력 전압의 값임 - 와,
    상기 제 1 및 상기 제 2 출력 전압을 모니터하고 보정 바이어스 전압을 상기 제 1 및 상기 제 2 차동 출력 구동기 중의 적어도 하나에 인가하여, 상기 입력 전압이 제 1 레벨로부터 제 2 레벨로 변화할 때 상기 제 1 및 상기 제 2 출력 전압이 크로스오버되는 포인트를 변화시키는 피드백 회로를 포함하는
    크로스오버 전압 락 장치.
  2. 제 1 항에 있어서,
    상기 보정 바이어스 전압은 상기 제 1 및 상기 제 2 출력 전압이 상기 제 1 및 상기 제 2 차동 구동기의 최대 및 최소 출력 전압 사이의 실질적으로 등거리인 포인트에서 크로스오버하도록 하는
    크로스오버 전압 락 장치.
  3. 제 1 항에 있어서,
    상기 제 1 및 상기 제 2 차동 출력 구동기는 양 및 음의 출력을 전송 케이블의 양 및 음의 컨덕터에 제공하도록 연결되는
    크로스오버 전압 락 장치.
  4. 제 2 항에 있어서,
    상기 피드백 회로는 적어도 하나의 캐패시터를 더 포함하고,
    상기 피드백 회로는 상기 제 1 및 상기 제 2 차동 출력 구동기의 실제 크로스오버 전압 과 등거리 크로스오버 전압 사이의 차에 비례하는 전하를 상기 캐패시터에 인가하여 상기 전하를 상기 보정 바이어스 전압으로 변환시키는
    크로스오버 전압 락 장치.
  5. 상기 제 4 항에 있어서,
    적어도 하나의 상기 캐패시터는 제 1 및 제 2 캐패시터를 포함하고,
    상기 피드백 회로는 상기 실제 크로스오버 전압 및 상기 등거리 크로스오버 전압 사이의 차에 비례하는 전하를 상기 제 1 및 상기 제 2 캐패시터에 인가하며,
    상기 제 1 캐패시터는 보정 바이어스 전압을 상기 차동 출력 구동기들의 적어도 하나의 풀업 바이어스 회로에 공급하고,
    상기 제 2 캐패시터는 상기 차동 출력 구동기들의 적어도 하나의 풀다운 바이어스 회로에 보정 바이어스 전압을 공급하는
    크로스오버 전압 락 장치.
  6. 제 5 항에 있어서,
    상기 피드백 회로는 상기 실제 크로스오버 전압이 상기 등거리 크로스오버 전압보다 낮은 경우, 상기 보정 바이어스 전압을 인가하여 상기 풀업 바이어스 회로의 드라이브 강도를 증가시키고/증가시키거나 상기 풀다운 바이어스 회로의 드라이브 강도를 감소시키는
    크로스오버 전압 락 장치.
  7. 제 5 항에 있어서,
    상기 피드백 회로는 상기 크로스오버 전압이 상기 등거리 크로스오버 전압보다 높을 경우, 상기 보정 바이어스 전압을 인가하여 상기 풀업 바이어스 회로의 드라이브 강도를 감소시키고/감소시키거나 상기 풀다운 바이어스 회로를 증가시키는
    크로스오버 전압 락 장치.
  8. 제 4 항에 있어서,
    상기 제 1 캐패시터는 상기 풀업 바이어스 회로의 PMOS 트랜지스터의 게이트에 보정 바이어스 전압을 제공하고,
    상기 제 2 캐패시터는 상기 풀다운 바이어스 회로의 NMOS 트랜지스터의 게이트에 보정 바이어스 전압을 제공하는
    크로스오버 전압 락 장치.
  9. 제 5 항에 있어서,
    차동 인터페이스 상의 크로스오버 전압 변이를 검출하는 차동 수신기 - 상기 차동 수신기는 제 1 출력을 가짐 - 와,
    상기 양의 컨덕터 상의 레일-투-레일(rail-to-rail) 변이를 검출하는 단일 종단형 수신기 - 상기 양의 컨덕터에 대한 상기 수신기는 제 2 출력을 가짐 - 와,
    상기 음의 컨덕터 상의 레일-투-레일 변이를 검출하는 단일 종단형 수신기 - 상기 음의 컨덕터에 대한 상기 수신기는 제 3 출력을 가짐 - 를 포함하되,
    상기 크로스오버 전압이 상기 등거리 전압보다 낮은 경우, 상기 제 1 출력이 높고 상기 제 2 출력이 낮은 상태에서는 상기 제 1 캐패시터의 전하는 감소하고/하거나, 상기 제 1 출력이 낮고 상기 제 3 출력이 낮은 상태에서는 상기 제 2 캐패시터의 전하가 감소하는
    크로스오버 전압 락 장치.
  10. 제 9 항에 있어서,
    상기 크로스오버 전압이 상기 등거리 전압보다 높은 경우, 상기 제 1 출력이 낮고 상기 제 2 출력이 높은 상태에서는 상기 제 1 캐패시터의 전하는 증가하고/하거나, 상기 제 1 출력이 높고 상기 제 3 출력이 높은 상태에서는 상기 제 2 캐패시터의 전하가 증가하는
    크로스오버 전압 락 장치.
  11. 제 9 항에 있어서,
    상기 출력은 스위치를 인에이블하여 하이 전압 레벨을 상기 제 1 및 상기 제 2 캐패시터에 인가함으로써 상기 전하를 증가시키고 로우 전압 레벨을 상기 제 1 및 상기 제 2 캐패시터에 인가함으로써 상기 전하를 감소시키는
    크로스오버 전압 락 장치.
  12. 제 11 항에 있어서,
    상기 스위치는 전송-게이트 스위치를 포함하는
    크로스오버 전압 락 장치.
  13. 제 1 항에 있어서,
    상기 트랜시버 회로는 유니버설 시리얼 버스(USB)로의 인터페이스인
    크로스오버 전압 락 장치.
  14. 차동 신호 트랜시버의 제 1 및 제 2 차동 구동기의 제 1 및 제 2 출력 전압 신호가 크로스오버하는 전압과 최대 및 최소 전압 사이의 실질적으로 등거리인 전압 포인트 사이의 차를 측정하는 단계와,
    상기 크로스오버 전압과 상기 등거리 전압 사이의 차에 비례하는 보정 바이어스 전압을 제공하는 단계와,
    상기 보정 바이어스 전압을 상기 차동 구동기들에 인가하여 상기 제 1 및 상기 제 2 출력 전압이 크로스오버하는 상기 전압 포인트를 변화시키는 단계를 포함하는
    크로스오버 전압 락 방법.
  15. 제 14 항에 있어서,
    상기 보정 바이어스 전압을 제공하는 단계는
    상기 크로스오버 전압과 상기 등거리 전압 사이의 상기 차에 비례하는 네트 전하를 적어도 하나의 캐패시터 상에 생산하는 단계와
    상기 전하를 보정 바이어스 전압으로 변환하는 단계를 포함하는
    크로스오버 전압 락 방법.
  16. 제 14 항에 있어서,
    상기 보정 바이어스 전압을 상기 차동 구동기들에 인가하는 단계는
    상기 차동 전압을 상기 차동 구동기들에 피드백하여 풀업 및 풀다운 바이어스 회로의 드라이브 강도를 조정하는
    크로스오버 전압 락 방법.
  17. 제 16 항에 있어서,
    상기 풀업 및 풀다운 회로 바이어싱의 드라이브 강도를 조정하는 단계는
    상기 크로스오버 전압이 상기 등거리 전압보다 낮은 경우 상기 풀업 바이어스 회로의 상기 드라이브 강도를 증가시키고/증가시키거나 상기 풀다운 바이어스 회로의 상기 드라이브 강도를 감소시키는 단계와,
    상기 크로스오버 전압이 상기 등거리 전압보다 높은 경우 상기 풀업 바이어스 회로의 상기 드라이브 강도를 감소시키고/감소시키거나 상기 풀다운 바이어스 회로의 상기 드라이브 강도를 증가시키는 단계를 포함하는
    크로스오버 전압 락 방법.
  18. 제 17 항에 있어서,
    상기 풀업 바이어스 회로의 상기 드라이브 강도를 증가시키는 단계는 PMOS 트랜지스터 상의 게이트 전압을 감소시키는 것을 포함하고,
    상기 풀업 바이어스 회로의 상기 드라이브 강도를 감소시키는 단계는 상기 PMOS 트랜지스터의 게이트 전압을 증가시키는 것을 포함하며,
    상기 풀다운 바이어스 회로의 드라이브 강도를 증가시키는 단계는 NMOS 트랜지스터의 게이트 전압을 증가시키는 것을 포함하고,
    상기 풀다운 바이어스 회로의 상기 드라이브 강도를 감소시키는 것은 상기 NMOS 트랜지스터의 게이트 전압을 감소시키는 것을 포함하는
    크로스오버 전압 락 방법.
  19. 제 15 항에 있어서,
    상기 크로스오버 전압이 상기 등거리 전압과 매치될 때, 생성된 상기 네트 전하는 0 인
    크로스오버 전압 락 방법.
  20. 제 15 항에 있어서,
    상기 적어도 하나의 캐패시터는 제 1 및 제 2 캐패시터를 포함하고,
    상기 캐패시터의 전하를 생성하는 단계는 파워 서플라이 레일을 상기 제 1 및 상기 제 2 캐패시터로 스위칭하는 단계를 포함하는
    크로스오버 전압 락 방법.
  21. 제 20 항에 있어서,
    상기 풀업 회로 바이어스를 조정하는 단계는 상기 제 1 캐패시터의 보정 바이어스 전압을 인가하여 풀업 바이어스 전압을 조정하는 것을 포함하고,
    상기 풀다운 회로 바이어스를 조정하는 단계는 상기 제 2 캐패시터의 보정 바이어스 전압을 인가하여 풀다운 바이어스 전압을 조정하는 것을 포함하는
    크로스오버 전압 락 방법.
  22. 제 15 항에 있어서,
    상기 측정하는 단계는
    상기 차동 신호 트랜시버로 전송 케이블의 양 및 음의 컨덕터의 크로스오버 변이를 측정하는 단계와,
    상기 전송 케이블의 상기 양의 컨덕터의 레일-투-레일 변이를 측정하는 단계와,
    상기 전송 케이블의 상기 음의 컨덕터의 레일-투-레일 변이를 측정하는 단계를 더 포함하되,
    상기 네트 전하를 생성하는 단계는 변이 시간에 미스매치가 있을 경우 상기 캐패시터로 전하를 스위칭하는 단계를 포함하는
    크로스오버 전압 락 방법.
  23. 제 22 항에 있어서,
    상기 측정하는 단계는
    상기 크로스오버 변이에 응답하여 차동 수신기 상의 단일 종단형 출력 변이를 제공하는 단계와,
    상기 양의 컨덕터 상의 제 1 전압 스레숄드를 초과하는 변이에 응답하여 제 1 단일 종단형 수신기의 출력의 단일 종단형 출력 변이를 제공하는 단계와,
    상기 음의 컨덕터 상의 제 2 전압 스레숄드를 초과하는 변이에 응답하여 제 2 단일 종단형 수신기의 출력의 단일 종단형 출력 변이를 제공하는 단계를 더 포함하는
    크로스오버 전압 락 방법.
  24. 제 23 항에 있어서,
    상기 차동 수신기의 상기 단일 종단형 출력 변이를 제공하는 단계는 상기 양의 컨덕터의 상기 변이를 뒤따르는 변이를 제공하는 것을 포함하고,
    상기 스위칭 단계는
    (a) 상기 차동 수신기의 출력이 하이 전압이고 상기 제 1 단일 종단형 수신기의 출력이 로우 전압일 때, 상기 제 1 캐패시터로 로우 서플라이를 스위칭하는 단계와,
    (b) 상기 차동 수신기의 출력이 로우 전압이고 상기 제 1 단일 종단형 수신기의 출력이 하이 전압일 때, 상기 제 1 캐패시터로 하이 서플라이를 스위칭하는 단계와,
    (c) 상기 차동 수신기의 출력이 로우 전압이고 상기 제 2 단일 종단형 수신기의 출력이 로우 전압일 때, 상기 제 2 캐패시터로 로우 서플라이를 스위칭하는 단계와,
    (d) 상기 차동 수신기의 출력이 하이 전압이고 상기 제 2 단일 종단형 수신기의 출력이 하이 전압일 때, 상기 제 2 캐패시터로 하이 서플라이를 스위칭하는 단계를 포함하는
    크로스오버 전압 락 방법.
  25. 차동 통신 버스와 연결된 트랜시버 인터페이스 - 상기 트랜시버 인터페이스는 하이 및 로우 트랜시버 출력 전압 사이의 크기의 차동 크로스오버 전압을 가짐 - 와,
    상기 트랜시버 인터페이스와 통신하는 트랜시버 제어기와,
    상기 트랜시버의 최대 및 최소 출력 전압 사이의 등거리인 전압 포인트로부터의 상기 크로스오버 전압의 이탈을 보정하는 크로스오버 락 피드백 회로를 포함하며,
    상기 크로스 오버 락 피드백 회로는 양 및 음의 컨덕터 사이의 스위칭 시간의 미스 매치의 함수(function)로 보정 전압을 생성하는
    크로스오버 전압 락 시스템.
  26. 제 25 항에 있어서,
    상기 트랜시버 인터페이스는 상기 크로스오버 락 피드백 회로에 연결되는 적어도 하나의 트랜시버 구동기를 더 포함하고, 상기 구동기는 풀업 및 풀다운 회로를 가지며,
    상기 피드백 회로는 상기 구동기에 보정 전압을 피드백하여 상기 구동기의 상기 풀업 및/또는 풀다운을 조정함으로써 상기 크로스오버 전압을 보정하는
    크로스오버 전압 락 시스템.
  27. 제 26 항에 있어서,
    상기 크로스오버 락 피드백 회로는 상기 등거리 전압으로부터의 상기 크로스 오버 전압의 차이에 비례하는 전하를 생성하여 상기 보정 전압을 제공하는
    크로스오버 전압 락 시스템.
  28. 제 27 항에 있어서,
    상기 트랜시버 인터페이스는
    차동 수신기와,
    상기 차동 버스 상의 양의 노드에 연결된 단일 종단형 수신기와
    상기 차동 버스 상의 음의 노드에 연결된 단일 종단형 수신기를 포함하되,
    상기 피드백 회로는 상기 크로스오버 전압이 상기 미드포인트 전압과 다른 경우 수신기 출력에서의 스위칭 시간의 비대칭성에 근거한 전하를 생성하는
    크로스오버 전압 락 시스템.
  29. 차동 통신 버스에 연결된 트랜시버 인터페이스 - 상기 트랜시버 인터페이스는 하이 및 로우 트랜시버 출력 전압 사이의 크기의 차동 크로스오버 전압을 가짐 - 와,
    상기 트랜시버 인터페이스와 통신하는 트랜시버 제어기와,
    상기 트랜시버의 최대 및 최소 출력 전압 사이의 등거리인 전압 포인트로부터의 상기 크로스오버 전압의 이탈을 보정하는 크로스오버 락 피드백 회로와,
    상기 트랜시버 제어기와 통신하는 프로세서와,
    상기 프로세서와 통신하는 DRAM 메모리를 포함하되,
    상기 크로스 오버 락 피드백 회로는 상기 양 및 음의 컨덕터 사이의 스위칭 시간의 미스 매치의 함수로 보정 전압을 생성하는
    크로스오버 전압 락 시스템.
  30. 제 29 항에 있어서,
    상기 트랜시버 인터페이스는
    상기 크로스오버 락 피드백 회로와 연결되는 적어도 하나의 트랜시버 구동기를 더 포함하고,
    상기 구동기는 풀업 및 풀다운 회로를 포함하되,
    상기 피드백 회로는 보정 전압을 상기 구동기로 피드백하여 상기 구동기의 상기 풀업 및/또는 풀다운을 조정함으로써 상기 크로스오버 전압을 보정하는
    크로스오버 전압 락 시스템.
  31. 제 30 항에 있어서,
    상기 크로스오버 락 피드백 회로는 상기 등거리 전압으로부터의 상기 크로스오버 전압의 차이에 비례하여 전하를 생성함으로써 상기 보정 전압을 제공하는
    크로스오버 전압 락 시스템.
KR1020057025252A 2003-06-30 2004-04-14 차동 출력 구동기를 위한 크로스오버 전압 락 장치, 방법및 시스템 KR100737074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/612,290 US7298837B2 (en) 2003-06-30 2003-06-30 Cross-over voltage lock for differential output drivers
US10/612,290 2003-06-30

Publications (2)

Publication Number Publication Date
KR20060029637A KR20060029637A (ko) 2006-04-06
KR100737074B1 true KR100737074B1 (ko) 2007-07-06

Family

ID=33541393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057025252A KR100737074B1 (ko) 2003-06-30 2004-04-14 차동 출력 구동기를 위한 크로스오버 전압 락 장치, 방법및 시스템

Country Status (6)

Country Link
US (1) US7298837B2 (ko)
EP (1) EP1642432A1 (ko)
KR (1) KR100737074B1 (ko)
CN (1) CN1813452B (ko)
TW (1) TWI244832B (ko)
WO (1) WO2005011218A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298837B2 (en) 2003-06-30 2007-11-20 Intel Corporation Cross-over voltage lock for differential output drivers
US7430240B2 (en) * 2003-10-29 2008-09-30 Broadcom Corporation Apparatus and method for automatic polarity swap in a communications system
WO2006131880A2 (en) * 2005-06-09 2006-12-14 Nxp B.V. Transceiver
JP2008022329A (ja) * 2006-07-13 2008-01-31 Matsushita Electric Ind Co Ltd 出力制御回路
US7925005B2 (en) * 2006-10-23 2011-04-12 Silicon Laboratories, Inc. Longitudinal balance calibration for a subscriber line interface circuit
US7592830B2 (en) * 2007-08-03 2009-09-22 Qimonda Ag Integrated circuit device for receiving differential and single-ended signals
CN101420223B (zh) * 2007-10-23 2012-05-23 三星电子株式会社 差分发送器
US7956688B2 (en) * 2009-10-07 2011-06-07 International Business Machines Corporation Common mode cancellation in differential networks
US8138806B2 (en) * 2010-01-20 2012-03-20 Texas Instruments Incorporated Driver circuit for high voltage differential signaling
JP5421304B2 (ja) * 2011-02-15 2014-02-19 株式会社日本自動車部品総合研究所 送信ドライバ回路
MY169838A (en) * 2011-12-28 2019-05-16 Intel Corp Power management for data ports
US9582454B2 (en) 2014-03-18 2017-02-28 Intel Corporation Reconfigurable transmitter
US9601916B2 (en) 2014-09-11 2017-03-21 Intel Corporation Back power protection circuit
US9780783B1 (en) 2016-03-31 2017-10-03 Intel Corporation Voltage tolerant termination presence detection
CN108919728B (zh) * 2018-08-23 2023-09-26 深圳和而泰智能控制股份有限公司 一种控制电路
KR20220167851A (ko) 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신 장치 및 그 구동 방법
US20230148367A1 (en) * 2021-11-11 2023-05-11 Texas Instruments Incorporated System and method for multi-mode receiver

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726588A (en) * 1996-03-12 1998-03-10 Lsi Logic Corporation Differential-to-CMOS level converter having cross-over voltage adjustment

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166635A (en) * 1991-03-27 1992-11-24 Level One Communications, Inc. Digital data line driver
US5825777A (en) * 1995-05-05 1998-10-20 Creative Integrated Systems, Inc. Home and small business phone system for operation on a single internal twisted pair line and methodology for operating the same
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
PL343258A1 (en) * 1998-03-16 2001-07-30 Jazio High speed signaling for interfacing vlsi cmos circuits
US6617892B2 (en) * 1998-09-18 2003-09-09 Intel Corporation Single ended interconnect systems
DE10048823C1 (de) 2000-09-29 2002-05-23 Melexis Gmbh Treiberschaltung für PC-Bus
US6566926B1 (en) * 2002-06-25 2003-05-20 Intel Corporation Hysteretic self-biased amplifier
US6583656B1 (en) * 2002-08-21 2003-06-24 Pericom Semiconductor Corp. Differential clock driver with transmission-gate feedback to reduce voltage-crossing sensitivity to input skew
US6946904B1 (en) * 2002-10-11 2005-09-20 National Semiconductor Corporation USB with over-voltage and short-circuit protection
US7298837B2 (en) 2003-06-30 2007-11-20 Intel Corporation Cross-over voltage lock for differential output drivers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726588A (en) * 1996-03-12 1998-03-10 Lsi Logic Corporation Differential-to-CMOS level converter having cross-over voltage adjustment

Also Published As

Publication number Publication date
KR20060029637A (ko) 2006-04-06
US20040263214A1 (en) 2004-12-30
US7298837B2 (en) 2007-11-20
CN1813452B (zh) 2012-06-20
WO2005011218A1 (en) 2005-02-03
EP1642432A1 (en) 2006-04-05
TWI244832B (en) 2005-12-01
CN1813452A (zh) 2006-08-02
TW200501608A (en) 2005-01-01

Similar Documents

Publication Publication Date Title
KR100737074B1 (ko) 차동 출력 구동기를 위한 크로스오버 전압 락 장치, 방법및 시스템
US7577193B2 (en) Adaptive equalizer
US6542015B2 (en) Duty cycle correction circuit and apparatus and method employing same
US7142624B2 (en) Analog unidirectional serial link architecture
US20050057315A1 (en) Ring oscillator with peaking stages
US6670838B1 (en) Digital clock adaptive duty cycle circuit
US10122368B2 (en) Compact high speed duty cycle corrector
JP2004297404A (ja) 位相補正回路及び受信装置
US20050248382A1 (en) Resistor compensation apparatus
US20050057274A1 (en) Tx line driver with common mode idle state and selectable slew rates
TWI420877B (zh) 用於產生時鐘信號之裝置及系統、以及調整壓控震盪器的頻率之方法
US6140857A (en) Method and apparatus for reducing baseline wander
US11349445B2 (en) Compensation of common mode voltage drop of sensing amplifier output due to decision feedback equalizer (DFE) taps
US7737736B2 (en) Interface circuit and signal output adjusting method
US20030223525A1 (en) Method and apparatus for high speed signal recovery
EP1759219A1 (en) Method and apparatus to reduce jitter by adjusting vertical offset
US7515668B1 (en) Data and/or clock recovery circuits with sampling offset correction
US7977989B2 (en) Method and apparatus for detecting and adjusting characteristics of a signal
EP1420512B1 (en) Phase detector with delay elements for improved data regeneration
JP2021150675A (ja) 半導体集積回路及び受信装置
Buckwalter et al. A 10Gb/s data-dependent jitter equalizer
US7609084B2 (en) Output level stabilization circuit and CML circuit using the same
CN115021746A (zh) 环形振荡器补偿电路、cdr控制环路和接收器
US7512848B1 (en) Clock and data recovery circuit having operating parameter compensation circuitry
US12081219B2 (en) Phase interpolation circuit, reception circuit, and semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100705

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee