JPH07169192A

JPH07169192A - ２値化回路

Info

Publication number: JPH07169192A
Application number: JP34194993A
Authority: JP
Inventors: Hisakado Hirasaka; 久門平坂
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-12-13
Filing date: 1993-12-13
Publication date: 1995-07-04

Abstract

(57)【要約】【目的】ＡＧＣ回路を具備することなく、簡易な構成
でパーシャルレスポンス等化波形を２値化する２値化回
路を実現する。【構成】Ａ／Ｄコンバータ３０が再生信号をディジタ
ル信号に変換し、整流回路３１およびＬＰＦ３２がこの
ディジタル信号を整流して直流成分を抽出する。係数乗
算回路３３がＬＰＦ３２の出力に所定の係数αを乗算し
て最適しきい値信号を発生し、コンパレータ３６が最適
しきい値信号と前記ディジタル信号との比較結果を出力
すると共に、コンパレータ３５が極性反転された最適し
きい値信号と前記ディジタル信号との比較結果を出力す
ることで再生信号を２値化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、ＤＡＴ等のデ
ィジタル記録再生装置に用いて好適な２値化回路に関す
る。

【０００２】

【従来の技術】周知のように、近年のディジタル磁気記
録再生装置においては、パーシャルレスポンス方式に基
づき再生符号を等化し、等化された波形を２値化するよ
うにしている。通常、ディジタル信号を伝送する場合、
伝送路特性により波形がなまり符号間干渉が生じる。こ
うした符号間干渉を積極的に利用した復調技術がパーシ
ャルレスポンス方式である。パーシャルレスポンス方式
の種類としては、図８（ａ）に示す演算回路１や、同図
（ｂ）に示す演算回路２、３を用いたものが知られてい
る。なお、これらの図において、ＰＲＳ（１，１），Ｐ
ＲＳ（１，−１），ＰＲＳ（１，０，−１）は、動作例
の条件判断を示すシステム多項式を意味する。

【０００３】これらシステム多項式は、それぞれＧ
（Ｄ）＝１＋Ｄ、Ｇ（Ｄ）＝１−Ｄ²であり、演算回路
１は独立な演算回路２、３がいわゆる二つ入れ子で設け
られているとみなされる。なお、ここで言うＤは、入力
信号を１サンプリング周期遅延して出力する遅延オペレ
ータである。すなわち、図８（ａ）に示す演算回路１
（パーシャルレスポンスはＰＲＳ（１，０，−１））で
は、入力データに対して２つ前のサンプルとの間で演算
を行うので、奇数番目のサンプルと偶数番目のサンプル
との間には何の関係もなく、それぞれが独立なパーシャ
ルレスポンスＰＲＳ（１，−１）の系列と見做すことが
できる。

【０００４】図８（ｂ）に示す演算回路２、３では、入
力データに対して奇数番目のサンプルと偶数番目のサン
プルとの２つの系列をスイッチ４、５によって切り換え
ることで、２つに分けて演算を行っている。つまり、演
算回路２、３（パーシャルレスポンスＰＲＳ（１，−
１））と演算回路１（パーシャルレスポンスＰＲＳ
（１，０，−１））とは、本質的には同じであり、ここ
ではパーシャルレスポンスＰＲＳ（１，０，−１）を例
にとって説明する。

【０００５】パーシャルレスポンスＰＲＳ（１，０，−
１）自体は、エラーを伝搬する性質があり、ある条件で
１ビットエラーがおこると壊滅的なエラーを引き起こす
ことがあるので、記録する前にプリコーディングしてお
く必要がある。これには、パーシャルレスポンスの逆変
換を行うものをかけておけば良く、この場合の装置全体
の構成は、図９のように示される。

【０００６】図９において、１１は（１／１−Ｄ²）の
処理を実行するプリコーダであり、記録データはプリコ
ーダ１１によって（１／１−Ｄ²）の演算処理が行わ
れ、例えば記録データのデータ間の相関を利用して記録
データの値１および−１の間で変化するプリコードデー
タに変換されて記録チャンネル回路１２に出力される。
記録チャンネル回路１２では、演算処理回路１３におい
てプリコーダ１１の出力に対して（１−Ｄ）の演算処理
が行われるとともに、その演算結果に加算器１４でノイ
ズが加算され、後段の演算処理回路１５に出力される。
演算処理回路１５では記録チャンネル回路１２からの出
力に（１＋Ｄ）の演算処理が行われ、その演算結果はデ
コーダ１６によってデコードされて出力される。

【０００７】記録チャンネル回路１２から得られる出力
レベルを、例えば±１とすると、図１０に示すように、
（−１，０，＋１）の３値レベルとなる。これら３値レ
ベルの波形信号を２進化符号にデコードする場合には、
固定しきい値を用いるレベル検出が行われる。すなわ
ち、３値のレベルをそれぞれ＋１Ｖ，０Ｖ，−１Ｖとす
れば、０Ｖと＋１Ｖおよび０Ｖと−１Ｖの間に固定値
（例えば、±０．５Ｖ）をしきい値とし、サンプル点が
どの領域に入るかによって２値化する。

【０００８】ここで、図１１を参照し、上述したパーシ
ャルレスポンス方式に応じて等化された再生ＲＦ信号を
バイナリデータに変換する２値化回路の一例について説
明する。この図において、１７は例えば、パーシャルレ
スポンスＰＲＳ（１，−１）で波形等化する等化回路で
ある。１８は電圧制御増幅器（以下、ＶＣＡと略す）で
ある。このＶＣＡ１８は、後述する制御信号Ｓｃに応じ
た増幅率で等化回路１７の出力を増幅して出力する。１
９はＶＣＡ１８の出力を整流して直流信号を発生する整
流回路である。

【０００９】２０は整流回路１９の出力を平滑化するロ
ーパスフィルタである。２１は基準電位Ｖｒｅｆとロー
パスフィルタ２０の出力とを差動増幅して制御信号Ｓｃ
を発生する演算増幅器である。２２，２３はそれぞれコ
ンパレータである。コンパレータ２２は、ＶＣＡ１８の
出力が−０．５Ｖ以下である場合に出力端子Ｔ１に−１
Ｖ検出信号を供給する。一方、コンパレータ２３は、Ｖ
ＣＡ１８の出力が＋０．５Ｖ以上である場合に出力端子
Ｔ２に＋１Ｖ検出信号を供給する。このような構成によ
れば、構成要素１８〜２１は自動利得制御回路（ＡＧＣ
回路）を構成しており、このＡＧＣ回路が波形等化され
た再生ＲＦ信号の振幅を一定に保ち、その上でコンパレ
ータ２２，２３が±１Ｖ検出を行う。

【００１０】

【発明が解決しようとする課題】さて、上述した従来の
２値化回路は、例えば、ＤＡＴ等のディジタル磁気記録
再生装置に適用される。この種の再生装置にあっては、
等化された再生ＲＦ信号レベルがトラックリニアリティ
誤差などにより変動し易く、こうしたレベル変動を相殺
するため、再生ＲＦ信号レベルを一定振幅に抑えるＡＧ
Ｃ回路を具備する訳である。

【００１１】ところで、今後の磁気記録技術の趨勢を鑑
みると、高密度記録の進展に応じて再生ＲＦ信号の周波
数が高まり、この結果、ＡＧＣ回路自体をアナログ回路
で構成することが次第に困難になることが予想され得
る。しかも、このＡＧＣ回路は、所望の動作特性を設定
すべく個々に調整する必要もあり、こうした点からもＡ
ＧＣ回路を省略した簡易な構成でパーシャルレスポンス
等化波形を２値化することが望まれる。そこで本発明
は、ＡＧＣ回路を具備することなく、簡易な構成でパー
シャルレスポンス等化波形を２値化することができる２
値化回路を提供することを目的としている。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明によれば、記録媒体から読み
出した再生信号をディジタル信号に変換するＡ／Ｄ変換
手段と、前記ディジタル信号を整流して直流成分を抽出
する平滑化手段と、この平滑化手段の出力に所定の演算
を施して最適しきい値信号を発生するしきい値発生手段
と、前記最適しきい値信号と前記ディジタル信号との比
較結果を出力する第１の比較手段と、前記最適しきい値
信号を極性反転すると共に、この極性反転された最適し
きい値信号と前記ディジタル信号との比較結果を出力す
る第２の比較手段とを具備することを特徴としている。

【００１３】また、請求項２に記載の発明によれば、前
記しきい値発生手段は、前記平滑化手段の出力に所定の
定数値を加算して前記最適しきい値信号を発生する加算
手段を備えることを特徴としている。さらに、請求項３
に記載の発明によれば、前記しきい値発生手段は、前記
平滑化手段の出力に所定の係数を乗算して前記最適しき
い値信号を発生する乗算手段を備えることを特徴として
いる。

【００１４】

【作用】本発明によれば、記録媒体から読み出した再生
信号をディジタル信号に変換し、平滑化手段がこのディ
ジタル信号を整流して直流成分を抽出する。そして、し
きい値発生手段が平滑化手段の出力に所定の演算を施し
て最適しきい値信号を発生し、第１の比較手段が前記最
適しきい値信号と前記ディジタル信号との比較結果を出
力すると共に、第２の比較手段が極性反転された最適し
きい値信号と前記ディジタル信号との比較結果を出力し
て再生信号を２値化する。これにより、ＡＧＣ回路を具
備することなく、簡易な構成でパーシャルレスポンス等
化波形を２値化することが可能になる。

【００１５】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は、本発明の一実施例による２値化回
路が適用されるディジタル磁気記録再生装置の概略構成
を示すブロック図である。この図において、２０は磁気
記録媒体に記録された磁気情報を抽出する再生ヘッド、
２１はこの再生ヘッド２０の出力をレベル変換するロー
タリトランスである。２２はヘッドアンプであり、ロー
タリトランス２１の出力を増幅して次段へ供給する。

【００１６】２３は、例えば、前述したパーシャルレス
ポンスＰＲＳ（１，−１）に応じてヘッドアンプ２２の
出力を波形等化して出力する等化回路である。２４はパ
ーシャルレスポンス等化波形（再生ＲＦ信号）を２値化
してバイナリデータに変換して出力する２値化回路であ
り、その構成については後述する。２５は記録時に８／
１０ブロック変換された信号を復元する１０／８ブロッ
ク変換回路である。

【００１７】すなわち、この１０／８ブロック変換回路
では、８ビット長の符号を１０ビット長に変換する周知
の８／１０ブロック変換を、元の８ビット長の符号に逆
変換するものである。２６は復調データに付加される誤
り訂正符号に応じて誤り訂正するエラー訂正回路、２７
は上記構成要素２４〜２６を対応する復調データにフェ
ーズロックさせるＰＬＬ回路である。２８はエラー訂正
された復調データをアナログ信号に変換して出力するＤ
／Ａ変換回路である。２９はＤ／Ａ変換回路２８の出力
を増幅して次段のスピーカＳＰに供給するアンプであ
る。

【００１８】次に、このような構成によるディジタル磁
気記録再生装置に適用される２値化回路２４の構成につ
いて図２を参照して説明する。図２において、３０は等
化回路２３から供給されるパーシャルレスポンス等化波
形、すなわち、再生ＲＦ信号をディジタル信号に変換し
て出力するＡ／Ｄコンバータである。このＡ／Ｄコンバ
ータ３０は、ＤＡＴの再生ＲＦ信号に対応する場合、当
該再生ＲＦ信号のチャンネルクロックは９．４ＭＨｚで
あるから、サンプリング周期は約１００ｎＳとなる。３
１はＡ／Ｄコンバータ３０の出力を整流する整流回路で
ある。整流回路３１は、入力データの極性ビットを反転
して出力する。３２は整流回路３１の出力を平滑化する
ローパスフィルタ（以下、ＬＰＦと記す）である。な
お、ＬＰＦ３２では、直流成分を発生するため、充分低
いカットオフ周波数であることが要求される。

【００１９】３３は係数乗算回路であり、ＬＰＦ３２の
出力に係数αを乗算してしきい値電圧Ｖｔ１（例えば、
≒０．５Ｖ）を発生する。なお、この係数αの意味する
ところについては後述する。３４は係数乗算回路３３か
ら出力されるデータの極性ビットを反転し、負のしきい
値電圧Ｖｔ２（例えば、≒−０．５Ｖ）を発生する符号
反転回路である。３５，３６はコンパレータである。コ
ンパレータ３５は、Ａ／Ｄコンバータ３０の出力と負の
しきい値電圧Ｖｔ２（≒−０．５Ｖ）とを比較し、Ａ／
Ｄコンバータ３０の出力が負のしきい値電圧Ｖｔ２以下
である場合に出力端Ｔ１に−１Ｖ検出出力を供給する。
また、コンパレータ３６は、Ａ／Ｄコンバータ３０の出
力としきい値電圧Ｖｔ１（≒０．５Ｖ）とを比較し、Ａ
／Ｄコンバータ３０の出力がしきい値電圧Ｖｔ１以上で
ある場合に出力端Ｔ２に＋１Ｖ検出出力を供給する。

【００２０】次に、上記構成による２値化回路の動作に
ついて、図３〜図５に示す各部波形図を参照して説明す
る。まず、前述した等化回路２３が図３（イ）に示すパ
ーシャルレスポンスＰＲＳ（１，−１）の等化波形（再
生ＲＦ信号）を発生すると、Ａ／Ｄコンバータ３０は、
同図（イ）に示すサンプリングポイントにおいて順次Ａ
／Ｄ変換し、同図（ロ）に示す離散的な波形値列を出力
する。このＡ／Ｄコンバータ３０の出力は、前述したコ
ンパレータ３５，３６の各比較入力端に供給されると共
に、整流回路３１に入力される。

【００２１】整流回路３１に入力されるＡ／Ｄコンバー
タ３０の出力は、極性反転により整流され、同図（ハ）
に示す波形値列に変換される。ところで、８／１０ブロ
ック変換後にＮＲＺＩ変調を施してパーシャルレスポン
スＰＲＳ（１，−１）で波形等化した場合、この波形値
列における「１Ｖ」と「０Ｖ」との出現確率は、およそ
１：０．６となり、「１Ｖ」の出現確率が高くなる。し
たがって、ＬＰＦ３２におけるローパスフィルタリング
により抽出される直流分は、図４（イ）に示す通り、
０．５Ｖからやや上昇し、約０．８Ｖとなる。

【００２２】次に、係数乗算回路３３は、このＬＰＦ３
２から出力される直流分を、適正なしきい値電圧レベル
に設定すべく係数αを乗算する。この場合、ＬＰＦ３２
の出力が約０．８Ｖであり、目的とするしきい値電圧レ
ベルが０．５Ｖであるから係数αは「５／８」となる。
これにより、係数乗算回路３３は、図４（ロ）に示す通
り、０．５Ｖのしきい値電圧信号Ｖｔ１を発生する。そ
して、この係数乗算回路３３の出力は、コンパレータ３
６の基準入力端に入力される一方、符号反転回路３４に
供給される。

【００２３】符号反転回路３４は、係数乗算回路３３の
出力を符号反転し、図４（ハ）に示すように、−０．５
Ｖのしきい値電圧信号Ｖｔ２を発生し、これをコンパレ
ータ３５の基準入力端に印加する。この結果、コンパレ
ータ３５，３６は、それぞれ比較入力端に供給されたＡ
／Ｄコンバータ３０の出力（図３（ロ）参照）と、基準
入力端に供給されるしきい値電圧信号Ｖｔ１，Ｖｔ２と
を比較する。そして、Ａ／Ｄコンバータ３０の出力が図
３（ロ）に示すように変化した場合、コンパレータ３６
は図４（ニ）に示すように、Ａ／Ｄコンバータ３０の出
力がしきい値電圧Ｖｔ１を超えた時に出力端Ｔ２から＋
１Ｖ検出の旨を表す「Ｈ」レベルの信号を出力する。ま
た、同様に、コンパレータ３５は図４（ホ）に示すよう
に、Ａ／Ｄコンバータ３０の出力がしきい値電圧Ｖｔ２
以下となった時に出力端Ｔ１から−１Ｖ検出の旨を表す
「Ｈ」レベルの信号を出力する。

【００２４】次に、このようにしてなされる２値化処理
において、再生ＲＦ信号（等化波形）に振幅変動がある
場合の動作について説明しておく。ＤＡＴの再生ＲＦ信
号を、回転ドラム１回転分のタイムスケールで観察する
と、定常状態では、図５（イ）に示す波形信号となるこ
とが知られている。しかしながら、トラックリニアリテ
ィ誤差が存在する場合や、再生開始直後の遷移状態で
は、同図（ロ）に示す通り、振幅が一定せず変化してし
まう。以下では、このような場合においても、安定した
２値化処理が実現することについて図５〜図６を参照し
て説明する。

【００２５】いま、例えば、図５（ロ）に示すように、
再生ＲＦ信号が振幅変動していると、これに対応してＡ
／Ｄコンバータ３０の出力も振幅変動する（同図（ハ）
参照）。次いで、整流回路３１は、この振幅変動するＡ
／Ｄコンバータ３０の出力を整流し、同図（ニ）に示す
波形信号を出力する。ＬＰＦ３２は、整流された波形信
号をローパスフィルタリングし、図６（イ）に示す波形
信号を発生する。

【００２６】次に、係数乗算回路３３は、このＬＰＦ３
２から出力される波形信号を適正なしきい値電圧レベル
に設定すべく係数αを乗算し、図６（ロ）に示すしきい
値電圧信号Ｖｔ１を発生する。そして、係数乗算回路３
３の出力は、コンパレータ３６の基準入力端に入力され
る一方、符号反転回路３４に供給される。符号反転回路
３４は、係数乗算回路３３の出力を符号反転し、図６
（ハ）に示すしきい値電圧信号Ｖｔ２を発生し、これを
コンパレータ３５の基準入力端に印加する。この結果、
コンパレータ３５，３６は、それぞれ比較入力端に供給
されたＡ／Ｄコンバータ３０の出力（図５（ロ）参照）
と、基準入力端に供給されるしきい値電圧信号Ｖｔ１，
Ｖｔ２とを比較する。

【００２７】そして、コンパレータ３６は、図６（ニ）
に示すように、Ａ／Ｄコンバータ３０の出力がしきい値
電圧Ｖｔ１を超えた時に出力端Ｔ２から＋１Ｖ検出の旨
を表す「Ｈ」レベルの信号を出力し、同様に、コンパレ
ータ３５は、図６（ホ）に示すように、Ａ／Ｄコンバー
タ３０の出力がしきい値電圧Ｖｔ２以下となった時に出
力端Ｔ１から−１Ｖ検出の旨を表す「Ｈ」レベルの信号
を出力する。このように、本発明による２値化回路によ
れば、再生ＲＦ信号の振幅レベルに応じてコンパレータ
３５，３６のしきい値電圧Ｖｔ１，Ｖｔ２が変化するか
ら、安定した２値化処理が可能になる。しかも、従来の
ように、ＡＧＣ回路を必須としないことから、高密度記
録にも対応できる上、ＡＧＣ回路の調整も必要としない
ことから、製品歩留り等の向上に寄与でき、結果的にコ
ストダウンを招致することになる訳である。

【００２８】なお、上述した実施例において、係数乗算
回路３３の乗算係数αは一定値ではなく、記録時に施さ
れるブロック変換、プリコードあるいは再生等化方式の
態様に応じてその最適値が定まるものである。また、こ
の実施例にあっては、ＬＰＦ３２から出力される直流分
に最適な係数αを乗算して適正なしきい値電圧を生成す
るようにしたが、これに替えて、図７に示す変形例のよ
うに、加算回路４０を設け、当該加算回路４０によって
ＬＰＦ３２の出力に所定の定数を加算して適正なしきい
値電圧を得るようにしても良い。すなわち、係数乗算回
路３３は、一般に、他の回路要素に比べて回路規模が大
きくなりがちであるから、これを加算回路４０に置換す
ることで、同等の機能を達成し得る上、回路規模を縮小
することも可能になる。このようにすることで、２値化
回路２４を集積回路化する際に有利になる訳である。

【００２９】

【発明の効果】本発明によれば、記録媒体から読み出し
た再生信号をディジタル信号に変換し、平滑化手段がこ
のディジタル信号を整流して直流成分を抽出する。そし
て、しきい値発生手段が平滑化手段の出力に所定の演算
を施して最適しきい値信号を発生し、第１の比較手段が
前記最適しきい値信号と前記ディジタル信号との比較結
果を出力すると共に、第２の比較手段が極性反転された
最適しきい値信号と前記ディジタル信号との比較結果を
出力して再生信号を２値化するので、ＡＧＣ回路を具備
することなく、簡易な構成でパーシャルレスポンス等化
波形を２値化することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による２値化回路が適用され
るディジタル記録再生装置の構成を示すブロック図であ
る。

【図２】本発明による２値化回路の構成を示すブロック
図である。

【図３】同実施例の動作を説明するための波形図であ
る。

【図４】同実施例の動作を説明するための波形図であ
る。

【図５】同実施例の動作を説明するための波形図であ
る。

【図６】同実施例の動作を説明するための波形図であ
る。

【図７】本発明の変形例を示すブロック図である。

【図８】従来例を説明するための図である。

【図９】従来例を説明するための図である。

【図１０】従来例を説明するための図である。

【図１１】従来例を説明するための図である。

【符号の説明】

２３等化回路２４２値化回路３０Ａ／Ｄコンバータ（Ａ／Ｄ変換手段）３１整流回路（平滑化手段）３２ローパスフィルタ（平滑化手段）３３係数乗算回路（しきい値発生手段）３４符号反転回路（第２の比較手段）３５コンパレータ（第２の比較手段）３６コンパレータ（第１の比較手段）４０加算回路（しきい値発生手段）

Claims

【特許請求の範囲】

【請求項１】記録媒体から読み出した再生信号をディ
ジタル信号に変換するＡ／Ｄ変換手段と、前記ディジタル信号を整流して直流成分を抽出する平滑
化手段と、この平滑化手段の出力に所定の演算を施して最適しきい
値信号を発生するしきい値発生手段と、前記最適しきい値信号と前記ディジタル信号との比較結
果を出力する第１の比較手段と、前記最適しきい値信号を極性反転すると共に、この極性
反転された最適しきい値信号と前記ディジタル信号との
比較結果を出力する第２の比較手段とを具備することを
特徴とする２値化回路。
【請求項２】前記しきい値発生手段は、前記平滑化手
段の出力に所定の定数値を加算して前記最適しきい値信
号を発生する加算手段を備えることを特徴とする請求項
１記載の２値化回路。
【請求項３】前記しきい値発生手段は、前記平滑化手
段の出力に所定の係数を乗算して前記最適しきい値信号
を発生する乗算手段を備えることを特徴とする請求項１
記載の２値化回路。