JPS6251887A - 高品位映像信号のレベル制御回路 - Google Patents
高品位映像信号のレベル制御回路Info
- Publication number
- JPS6251887A JPS6251887A JP60192985A JP19298585A JPS6251887A JP S6251887 A JPS6251887 A JP S6251887A JP 60192985 A JP60192985 A JP 60192985A JP 19298585 A JP19298585 A JP 19298585A JP S6251887 A JPS6251887 A JP S6251887A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data
- muse
- level parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
- Television Receiver Circuits (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
何１ 産業上の利用分野
本発明は、ＭＵＳＥデコーダの入力レベル制御回路に関
する。
する。
（口１ 従来の技術
高品位映像信号を伝送する方式としてＭＵＳＥ方式があ
る。
る。
このＭＵＳＥ方式に付いては、１９８４年３月１２日付
で日経マグロウヒル社より発行された雑誌１日経エレク
トロニクス′の第１１２〜１１６頁や、昭和５９年６月
６日のＮＨＫ総合技術研究所及びＮＨＫ放送料学基礎研
究所の創立記念講演会予講集１高品位テレビの新しい伝
送方式“や、１９８４年４月１日付で発行された日本放
送出版協会発行の雑誌ゝ電波科学“の４月号の第１０！
１〜１０８頁や、１９８４年９月１日付で発行された電
子技術出版株式会社発行の雑誌１テレビ技術′０９月号
の第１９〜２４頁に詳しく開示されている０ このＭＵＳＥ方式では送信側のエンコーダで高品位映像
信号をＴＣＩ多重サブサンプル方式を用いて帯域圧縮し
、この帯域圧縮したＭＵＳＥ信号を放送信号に変換して
伝送しておシ、放送衛星を通じて受信される放送信号は
受信機によりＭＵＳＥ信号に復調され、ついで帯域圧縮
信号をデコードするＭＵＬＦデコーダに入力され元の高
品位映像信号に復号再生される。
で日経マグロウヒル社より発行された雑誌１日経エレク
トロニクス′の第１１２〜１１６頁や、昭和５９年６月
６日のＮＨＫ総合技術研究所及びＮＨＫ放送料学基礎研
究所の創立記念講演会予講集１高品位テレビの新しい伝
送方式“や、１９８４年４月１日付で発行された日本放
送出版協会発行の雑誌ゝ電波科学“の４月号の第１０！
１〜１０８頁や、１９８４年９月１日付で発行された電
子技術出版株式会社発行の雑誌１テレビ技術′０９月号
の第１９〜２４頁に詳しく開示されている０ このＭＵＳＥ方式では送信側のエンコーダで高品位映像
信号をＴＣＩ多重サブサンプル方式を用いて帯域圧縮し
、この帯域圧縮したＭＵＳＥ信号を放送信号に変換して
伝送しておシ、放送衛星を通じて受信される放送信号は
受信機によりＭＵＳＥ信号に復調され、ついで帯域圧縮
信号をデコードするＭＵＬＦデコーダに入力され元の高
品位映像信号に復号再生される。
またＭＵ８！ｉ：信号は、ビデオディスクやビデオテー
プを記録媒体として利用でき、前記ＭＵ８１１１ｉデコ
ーダとビデオディスクプレーヤやＶＴＦＩとを組み合わ
せて高品位映像信号を再生することが考えられる。この
ＭＵＳＥデコーダは入力されるＭＵＳＥ信号中の水平同
期信号に同期するクロックによシ、ＭＵＳＥ信号のＡ／
Ｄ変換やＡ／Ｄ変換データの記憶読み出し・合成等の全
ての信号処理を為しており、高品位映像信号の正確な復
号を可能にしている。
プを記録媒体として利用でき、前記ＭＵ８１１１ｉデコ
ーダとビデオディスクプレーヤやＶＴＦＩとを組み合わ
せて高品位映像信号を再生することが考えられる。この
ＭＵＳＥデコーダは入力されるＭＵＳＥ信号中の水平同
期信号に同期するクロックによシ、ＭＵＳＥ信号のＡ／
Ｄ変換やＡ／Ｄ変換データの記憶読み出し・合成等の全
ての信号処理を為しており、高品位映像信号の正確な復
号を可能にしている。
ρＮ 発明が解決しようとする問題点しかし、このＭ
ＵＬｇデコーダには、適正レベルのＭＵＳＥ信号ばかシ
が入力されるとは限らず、例えば高品位ＶＴ１’ｌや高
品位ビデオディスクプレーヤより入力される再生ＭＵＳ
ＦＩ：信号は、そのレベルが必ずしも適正レベルにある
とは限らないＯ ＭＵＬｇデコーダーに適正レベルのＭ０８ｇ信号が入力
されず、そのままＡＤ変換されてディジタル処理が為さ
れると、ディジタル処理の段階に於て、フレーム間デー
タのレベル差に基づいて映像の動きを検出する動き検出
回路が誤動作するばかりか、水平同期信号のゼロクロス
点の位相に応答してクロックパルスを導出するクロック
パルス発生回路の応答も不安定になる。更に、高品位テ
レビジョン受像機に映出される映像の色あいや明るさも
適正な状態から外れる０ に）問題点を解決するための手段 そこで、本発明はＭＵＳＫデコーダ内に、水平同期信号
のハイレベル部分とローレベル部分の各ＡＤ変換データ
をそれぞれ積算する積算回路と、ハイレベル部分とロー
レベル部分の各積算データの差を求める減算回路と、こ
の差データの絶対値に基づいて入力されるＭＵＳ Ｅ信
号の増幅利得を割肌する可変増幅回路とを設けることを
特徴とする０ （ホ）作 用 よって、本発明によれば、水平同期信号のローレベル部
分とハイレベル部分に於けるＡＤ変換データの各平均値
が所定の値となる様に、入力されるＭＵ８ｐ信号の増幅
利得が定められるため、ＭＵＳＥ信号の増幅出力レベル
は常に一定となる０（へ）実施例 以下、本発明を画示せる＝実施例に従い説明する。
ＵＬｇデコーダには、適正レベルのＭＵＳＥ信号ばかシ
が入力されるとは限らず、例えば高品位ＶＴ１’ｌや高
品位ビデオディスクプレーヤより入力される再生ＭＵＳ
ＦＩ：信号は、そのレベルが必ずしも適正レベルにある
とは限らないＯ ＭＵＬｇデコーダーに適正レベルのＭ０８ｇ信号が入力
されず、そのままＡＤ変換されてディジタル処理が為さ
れると、ディジタル処理の段階に於て、フレーム間デー
タのレベル差に基づいて映像の動きを検出する動き検出
回路が誤動作するばかりか、水平同期信号のゼロクロス
点の位相に応答してクロックパルスを導出するクロック
パルス発生回路の応答も不安定になる。更に、高品位テ
レビジョン受像機に映出される映像の色あいや明るさも
適正な状態から外れる０ に）問題点を解決するための手段 そこで、本発明はＭＵＳＫデコーダ内に、水平同期信号
のハイレベル部分とローレベル部分の各ＡＤ変換データ
をそれぞれ積算する積算回路と、ハイレベル部分とロー
レベル部分の各積算データの差を求める減算回路と、こ
の差データの絶対値に基づいて入力されるＭＵＳ Ｅ信
号の増幅利得を割肌する可変増幅回路とを設けることを
特徴とする０ （ホ）作 用 よって、本発明によれば、水平同期信号のローレベル部
分とハイレベル部分に於けるＡＤ変換データの各平均値
が所定の値となる様に、入力されるＭＵ８ｐ信号の増幅
利得が定められるため、ＭＵＳＥ信号の増幅出力レベル
は常に一定となる０（へ）実施例 以下、本発明を画示せる＝実施例に従い説明する。
本実施例は、ＭＵＳＦ信号を褒月し、高品位映像信号を
形成するＭＵＩＥデコーダに本発明を採用するものであ
る。
形成するＭＵＩＥデコーダに本発明を採用するものであ
る。
まず、第１図は本実施例の全体の回路ブロック図を示す
０この図よシ明らかな様に、高品位ＶＴＲ等よシ導出さ
れる再生ＭＵＬＥ信号は、入力端子を介して可変増幅回
路（１）に入力された後ａｂｉｔのＡＤ変換回路（２）
に入力される。このＡＤ変換回路（２）は、サブサンプ
ル位相に一致する１４２ＭＨｚのクロック信号によシＡ
Ｄ変換をしており、このＡＤ変換データは、動きベクト
ル分離回路（３）と同期分離回路（４）に入力される。
０この図よシ明らかな様に、高品位ＶＴＲ等よシ導出さ
れる再生ＭＵＬＥ信号は、入力端子を介して可変増幅回
路（１）に入力された後ａｂｉｔのＡＤ変換回路（２）
に入力される。このＡＤ変換回路（２）は、サブサンプ
ル位相に一致する１４２ＭＨｚのクロック信号によシＡ
Ｄ変換をしており、このＡＤ変換データは、動きベクト
ル分離回路（３）と同期分離回路（４）に入力される。
同期分離回路（４１の後段に配されるクロック信号発生
回路（５１は、その発振周波数をフレーム同期パルスに
よって規定され、その発振位相を水平同期信号により規
定された６４、８ Ｍ Ｈｚの発振出力を分周すること
によシクロツク信号を導出している０更にＡＤ変換デー
タは、ノイズ低減回路（６）に入力される０このノイズ
低減回路（６）には、動きベクトル分勉回路（３）にて
分離された動きベクトルデータに合わせて第２メモリ（
７）から読出される２フイールド前と４フイールド前の
データを入力して＄、ｆｉ、４フイールド前のデータ七
ＡＤ変換データを一定の比で加え合わせることによｊ９
、ＡＤ変換データ中のノイズを抑圧している０従って、
このノイズ低減によシ得られる合成映隊データは、サブ
サンプル位相を１８０”異にする２フイールド前のフィ
ードバックデータとノイズを抑圧したＡＤ変換データと
を交互に配列したデータとなる。この合成映像データは
、まず第１メモリ（８）に順次転送される。また第１メ
モリ（８）内に予め入力されている１フイールド前と３
フイールド前のデータは、新たに合成映像データが転送
される前に第２メモリ（７）に転送される０従って、Ａ
Ｄ変換データは、４フイールド前のデータによってノイ
ズを低減されて第１メモリ（８）に転送され、１フイー
ルド後に第２メモリ（７１に転送され、２フィールド後
動きベクトルに従って第１メモリ（８）に転送され、５
フイールド後第２メモリ（７）に転送され、４フィール
ド後再び動きベクトルに従って読出されＡＤ変換データ
のノイズを抑圧して消滅することになる。
回路（５１は、その発振周波数をフレーム同期パルスに
よって規定され、その発振位相を水平同期信号により規
定された６４、８ Ｍ Ｈｚの発振出力を分周すること
によシクロツク信号を導出している０更にＡＤ変換デー
タは、ノイズ低減回路（６）に入力される０このノイズ
低減回路（６）には、動きベクトル分勉回路（３）にて
分離された動きベクトルデータに合わせて第２メモリ（
７）から読出される２フイールド前と４フイールド前の
データを入力して＄、ｆｉ、４フイールド前のデータ七
ＡＤ変換データを一定の比で加え合わせることによｊ９
、ＡＤ変換データ中のノイズを抑圧している０従って、
このノイズ低減によシ得られる合成映隊データは、サブ
サンプル位相を１８０”異にする２フイールド前のフィ
ードバックデータとノイズを抑圧したＡＤ変換データと
を交互に配列したデータとなる。この合成映像データは
、まず第１メモリ（８）に順次転送される。また第１メ
モリ（８）内に予め入力されている１フイールド前と３
フイールド前のデータは、新たに合成映像データが転送
される前に第２メモリ（７）に転送される０従って、Ａ
Ｄ変換データは、４フイールド前のデータによってノイ
ズを低減されて第１メモリ（８）に転送され、１フイー
ルド後に第２メモリ（７１に転送され、２フィールド後
動きベクトルに従って第１メモリ（８）に転送され、５
フイールド後第２メモリ（７）に転送され、４フィール
ド後再び動きベクトルに従って読出されＡＤ変換データ
のノイズを抑圧して消滅することになる。
合成データと第２メモリ（７１からのデータを入力する
静止画処理回路（９）は、静止画データを形成する。一
方、合成映像データのみを入力する動画処理回路住■は
、ノイズ低減されたＡＤ変換データより動画データを形
成する０この静止画データと動画データはミキサ旧１に
より混合されるが、この混合比は動き検出回路０ｚの出
力により定められる。
静止画処理回路（９）は、静止画データを形成する。一
方、合成映像データのみを入力する動画処理回路住■は
、ノイズ低減されたＡＤ変換データより動画データを形
成する０この静止画データと動画データはミキサ旧１に
より混合されるが、この混合比は動き検出回路０ｚの出
力により定められる。
この５２ＭＨｚのミキサデータは、フィールド内内挿回
路（１３１に入力されて６４ ＫＨｚＯ内挿データに変
換される０更に、この内挿データはＴＣＩデコーダに於
て輝度データと、時間軸伸長した２種類のカラーデータ
に変換されて同時化される。この同時化された各々第１
・第２・第３ＤＡ変換回路（１５１（１６１ｎ’ｎに入
力されてアナログの輝度信号（２）とカラー信号（ＯＮ
）（Ｏｗ）に変換される０上述する構成はＭＵＳＥデコ
ーダとして周知の構成であり、本実施例の要旨とすると
ころは入力さねるＭＵＬＥ信号のレベルを一定にするた
めの以下の構成にある。
路（１３１に入力されて６４ ＫＨｚＯ内挿データに変
換される０更に、この内挿データはＴＣＩデコーダに於
て輝度データと、時間軸伸長した２種類のカラーデータ
に変換されて同時化される。この同時化された各々第１
・第２・第３ＤＡ変換回路（１５１（１６１ｎ’ｎに入
力されてアナログの輝度信号（２）とカラー信号（ＯＮ
）（Ｏｗ）に変換される０上述する構成はＭＵＳＥデコ
ーダとして周知の構成であり、本実施例の要旨とすると
ころは入力さねるＭＵＬＥ信号のレベルを一定にするた
めの以下の構成にある。
ＡＤ変換データを入力する積算回路ｔｌＦＤは、第３図
に図示する様な水平同期信号のハイレベル部分と？−レ
ベル部分を別々に積算すべく第２図に図示する回路を採
用している。即ち、第３図に図示するａ−ｊ点でサンプ
リングされてＡＤ変換されたＡＤ変換データが第１ラッ
チ回路のに入力されると、加算回路＜２４１は第１ラッ
チ回路のＡＤ変換データと第２ラッチ回路西の積算デー
タとを加算し、その加算出力を再び第２ラッチ回路５１
に入力して積算を実現しておシ、この積算は、ノ・イレ
ベル部分とローレベル部分で別々に為され、それぞれ第
３ラッチ回路α）と第４ラッチ回路ｎＫ振分けられる０
従って、前記第１・第２ラッチ回路色５と加算回路２４
＋には、ａ点のＡＤ変換データが入力される直前と、ｆ
点のＡＤ変換データが入力される直前にリセットパルス
によりリセットされる。また、第１ラッチ回路のと第２
ラッチ回路（２４１にはクロック信号発生回路（５）よ
り共通の第１ラツチパルスが入力され、新しいＡＤ’５
換データのラッチと加算データのラッチとは同時に為さ
れる。更に、このクロック信号発生回路（５）からは、
８点とｊ点のＡＤ変換データが加算されて前記第２ラッ
チ回路■にランチされる直前に、第２ラツチパルスと第
５ラツチパルスを第３ラッチ回路Ｓと第４ラッチ回路□
に入力している。この様にして得られる積算データは、
４点のＡＤ変換データを加算しており１０ｂｉｔ の
データである。そこで、本実施例では、積算データの上
位８ ｂｉｔ を平均化データとして導出すべく、第
１第２ラツチシフタ（２）２伽！にて下位２ｂｉｔ
の切捨を為している。この動作は、ＡＤ変換データの平
均化に相当する〇 この平均化データか次段の減算回路（１９１に入力され
るとハイレベル部分とローレベル部分の平均的な差が求
められ差データが導出される。この差データはライン毎
に符号反転を来す。そこで絶対値化回路（２０１は、符
号反転する差データを絶対値化している。この絶対値化
データはノイズ等による変動分を含んでおり、積分回路
（２１Ｊは入力される数ライン分の絶対値化データを平
均化して不要変動の少ない積分データをＤＡ変換回路力
〔制御信号発生回路〕に入力している。このＤＡ変換回
路（７！ｚの出力は可変増幅回路（１１の利得制御信号
として入力さＱ、ＭＵＳＥ信号の増幅利得を制御してい
る。
に図示する様な水平同期信号のハイレベル部分と？−レ
ベル部分を別々に積算すべく第２図に図示する回路を採
用している。即ち、第３図に図示するａ−ｊ点でサンプ
リングされてＡＤ変換されたＡＤ変換データが第１ラッ
チ回路のに入力されると、加算回路＜２４１は第１ラッ
チ回路のＡＤ変換データと第２ラッチ回路西の積算デー
タとを加算し、その加算出力を再び第２ラッチ回路５１
に入力して積算を実現しておシ、この積算は、ノ・イレ
ベル部分とローレベル部分で別々に為され、それぞれ第
３ラッチ回路α）と第４ラッチ回路ｎＫ振分けられる０
従って、前記第１・第２ラッチ回路色５と加算回路２４
＋には、ａ点のＡＤ変換データが入力される直前と、ｆ
点のＡＤ変換データが入力される直前にリセットパルス
によりリセットされる。また、第１ラッチ回路のと第２
ラッチ回路（２４１にはクロック信号発生回路（５）よ
り共通の第１ラツチパルスが入力され、新しいＡＤ’５
換データのラッチと加算データのラッチとは同時に為さ
れる。更に、このクロック信号発生回路（５）からは、
８点とｊ点のＡＤ変換データが加算されて前記第２ラッ
チ回路■にランチされる直前に、第２ラツチパルスと第
５ラツチパルスを第３ラッチ回路Ｓと第４ラッチ回路□
に入力している。この様にして得られる積算データは、
４点のＡＤ変換データを加算しており１０ｂｉｔ の
データである。そこで、本実施例では、積算データの上
位８ ｂｉｔ を平均化データとして導出すべく、第
１第２ラツチシフタ（２）２伽！にて下位２ｂｉｔ
の切捨を為している。この動作は、ＡＤ変換データの平
均化に相当する〇 この平均化データか次段の減算回路（１９１に入力され
るとハイレベル部分とローレベル部分の平均的な差が求
められ差データが導出される。この差データはライン毎
に符号反転を来す。そこで絶対値化回路（２０１は、符
号反転する差データを絶対値化している。この絶対値化
データはノイズ等による変動分を含んでおり、積分回路
（２１Ｊは入力される数ライン分の絶対値化データを平
均化して不要変動の少ない積分データをＤＡ変換回路力
〔制御信号発生回路〕に入力している。このＤＡ変換回
路（７！ｚの出力は可変増幅回路（１１の利得制御信号
として入力さＱ、ＭＵＳＥ信号の増幅利得を制御してい
る。
従って、水平同期信号のローレベル部分のＡＤ変換デー
タの平均値は常に６４７２５６に規定され、ハイレベル
部分のＡＤ変換データの平均値は常に１９２／２５６に
嫂定されることになる。
タの平均値は常に６４７２５６に規定され、ハイレベル
部分のＡＤ変換データの平均値は常に１９２／２５６に
嫂定されることになる。
上述する本実施例では、ハイレベル部分とローレベル部
分の平均値の差を絶対値化した上で、この絶対値に基づ
いて利得制御をしており、ＭＵＳＥ全８Ｅ一定レベルに
することは出来るが所定レベルに規定することが困難と
なることもある。そこで、絶対値化回路（２０１の後段
に比較回路を設け、基準＠（１２８／２５６）に対する
絶対値化データの増減を検出し、比較データに基づいて
可変増幅回路（１１を制御する様にすればνＵＳＥ信号
レベルを所定レベルに増幅することが出来る。
分の平均値の差を絶対値化した上で、この絶対値に基づ
いて利得制御をしており、ＭＵＳＥ全８Ｅ一定レベルに
することは出来るが所定レベルに規定することが困難と
なることもある。そこで、絶対値化回路（２０１の後段
に比較回路を設け、基準＠（１２８／２５６）に対する
絶対値化データの増減を検出し、比較データに基づいて
可変増幅回路（１１を制御する様にすればνＵＳＥ信号
レベルを所定レベルに増幅することが出来る。
又、本実施例では、ハイレベル部とローレベル部にｒけ
る平均値を求めたが、例えば、第４図に図示する様に１
６．２ｖＨｚ＾クロック信号に同期するシフトパルスを
入力する４段のシフトレジスタωを設け、第３図の１点
に於けるＡＤ変換データが入力されるタイミングでシフ
トレジスタＱより０点に於けるＡＤ変換データを導出す
れば、減算回路１１９に於て差データを形成することが
出来る。
る平均値を求めたが、例えば、第４図に図示する様に１
６．２ｖＨｚ＾クロック信号に同期するシフトパルスを
入力する４段のシフトレジスタωを設け、第３図の１点
に於けるＡＤ変換データが入力されるタイミングでシフ
トレジスタＱより０点に於けるＡＤ変換データを導出す
れば、減算回路１１９に於て差データを形成することが
出来る。
尚、第４図中減算データは、絶対値化のため、減算によ
るキャリー出力の反転出力と共に排他論理和回路３１１
に入力され、この排他論理和データと中ヤリー出力の反
転出力とが加算回路（至）に於て加算される様に構成さ
れている。
るキャリー出力の反転出力と共に排他論理和回路３１１
に入力され、この排他論理和データと中ヤリー出力の反
転出力とが加算回路（至）に於て加算される様に構成さ
れている。
【ト： 発明の効果
よって本発明によれば、ＭＵＬｇ信号を適正レベルに保
ち乍らデコードを為すため正確な高品位映像信号を形成
することが出来その効果は大である。
ち乍らデコードを為すため正確な高品位映像信号を形成
することが出来その効果は大である。
第１図は本発明の一実施例を示す回路ブロック図、第２
図は同要部回路ブロック図、第５図はｉ号波形説明図、
第４図は他の実施例に係る要部回路ブロック図をそれぞ
れ示す。
図は同要部回路ブロック図、第５図はｉ号波形説明図、
第４図は他の実施例に係る要部回路ブロック図をそれぞ
れ示す。
Claims (1)
- （１）高品位映像信号をＴＣＩ多重サブサンプル方式を
用いて帯域圧縮して成るＭＵＳＥ信号を入力し該ＭＵＳ
Ｅ信号を復号して高品位映像信号を形成するＭＵＳＥデ
コーダに於て、 前記ＭＵＳＥ信号を信号入力とする可変増幅回路と、 前記ＭＵＳＥ信号をＡＤ変換してＡＤ変換データを導出
するＡＤ変換回路と、 水平同期信号のローレベル部分とハイレベル部分の各Ａ
Ｄ変換データを入力して積算データを導出する積算回路
と、 水平同期信号のローレベル部分とハイレベル部分のＡＤ
変換データを入力し差データを導出する減算回路と、 前記差データの絶対値に基づいて前記可変増幅回路に利
得制御信号を供給する制御信号発生回路とを、 それぞれ配して成る高品位映像信号のレベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192985A JPS6251887A (ja) | 1985-08-30 | 1985-08-30 | 高品位映像信号のレベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192985A JPS6251887A (ja) | 1985-08-30 | 1985-08-30 | 高品位映像信号のレベル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251887A true JPS6251887A (ja) | 1987-03-06 |
| JPH0583037B2 JPH0583037B2 (ja) | 1993-11-24 |
Family
ID=16300311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60192985A Granted JPS6251887A (ja) | 1985-08-30 | 1985-08-30 | 高品位映像信号のレベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251887A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170272A (ja) * | 1990-11-02 | 1992-06-17 | Nec Corp | オートレベルコントロール装置 |
| JPH04103775U (ja) * | 1991-01-24 | 1992-09-07 | 日本電気ホームエレクトロニクス株式会社 | テレビジヨン信号の自動利得制御装置 |
-
1985
- 1985-08-30 JP JP60192985A patent/JPS6251887A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170272A (ja) * | 1990-11-02 | 1992-06-17 | Nec Corp | オートレベルコントロール装置 |
| JPH04103775U (ja) * | 1991-01-24 | 1992-09-07 | 日本電気ホームエレクトロニクス株式会社 | テレビジヨン信号の自動利得制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583037B2 (ja) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745461A (en) | R,G,B level control in a liquid crystal TV using average of composite video signal | |
| US5018010A (en) | Decoder for subsampled video signal | |
| US5200834A (en) | Magnetic recording and reproducing apparatus obtaining separate clock signals from brightness and color components of a video signal | |
| US5138455A (en) | Video signal processing circuit for compressed picture insertion function of television receiver | |
| JPH0544880B2 (ja) | ||
| US5247353A (en) | Motion detection system for high definition television receiver | |
| JPS6251887A (ja) | 高品位映像信号のレベル制御回路 | |
| US5159437A (en) | Television signal converting apparatus | |
| US5170248A (en) | Motion-adaptive vertical contour compensator in television set | |
| US5311297A (en) | HDTV to conventional TV signal converting apparatus with non-linear level correction | |
| US4652938A (en) | Digital processing circuit for video signal | |
| JPS60217778A (ja) | 高品位テレビ受信機 | |
| US5192996A (en) | Video chroma signal processing circuit | |
| JPS6220406A (ja) | Ｍｕｓｅ方式用自動利得制御装置 | |
| KR100343671B1 (ko) | 팔프러스(pal+)티브이의헬퍼잡음보상회로 | |
| JPH04167872A (ja) | テレビジョン信号処理装置 | |
| JP2646965B2 (ja) | Ｍｕｓｅデコーダ動き検出回路 | |
| JP2626463B2 (ja) | 映像機器 | |
| JPH0413897Y2 (ja) | ||
| JP2823308B2 (ja) | Ｍｕｓｅ／ｎｔｓｃダウンコンバータ | |
| JPS6122379Y2 (ja) | ||
| JPS60217789A (ja) | 高品位テレビ受信機 | |
| JPS58171190A (ja) | カラ−テレビジヨン受像機 | |
| JPS6118277A (ja) | ダビング装置及びダビング信号形成方法 | |
| JPH04346594A (ja) | ディジタルコンポーネントビデオ信号の処理装置 |