JPH071868B2 - アナログ−ディジタル変換装置 - Google Patents

アナログ−ディジタル変換装置

Info

Publication number
JPH071868B2
JPH071868B2 JP63021511A JP2151188A JPH071868B2 JP H071868 B2 JPH071868 B2 JP H071868B2 JP 63021511 A JP63021511 A JP 63021511A JP 2151188 A JP2151188 A JP 2151188A JP H071868 B2 JPH071868 B2 JP H071868B2
Authority
JP
Japan
Prior art keywords
signal
digital
multiplier
analog
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63021511A
Other languages
English (en)
Other versions
JPH01196920A (ja
Inventor
伸夫 黒河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63021511A priority Critical patent/JPH071868B2/ja
Publication of JPH01196920A publication Critical patent/JPH01196920A/ja
Publication of JPH071868B2 publication Critical patent/JPH071868B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は,アナログ−ディジタル変換装置の特に微小
信号の分解能に関するものである。
〔従来の技術〕
第3図は,従来のアナログ−ディジタル変換装置の概念
図である。図において(1)はA/Dコンバータである。
次に動作について説明する。入力アナログ信号(11)が
A/Dコンバータ(1)のIN側に入力されると,A/Dコンバータ
(1)はディジタル信号(12)に変換しOUT側に出力する。
第2図(a)(破線)はA/Dコンバータの理想的入出力
特性,第2図(a)実線は現実上の入出力特性である。
ところで,A/Dコンバータ(1)の入出力特性は理想的には
第2図(a)の破線で示す如く直線性を持つ。しかし実
際には,第2図(a)の実線で示す如く入力信号レベル
が微小時不感帯を持っている。
〔発明が解決しようとする課題〕
従来のアナログ−ディジタル変換装置は以上のようにA/
Dコンバータ(1)単体に第2図(a)実線で示す入出力特
性があるため,微小入力アナログ信号(11)をディジタ
ル信号(12)に変換できないという課題があった。
この発明はかかる課題を解決するためになされたので,
大入力アナログ信号からの微小入力アナログ信号までデ
ィジタル信号に変換できるようにすることを目的とす
る。
〔課題を解決するための手段〕
この発明に係るアナログ−ディジタル変換装置は,従来
どおり入力アナログ信号をA/D変換するだけでなく,微
小入力時のA/Dコンバータの不感帯領域を避けるために
入力信号を増幅しA/D変換するラインを追加し,この2
つのディジタル信号を入力信号レベルに応じて重み付け
して合成したものである。
〔作 用〕
この発明においては,微小入力時のA/Dコンバータの不
感帯領域が狭帯域となることによって,微小入力から大
入力まで高範囲にわたる高精度なA/D変換が提供され得
る。
〔実施例〕
第1図はこの発明の一実施例を示すものである。第1図
において,(1)はアナログ信号(11)をA/D変換しディジ
タル粗信号(13)を生成する第1のA/Dコンバータ,(2)
は上記入力アナログ信号(11)をN倍に増幅しアナログ
精信号(21)を生成する増幅器,(3)はこのアナログ精
信号(21)をA/D変換し第2図(b)に示すディジタル
N倍信号(31)を生成する第2のA/Dコンバータ,(4)は
このディジタル倍信号(31)を1/N倍にしディジタル精
信号(41)を生成する第1の乗算器,(5)は上記ディジ
タルN倍信号(31)から重み付け関数を発生させる重み
付け関数発生器,(6)はディジタルN倍信号(31)を自
乗し第2図(C)に示すX2関数を生成する第2の乗算
器,(7)は乗算器(6)の出力を単位定数IIから減算し第2
図(d)に示すII−X2関数を生成する減算器,(8)はこ
の減算器(7)の出力とディジタル精信号(41)を乗算し
重み付き精信号(81)を生成する第3の乗算器,(9)は
乗算器(6)の出力とディジタル粗信号(13)を乗算し重
み付き粗信号(91)を生成する第4の乗算器,(10)は乗
算器(8)と乗算器(9)の出力を加算しディジタル信号(1
2)を生成する加算器である。
次に動作につて説明する。第2図(a)の実線に示すと
おりA/Dコンバータ(1)には不感帯が存在する。この範囲
を±D,このときの入力電圧範囲を±x1[V]とする。増
幅器(2)にてN倍された入力アナログ信号(11)はA/Dコ
ンバータ(3)で変換後,第2図(b)に示すとおり不感
帯範囲±Dに相当する入力電圧は±x2[V]となる。こ
こにおいて, x2=1/N×x1 [V] が成り立つ。
したがって,乗算器(4)にて1/N倍されたディジタル精信
号(41)の不感帯領域は±1/N×Dとなることは明らか
である。なお,第2図(b)におけるx3[V]は,ディ
ジタルN倍信号(31)が出力の飽和により最大となると
きの入力電圧を表わしている。
次に重み付け関数発生器(5)の動作について説明する。
乗算器(6)にて入力信号であるディジタルN倍信号(3
1)を自乗し,第2図(C)に示すX2関数を生成する。
第2図(c)においてIIは本関数の単位定数であり,乗
算器(8),乗算器(9)の演算結果はII×x=xとなるもの
とする。また,x4かつx1<x4<x3を満たす定数である。以上のような定数
を用いて,減算器(7)にて第2図(d)に示すII−X2
数が生成される。
ディジタル精信号(41),及びディジタル粗信号(13)
はこのII−X2,X2関数と乗算器(8),乗算器(9)と各々乗
算され加算器(10)にて加算されディジタル信号(12)と
して合成される。
以上により,第2図(e)に示すとおり,不感帯範囲は
入力電圧±x2(=±1/N×x1)に狭まりx2〜x1の範囲はI
I−X2関数に比例する曲線で近似され,さらにx1以上の
範囲ではA/Dコンバータ(1)の入出力特性となる。
〔発明の効果〕
この発明は,以上のように微小入力時のA/Dコンバータ
の不感帯領域を避けるために入力信号を増幅しA/D変換
するラインを追加したので,不感帯領域が狭帯域となる
効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す概観図,第2図
(a)はA/Dコンバータ(1)の理想上(破線),現実上
(実線)の入出力特性を示す図,第2図(b)は入力ア
ナログ信号対ディジタルN倍信号の入出力特性を示す
図,第2図(c)は乗算器(6)の出力X2を示す図,第2
図(d)は減算器(7)の出力II−X2を示す図,第2図
(e)はこの発明におけるアナログ−ディジタル変換装
置の理想上(破線),現実上(実線)入出力特性を示す
図,第3図は従来のアナログ−ディジタル変換装置を示
す概観図である。 図において,(1),(3)は第1,第2のA/Dコンバータ,(2)
は増幅器,(4),(6),(8),(9)は第1,第2,第3,第4の乗
算器,(5)は重み付け関数発生器,(7)は減算器,(10)は
加算器,(11)は入力アナログ信号,(12)はディジタ
ル信号,(13)はディジタル粗信号,(21)はアナログ
精信号,(31)はディジタルN倍信号,(41)はディジ
タル精信号,(81)は重み付き精信号,(91)は重み付
き粗信号である。 なお,図中同一あるいは相当部分には同一符号を付して
示してある。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】アナログ信号をA/D変換し、ディジタル粗
    信号を生成する第1のA/Dコンバータと、上記アナログ
    信号をN倍に増幅し、アナログ精信号を生成する増幅器
    と、上記増幅器からの出力信号をA/D変換し、ディジタ
    ルN倍信号を生成する第2のA/Dコンバータと、上記デ
    ィジタルN倍信号を1/N倍し、ディジタル精信号を生成
    する第1の乗算器と、上記ディジタルN倍信号を自乗
    し、X2関数を生成する第2の乗算器、上記第2の乗算器
    の出力信号とX2関数の単位定数IIとからII−X2関数を生
    成する減算器とを有する重み付け関数発生器と、上記第
    1の乗算器の出力信号と上記減算器の出力信号とを乗算
    し、重み付き精信号を生成する第3の乗算器と、上記第
    1のA/D変換器の出力信号と上記第2の乗算器の出力信
    号とを乗算し、重み付き粗信号を生成する第4の乗算器
    と、上記第3の乗算器の出力信号と上記第4の乗算器の
    出力信号とを加算する加算器とを備えたアナログ−ディ
    ジタル変換装置。
JP63021511A 1988-02-01 1988-02-01 アナログ−ディジタル変換装置 Expired - Lifetime JPH071868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63021511A JPH071868B2 (ja) 1988-02-01 1988-02-01 アナログ−ディジタル変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63021511A JPH071868B2 (ja) 1988-02-01 1988-02-01 アナログ−ディジタル変換装置

Publications (2)

Publication Number Publication Date
JPH01196920A JPH01196920A (ja) 1989-08-08
JPH071868B2 true JPH071868B2 (ja) 1995-01-11

Family

ID=12056996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63021511A Expired - Lifetime JPH071868B2 (ja) 1988-02-01 1988-02-01 アナログ−ディジタル変換装置

Country Status (1)

Country Link
JP (1) JPH071868B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335717A (ja) * 1991-05-13 1992-11-24 Korugu:Kk Ad変換器
WO2006113926A2 (en) 2005-04-20 2006-10-26 Zuca, Inc. Mobile storage unit
US10647340B2 (en) 2016-08-30 2020-05-12 Zuca, Inc. Mobile storage device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59104631U (ja) * 1982-12-28 1984-07-14 株式会社東芝 アナログ・デイジタル変換器
JPS62264727A (ja) * 1986-05-12 1987-11-17 Matsushita Electric Ind Co Ltd Ad変換装置
JPS62290319A (ja) * 1986-06-09 1987-12-17 株式会社東芝 回路しや断器の引外し回路

Also Published As

Publication number Publication date
JPH01196920A (ja) 1989-08-08

Similar Documents

Publication Publication Date Title
US4658368A (en) Peak position detector
JPH095160A (ja) フーリエ分光器
JPH071868B2 (ja) アナログ−ディジタル変換装置
JPH02250564A (ja) クランプ装置と自動利得制御装置
JPH07162312A (ja) ノイズシェイパ
JP2001004752A (ja) デジタルパルスプロセッサ
JPS59104826A (ja) A/d変換装置
JP2002198816A (ja) アナログーディジタル変換装置
JPS62204617A (ja) 高分解能a/dコンバ−タ
JPH0452925A (ja) アナログ掛算器
JPH063465Y2 (ja) 信号処理装置用入力装置
JP2716723B2 (ja) 信号変換装置
JPH0528832Y2 (ja)
JPH0625940U (ja) アナログ乗算制御回路
RU2037795C1 (ru) Преобразователь крутящего момента
JPH0121361Y2 (ja)
JPS6331224A (ja) A/d変換サンプル値の精度改善方式
SU860022A2 (ru) Стабилизатор переменного напр жени
SU574722A1 (ru) Множительное устройство
JPH0554723B2 (ja)
JPS604322A (ja) デイジタルagc回路
JPH0514879U (ja) 振動台制御装置
JPH0157308B2 (ja)
JPH07260851A (ja) サーボアナライザ
JPH0227843B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 14