JP2716723B2 - 信号変換装置 - Google Patents

信号変換装置

Info

Publication number
JP2716723B2
JP2716723B2 JP63076623A JP7662388A JP2716723B2 JP 2716723 B2 JP2716723 B2 JP 2716723B2 JP 63076623 A JP63076623 A JP 63076623A JP 7662388 A JP7662388 A JP 7662388A JP 2716723 B2 JP2716723 B2 JP 2716723B2
Authority
JP
Japan
Prior art keywords
signal
input terminal
output terminal
processing unit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63076623A
Other languages
English (en)
Other versions
JPS63258118A (ja
Inventor
ウィルヘルムス・ヨハネス・ウィルヘルミナ・キッツェン
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPS63258118A publication Critical patent/JPS63258118A/ja
Application granted granted Critical
Publication of JP2716723B2 publication Critical patent/JP2716723B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/24Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/20Arrangements for performing computing operations, e.g. operational amplifiers for evaluating powers, roots, polynomes, mean square values, standard deviation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Feedback Control In General (AREA)
  • Amplitude Modulation (AREA)

Description

【発明の詳細な説明】 本発明は第1電気信号を受ける入力端子と、この入力
端子に結合された第1入力端子、第2入力端子及び出力
端子を有する第1信号合成ユニットと、この信号合成ユ
ニットの出力端子に結合された入力端子、第1信号合成
ユニットの第2入力端子に結合された第1出力端子及び
第2出力端子を有し入力端子に供給された信号を所定冪
n乗すると共にn乗された信号を第1出力端子に供給
し、かつ入力端子に供給された信号を処理してこれを第
2出力端子に供給する信号処理ユニットと、前記信号処
理ユニットの第2出力端子に結合され第2電気信号を出
力する出力端子とを具え、第1電気信号を第2電気信号
に変換する信号変換装置に関するものである。
この種の信号変換装置はヨーロッパ特許出願明細書EP
-118114、第9図から既知であり、ダイナミックレンジ
変換器に用いられる。
上記ヨーロッパ特許出願明細書から既知のダイナミッ
クレンジ変換器では信号合成ユニットによって入力信号
をも冪数bで累乗して第2出力端子に供給するようにし
ている。従って変換比b/n(ここにb及びnは整数)
は、かかる既知のダイナミックレンジ変換器で得ること
ができる。n及びbを変数とした場合、1/nに等しく、
変換比間のステップも1/nに等しい最小変換比から多数
の変換比を得ることができる。
このことは、n及びbの制限された、即ち、高くなり
過ぎない最大値に対し、調整すべき、かつ、妥当な精度
で達成し得る変換比の数が制限されるようになることを
意味する。
本発明の目的はダナミックレンジ変換器に用いる際に
妥当な精度で変換比の数を多くし得、しかも、所望に応
じ、1/nよりも小さな変換比が得られるようにした上述
した種類の信号変換装置を提供せんとするにある。
本発明は第1電気信号を受ける入力端子と、この入力
端子に結合された第1入力端子、第2入力端子及び出力
端子を有する第1信号合成ユニットと、この信号合成ユ
ニットの出力端子に結合された入力端子、第1信号合成
ユニットの第2入力端子に結合された第1出力端子及び
第2出力端子を有し入力端子に供給された信号を所定冪
n乗すると共にn乗された信号を第1出力端子に供給
し、かつ入力端子に供給された信号を処理してこれを第
2出力端子に供給する信号処理ユニットと、前記信号処
理ユニットの第2出力端子に結合され第2電気信号を出
力する出力端子とを具え、第1電気信号を第2電気信号
に変換する信号変換装置において、前記信号処理ユニッ
トは前記入力端子と、出力端子が前記信号処理ユニット
の出力端子に結合された第2信号合成ユニットの夫々第
1及び第2入力端子との間に結合された少なくとも2つ
の信号通路を具え、かつ、少なくとも一方の信号通路は
その入力端子に供給される信号の冪数を少なくとも1乗
上昇させると共に冪数を少なくとも1乗上昇させた信号
をその出力端子に供給する累乗手段を設けるようにした
ことを特徴とする。
本発明の実施に当り、第2信号合成ユニットには一定
値の信号を供給する追加の入力端子を設ける。
前記ヨーロッパ特許出願明細書から既知のダイナミッ
クレンジ変換器に用いられる信号変換装置では、第1信
号合成ユニットによってその第1及び第2入力端子に供
給される信号を乗算すると共に第1信号合成ユニットの
出力端子及び信号処理ユニットの入力端子間に積分器を
設け、第1信号合成ユニットの出力端子を第3信号合成
ユニットの第1入力端子に結合し、この第3信号合成ユ
ニットには第2入力端子及び前記積分器の入力端子に結
合された出力端子を設けるようにしている。しかし,こ
の場合には信号変換装置は、出力信号yが入力信号xの
累乗の関数、即ち、y=x-P(ここにPはダイナミック
圧縮器に対し0及び1の間の値となる変換比である)と
なるダイナミックレンジ信号変換装置に用いる為だけの
ものではない。或いは又、同様の装置をダイナミックレ
ンジ変換器以外の装置に用いることもできる。例えば、
入力信号の関数が後述するように、関数x-Pとは相違
し、例えば、関数y=log xとなるような装置によって
出力信号を得ることができる。
本発明は、次に示す認識、即ち、第1信号合成ユニッ
トへのフィードバックを行うことにより、1に等しくな
い所定冪数で累乗された第1電気信号に比例する信号を
信号処理ユニットの入力側に発生し得るという事実を基
としてなしたものである。信号処理ユニットでは級数展
開を関連する冪数で乗算した第1電気信号を行う。この
級数展開は一層正確となる。即ち第1電気信号自体の級
数展開が行われた場合に比較して所望の信号が良好とな
る。従って得られるべき第2電気信号は本発明により良
好となり、従って精度を著しく高めることができる。
第1信号合成ユニットを適用して第1信号入力側の信
号を第2信号入力側の信号に加算する場合には第2電気
信号を第1電気信号の対数に比例する信号とする。
信号処理ユニットに入力端子と第2信号合成ユニット
の夫々第1入力端子及び第2入力端子との間に結合され
た第1及び第2信号通路を具え、第1信号通路には第1
係数乗算器を設け、第2信号通路には直列配置の二乗器
及び第2係数乗算器を設ける。
しかし、信号処理ユニットに、その入力端子と第2信
号合成ユニットの第3入力端子との間に第3信号通路を
設け、この第3信号通路に直列配置の他の累乗手段及び
第3係数乗算器を設け、前記他の累乗手段はその第1及
び第2入力端子を前記信号処理ユニットの入力端子及び
前記二乗器の出力端子に夫々接続すると共にその2つの
入力端子に供給される信号を乗算して積の値を出力側に
発生し得るようにする場合には、精度を更に向上させる
こともできる。上記各係数乗算器は、その入力端子に供
給される信号に1を乗算する場合には省略することがで
きる。
これがため本発明によればかかる配置にはその信号処
理ユニットに少なくとも2つの信号通路を設ける。チャ
ネル内の係数乗算器を一定値のものとする場合には少な
くとも2つの信号通路内の係数乗算器は零に等しくない
乗算係数を有するようにする必要がある。信号通路の係
数乗算を任意に調整し得るようにする場合には上述した
要求は適用しない。
図面につき本発明を説明する。
第1図に示す本発明信号変換装置はその入力端子1を
乗算器の形態の第1信号合成ユニット3の第1入力端子
2に接続して第1電気信号を受け得るようにする。この
乗算器3の出力端子5を加算器の形態の信号合成ユニッ
ト6の第1入力端子7に結合する。この信号合成ユニッ
ト6の第2入力端子には値kの一定な信号を供給する。
信号合成ユニット6の出力端子9を積分器11の入力端子
10に結合し、これにより信号を正の値のみに制限して不
安定性を防止し得るようにする。かかる積分器は、ヨー
ロッパ特許出願118144の特に第4図の参照番号1204で示
される素子から既知である。積分器11の出力端子を信号
処理ユニット14の第1入力端子13に接続する。信号処理
ユニット14はその第2出力端子15を反転増幅器18を経て
乗算器3の第2入力端子4に結合すると共にその出力側
16を出力端子17に結合して第2電気信号を供給し得るよ
うにする。信号処理ユニット14はその入力端子13に供給
される信号を所定冪数n(第1図ではn=3とする)累
乗してn乗された信号を第1出力端子に供給し得るよう
にする。又、信号処理ユニット14によってもその入力端
子13に供給された信号を処理して第2出力端子16に供給
し得るようにする。
この目的のため、信号処理ユニット14を次に示すよう
に構成する。即ち、信号処理ユニット14は、入力端子13
及び第2信号合成ユニット22の関連する入力端子21.1,2
1.2,…間に結合された少なくともとも2つの通信通路
(第1図の例では3つの信号通路)20.1,20.2,…を具え
る。信号合成ユニット22の出力端子23を信号処理ユニッ
ト14の出力端子16に結合する。信号通路の少なくとも1
つの信号通路は累乗手段を具え、これによりその入力端
子に供給される信号の冪数を少なくとも1乗上昇させて
これを出力端子に供給する。信号通路20.2は二乗器の形
状の累乗手段24.1を具え、この二乗器で入力端子25.1に
供給される信号を二乗する。信号通路20.3は乗算器の形
状の累乗手段24.2を具え、これによりその入力端子25.2
に供給される信号を、三乗し得るようにする。この目的
のため、第2入力端子25.3を二乗器24.1の出力端子26.1
に結合する。乗算器24.2の出力端子26.2を出力端子15に
結合して出力端子15に三乗された(n=3)入力信号が
現れるようにする。
信号合成ユニット22には一定の信号c0を供給する追加
の入力端子21.4を設ける。又、信号通路20.1,20.2及び2
0.3は、係数乗算器27.1,27.2及び27.3を具え、かつ、係
数乗算器27.0を設けてこれに信号c0を得るための一定値
“1"を供給し得るようにする。
かかる信号変換装置は次に示すように作動する。信号
変換装置の信号を適宜調整して積分器11の入力端子10の
信号が(ほぼ)零に等しくなるようにする。これがた
め、次に示すような関係を得ることができる。
k−x・u3=0 ……(1) 又は u=(x/k)-1/3 ……(2) 従って、出力信号yは次に示すように表わすことがで
きる。
又はk=1の場合 これは出力信号yが1に等しくない冪数まで入力信号
で級数展開されて表わされることを意味する。
この信号変換装置によって関数f(x)=x-p、ここ
に0≦p≦1及び0≦x≦1、を得ることができる。こ
れがためこの信号変換装置は圧縮器として作動させるこ
とができる。これは次式から明らかである。
又、N=4及びn=3とすると、式(4)の級数展開を
得ることができる。この式(4)ではcjをチェビシェフ
の多項式の級数展開によって決め、従ってxを例えば0.
01及び0.1間の値とすると、式(5)は所望の信号f
(x)に対し最小の変位を有するようになる。又、式
(5)は、p及びn間に何等の関係も必要としないた
め、pも1/nよりも小さくなるように選定することがで
きることを示す。
又、関数f(x)−x-Pも次式で示す級数展開により
直接概算することができる。
ここに、cj′(j=0,…,N−1)はチェビシェフの多
項式の級数展開によって決めることができる。実際上、
チェビシェフの多項式の級数展開によってcj′を決める
ことによりこれらの係数を得ることができ、これら係数
によってこれを式(6)に代入してxの制限範囲(例え
ば0.01≦x≦1)に関し所望の信号yに対し最小可能な
変位を有する信号y′を発生し得るようにする。更に、
かかる級数展開(Nに対しては多くなくなり過ぎない)
は十分正確な結果を発生しない。
又、式(5)による級数展開によって良好な結果を得
ることができる。即ち、特に次の理由によって所望の信
号に対する最小変位を式(6)による場合よりも少なく
することができる。上述したように変数xの範囲は式
(6)に対し例えば0.01及び1の間とする。これは、式
(5)の変数x-1/nの範囲がn=3に対しほぼ1及び5
の間にあることを意味する。式(5)による関数z
3p(ここにzは1及び5の間にある)は式(6)による
関数x-p(xは0.01及び1の間)の概算よりも一層正確
になる。その理由は変数のダイナミック範囲の減少によ
る利得精度が冪数の変化による精度の損失よりも大きい
からである。これがためN=3及びn=2の場合の式
(5)によって多くとも0.16dBに等しい変位を生ぜしめ
ることができる。信号yを関数x-1/3の級数に展開する
場合には、即ち、n=3とする場合には、良好な結果を
得ることができる。N=4及び0.01≦x≦1の場合に
は、式(5)従って式(4)によって多くとも0.16dBに
等しい変位を発生させることができる。これがため、式
(5)を用い、係数cJを適宜に選定することにより十分
な精度で0≦p≦1の範囲の変換比pの任意の値に対し
所望の関数を得ることができる。
この場合、チェビシェフの多項式の級数展開の理論は
既知であり、例えば、ツェー・エー・フレーベルクによ
る著書“イントロダクション ツゥヌーメリカル アナ
リシス”(アディソン−ウェスレイ パブリック カン
バニー)に記載されている。
第2図は本発明信号変換装置の第2例を示す。本例で
は第1信号合成ユニット3′を追加する。又、信号処理
ユニット14′は第1図の信号処理ユニット14よりも僅か
だけ相違させて構成する。この場合には2つの信号通路
20.1及び20.2のみが形成される。しかし、更に多数の信
号通路を設けて精度を向上させ得ることは勿論である。
本例信号変換装置は次のように作動する。信号変換装
置の信号を適宜調整して積分器11の入力側の信号がほぼ
零となるようにする。従って次式が得られる。
x−u2=0 …(7) 又は u=x1/2 …(8) 従って出力信号yは次式のように表わされる。
本例でも出力信号yは1に等しくない冪数に対し入力
信号xの級数展開として表わすことができる。
関数y=log x(0<x≦1)はこの信号変換装置に
よって得ることができる。この関数を次式に示す。
n=2の場合には、式(9)に従って級数展開を行うこ
とができる。
式(10)を用いる場合には、関数f(x)=log xの
概算を行うことができ、この概算は、特に次の理由で式
(6)の級数展開による場合よりも一層正確である。式
(6)に対しても、変数(x)は再び、例えば、0.01及
び1の範囲となる。これは、n=3の場合、式(10)の
変数x1/nがほぼ0.2及び1の範囲となることを意味す
る。関数3log z(ここにzは0.2及び1の間)の式(1
0)よる概算は式(6)による関数log x(xは0.01及び
1の間)の概算よりも一層正確である。その理由は、変
数のダイナミック範囲の減少による利得精度が、対数式
(10)の前の乗算係数(n=3)の追加による精度の損
失よりも大きいからである。
本発明は上述した例にのみ限定されるものではなく、
要旨を変更しない範囲内で種々の変形を施すことができ
る。例えば、積分器は本発明の要旨ではないため、所望
に応じ省略することができる。又、信号変換装置はアナ
ログ形態としても良く、デジタル形態としても良い。
【図面の簡単な説明】
第1図はダイナミックレンジ変換器に用いる本発明信号
変換装置の第1例を示す回路図、 第2図は対数関数を得るために用いる本発明信号変換装
置の第2例を示す回路図である。 1……入力端子 3,6……信号合成ユニット 11……積分器、14……信号処理ユニット 17……出力端子、18……反転増幅器 20.1〜20.3……信号通路、22……信号合成ユニット 24.1,24.2……累乗手段、27.0〜27.3……係数乗算器

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】第1電気信号を受ける入力端子と、この入
    力端子に結合された第1入力端子、第2入力端子及び出
    力端子を有する第1信号合成ユニットと、この信号合成
    ユニットの出力端子に結合された入力端子、第1信号合
    成ユニットの第2入力端子に結合された第1出力端子及
    び第2出力端子を有し入力端子に供給された信号を所定
    冪n乗すると共にn乗された信号を第1出力端子に供給
    し、かつ入力端子に供給された信号を処理してこれを第
    2出力端子に供給する信号処理ユニットと、前記信号処
    理ユニットの第2出力端子に結合され第2電気信号を出
    力する出力端子とを具え、第1電気信号を第2電気信号
    に変換する信号変換装置において、前記信号処理ユニッ
    トは前記入力端子と、出力端子が前記信号処理ユニット
    の出力端子に結合された第2信号合成ユニットの夫々第
    1及び第2入力端子との間に結合された少なくとも2つ
    の信号通路を具え、かつ、少なくとも一方の信号通路は
    その入力端子に供給される信号の冪数を少なくとも1乗
    上昇させると共に冪数を少なくとも1乗上昇させた信号
    をその出力端子に供給する累乗手段を設けるようにした
    ことを特徴とする信号変換装置。
  2. 【請求項2】前記第2信号合成ユニットには一定値の信
    号を供給する追加の入力端子を設けるようにしたことを
    特徴とする請求項1に記載の信号変換装置。
  3. 【請求項3】前記信号処理ユニットは前記入力端子と前
    記第2信号合成ユニットの第1及び第2入力端子との間
    に夫々結合された第1及び第2信号通路を具え、第1信
    号通路には第1係数乗算器を設け、前記第2信号通路に
    は直列接続の二乗器及び第2係数乗算器を設けるように
    したことを特徴とする請求項1又は2に記載の信号変換
    装置。
  4. 【請求項4】前記信号処理ユニットは前記入力端子と第
    2信号合成ユニットの第3入力端子との間に結合された
    第3信号通路を具え、この第3信号通路には直列接続の
    他の累乗手段及び第3係数乗算器を設け、この他の累乗
    手段の第1及び第2入力端子を前記信号処理ユニットの
    入力端子及び前記二乗器の出力端子に夫々結合すると共
    に両入力端子に供給された信号を乗算してその積を出力
    端子に供給するようにしたことを特徴とする請求項3に
    記載の信号変換装置。
  5. 【請求項5】冪数をn=3とし、前記他の累乗手段の出
    力端子を前記信号処理ユニットの第1出力端子に結合す
    るようにしたことを特徴とする請求項4に記載の信号変
    換装置。
  6. 【請求項6】入力端子に供給される信号を係数1で乗算
    する場合には当該係数乗算器を省略するようにしたこと
    を特徴とする請求項3又は4に記載の信号変換装置。
  7. 【請求項7】前記第1信号合成ユニットによってその第
    1及び第2入力端子に供給される信号を乗算するように
    したことを特徴とする請求項1〜6の何れかの項に記載
    の信号変換装置。
  8. 【請求項8】前記第1信号合成ユニットによって第1入
    力端子の信号を第2入力端子の信号に加算するようにし
    たことを特徴とする請求項1〜6の何れかの項に記載の
    信号変換装置。
  9. 【請求項9】前記第1信号合成ユニットの出力端子と前
    記信号処理ユニットの入力端子との間に積分器を設ける
    ようにしたことを特徴とする請求項7又は8に記載の信
    号変換装置。
  10. 【請求項10】前記第1信号合成ユニットの出力端子を
    第3信号合成ユニットの第1入力端子に結合し、この第
    3信号合成ユニットには第2入力端子と、前記積分器の
    入力端子に結合された出力端子とを設けるようにしたこ
    とを特徴とする請求項7に従属する請求項9に記載の信
    号変換装置。
JP63076623A 1987-04-01 1988-03-31 信号変換装置 Expired - Lifetime JP2716723B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8700763A NL8700763A (nl) 1987-04-01 1987-04-01 Inrichting voor het omzetten van een eerste elektrische signaal in een tweede elektrische signaal.
NL8700763 1987-04-01

Publications (2)

Publication Number Publication Date
JPS63258118A JPS63258118A (ja) 1988-10-25
JP2716723B2 true JP2716723B2 (ja) 1998-02-18

Family

ID=19849793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63076623A Expired - Lifetime JP2716723B2 (ja) 1987-04-01 1988-03-31 信号変換装置

Country Status (6)

Country Link
US (1) US4939688A (ja)
EP (1) EP0286166B1 (ja)
JP (1) JP2716723B2 (ja)
KR (1) KR0131328B1 (ja)
DE (1) DE3867882D1 (ja)
NL (1) NL8700763A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2816624B2 (ja) * 1991-04-01 1998-10-27 モトローラ・インコーポレイテッド 2乗演算を実行する速度改良型データ処理システム及びその方法
US5802190A (en) * 1994-11-04 1998-09-01 The Walt Disney Company Linear speaker array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2879002A (en) * 1956-07-26 1959-03-24 Bendix Aviat Corp Analog squaring and square rooting circuits
US3086166A (en) * 1959-01-08 1963-04-16 Singer Inc H R B Cubic function generator
US3320411A (en) * 1959-05-11 1967-05-16 Yuba Cons Ind Inc Methods and apparatus for generating exponential and power functions
GB1467484A (en) * 1974-02-19 1977-03-16 Rosemount Eng Co Ltd Analogue computers
US3894212A (en) * 1974-03-11 1975-07-08 Coulter Electronics Analog power computer
JPS5736364A (ja) * 1980-08-14 1982-02-27 Ohkura Electric Co Ltd Kansuhatsuseiki
US4532604A (en) * 1982-09-16 1985-07-30 Ampex Corporation Predistortion circuit
NL8300468A (nl) * 1983-02-08 1984-09-03 Philips Nv Digitale dynamiek omzetter.

Also Published As

Publication number Publication date
NL8700763A (nl) 1988-11-01
JPS63258118A (ja) 1988-10-25
EP0286166B1 (en) 1992-01-22
KR880013316A (ko) 1988-11-30
US4939688A (en) 1990-07-03
EP0286166A1 (en) 1988-10-12
DE3867882D1 (de) 1992-03-05
KR0131328B1 (en) 1998-04-24

Similar Documents

Publication Publication Date Title
EP0159546A1 (en) Digital graphic equalizer
JP3250801B2 (ja) ディジタルフィルタに使用するための係数を生成するためのシステム
JPS59148417A (ja) デイジタル・ダイナミツク・レンジ・コンバ−タ
JP2009545749A (ja) 拡張レンジrms−dc変換器
JP2716723B2 (ja) 信号変換装置
WO1989006467A1 (en) Method for approximating a value which is a nonlinear function of the linear average of pixel data
US5712874A (en) Noise shaper capable of generating a predetermined output pattern in no-signal condition
JPS6367024A (ja) アナログ電気信号のアナログ/デイジタル変換器
US5298868A (en) Gain control amplifier
US4823298A (en) Circuitry for approximating the control signal for a BTSC spectral expander
JP3029361B2 (ja) 自動利得制御回路
EP0178936B1 (en) Variable emphasis circuit
JP2847913B2 (ja) アナログ掛算器
JP2705060B2 (ja) デイジタル信号処理装置
JP2556723B2 (ja) 量子化器
JP4066893B2 (ja) Pwm型d級増幅器
JP3074890B2 (ja) 電力増幅装置
JP2611242B2 (ja) 振幅圧縮伸長回路
JPS6037826A (ja) A/d変換装置
JPH06152291A (ja) 入力信号のダイナミックレンジ圧縮装置
JP3045244B2 (ja) 映像信号圧縮回路
JP3497813B2 (ja) デジタル・オーディオ・ダイナミックレンジ圧縮装置
JP3501196B2 (ja) 振幅圧縮伸張装置
JP3252592B2 (ja) デジタルagc装置
JPH03217898A (ja) エンベロープフォロア