JP3029361B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP3029361B2 JP3029361B2 JP13447693A JP13447693A JP3029361B2 JP 3029361 B2 JP3029361 B2 JP 3029361B2 JP 13447693 A JP13447693 A JP 13447693A JP 13447693 A JP13447693 A JP 13447693A JP 3029361 B2 JP3029361 B2 JP 3029361B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- amplifier
- control circuit
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタル通信の受信機
等に使用される自動利得制御回路に関するものである。
等に使用される自動利得制御回路に関するものである。
【０００２】
【従来の技術】図２は従来の自動利得制御回路の一例を
示すブロック図である。
示すブロック図である。
【０００３】この自動利得制御回路は増幅器の利得を制
御することにより、該増幅器の出力レベルを一定に保持
するものである。すなわち、図２において、入力された
アナログ信号を増幅器１で増幅し、ＡＤ変換器２でディ
ジタル信号に変換し、レベル計算手段３で増幅器１の出
力の平均パワーを計算する。次いで、差分器４で前記平
均パワーとあらかじめ設定された基準レベルとの差を計
算し、これを積分回路５で積分した後ＤＡ変換器６でア
ナログ信号に変換する。このアナログ信号をレスポンス
関数７を通して増幅器１に供給し、その入力信号のレベ
ルが変動しても出力信号のレベルが一定になる様に増幅
器１の利得を制御する。
御することにより、該増幅器の出力レベルを一定に保持
するものである。すなわち、図２において、入力された
アナログ信号を増幅器１で増幅し、ＡＤ変換器２でディ
ジタル信号に変換し、レベル計算手段３で増幅器１の出
力の平均パワーを計算する。次いで、差分器４で前記平
均パワーとあらかじめ設定された基準レベルとの差を計
算し、これを積分回路５で積分した後ＤＡ変換器６でア
ナログ信号に変換する。このアナログ信号をレスポンス
関数７を通して増幅器１に供給し、その入力信号のレベ
ルが変動しても出力信号のレベルが一定になる様に増幅
器１の利得を制御する。
【０００４】
【発明が解決しようとする課題】ところで、ディジタル
移動通信における移動局の受信機では、その受信信号の
レベルがフェージングにより激しく変動し、また移動局
が基地局に近付くに従って、或は遠ざかるに従ってその
受信信号のレベルがほぼ直線的に変動する（以下、この
変動を定常的な変動という）。このため、移動局の受信
機に使用する自動利得制御回路は、前記フェージングに
よる受信信号レベルの変動の下においても安定に動作
し、かつ、前記定常的な変動に対して十分に追従できる
ことが要求される。
移動通信における移動局の受信機では、その受信信号の
レベルがフェージングにより激しく変動し、また移動局
が基地局に近付くに従って、或は遠ざかるに従ってその
受信信号のレベルがほぼ直線的に変動する（以下、この
変動を定常的な変動という）。このため、移動局の受信
機に使用する自動利得制御回路は、前記フェージングに
よる受信信号レベルの変動の下においても安定に動作
し、かつ、前記定常的な変動に対して十分に追従できる
ことが要求される。
【０００５】しかしながら、上記構成による従来の自動
利得制御回路では、フェージングによる受信信号の変動
の下で安定に動作するように、レスポンス関数７を設定
すると定常的な変動に対する追従性が低下し、定常的な
変動に十分追従できるようにレスポンス関数７を設定す
るとフェージングによる受信信号の変動の下での動作が
不安定になるという問題点があった。
利得制御回路では、フェージングによる受信信号の変動
の下で安定に動作するように、レスポンス関数７を設定
すると定常的な変動に対する追従性が低下し、定常的な
変動に十分追従できるようにレスポンス関数７を設定す
るとフェージングによる受信信号の変動の下での動作が
不安定になるという問題点があった。
【０００６】また、前述の移動局の受信機では、フェー
ジングにより受信信号のレベルが広い範囲で変動するた
め、受信機に使用する自動利得制御回路の動作範囲もそ
れに応じて広く設定する必要がある。
ジングにより受信信号のレベルが広い範囲で変動するた
め、受信機に使用する自動利得制御回路の動作範囲もそ
れに応じて広く設定する必要がある。
【０００７】しかしながら、上記構成による従来の自動
利得制御回路の動作範囲を広く設定するためには、ＡＤ
変換器２、レベル計算手段３その他のディジタル部分を
桁数の大きなデータを取り扱えるように設定する必要が
あるため、使用するデバイスが大きくなり、価格も高く
なるという問題点があった。
利得制御回路の動作範囲を広く設定するためには、ＡＤ
変換器２、レベル計算手段３その他のディジタル部分を
桁数の大きなデータを取り扱えるように設定する必要が
あるため、使用するデバイスが大きくなり、価格も高く
なるという問題点があった。
【０００８】本発明は上記の各問題点を解決するために
なされたものであって、帰還ループにループフィルタを
設けることにより激しい受信信号のレベル変動の下でも
安定に動作し、定常的な変動にも十分追従できるように
すると共に、対数変換手段を設けることにより広い範囲
でレベル変動する受信信号にも十分対応できるようにし
た優れた自動利得制御回路を提供することを目的とす
る。
なされたものであって、帰還ループにループフィルタを
設けることにより激しい受信信号のレベル変動の下でも
安定に動作し、定常的な変動にも十分追従できるように
すると共に、対数変換手段を設けることにより広い範囲
でレベル変動する受信信号にも十分対応できるようにし
た優れた自動利得制御回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明の自動利得制御回
路は上記目的を達成するため、入力信号を増幅する増幅
器と、前記増幅器の出力の平均レベルを計算するレベル
計算手段と、前記平均レベルを対数変換して出力する対
数変換手段と、前記対数変換手段の出力とあらかじめ設
定した基準レベルとの差を計算する差分器と、前記差分
器で計算した差の値と第１の定数（β２）とを乗算した
値の積分値を計算し、前記差の値と第２の定数（β１）
とを乗算した値に前記積分値を加算して出力するループ
フィルタと、前記ループフィルタの出力を積分する積分
器とを有し、前記積分器の出力に基づいて前記増幅器の
利得を制御することを特徴とする。
路は上記目的を達成するため、入力信号を増幅する増幅
器と、前記増幅器の出力の平均レベルを計算するレベル
計算手段と、前記平均レベルを対数変換して出力する対
数変換手段と、前記対数変換手段の出力とあらかじめ設
定した基準レベルとの差を計算する差分器と、前記差分
器で計算した差の値と第１の定数（β２）とを乗算した
値の積分値を計算し、前記差の値と第２の定数（β１）
とを乗算した値に前記積分値を加算して出力するループ
フィルタと、前記ループフィルタの出力を積分する積分
器とを有し、前記積分器の出力に基づいて前記増幅器の
利得を制御することを特徴とする。
【００１０】
【作用】前記ループフィルタで入力信号の定常的な変動
に対応する成分を生成しこれを前記積分器へ出力してい
るので、前記定常的な変動に追従することができる。ま
た、前記対数変換手段を設けたことによりレベル変動の
大きい入力信号にも対応することができる。
に対応する成分を生成しこれを前記積分器へ出力してい
るので、前記定常的な変動に追従することができる。ま
た、前記対数変換手段を設けたことによりレベル変動の
大きい入力信号にも対応することができる。
【００１１】
【実施例】図１は本発明の実施例を示すブロック図であ
る。
る。
【００１２】本実施例は図２に示す従来の自動利得制御
回路のレベル計算手段３と差分器４との間に対数変換手
段８を挿入し、差分器４と積分器５との間にループフィ
ルタ９を挿入したものであって、増幅器１、ＡＤ変換器
２、レベル計算手段３、差分器４、積分器５、ＤＡ変換
器６およびレスポンス関数７は図２において同一符号を
付したものと同様なものである。なお、レベル計算手段
３から積分器５に至るディジタル信号を取り扱う部分は
１個のＤＳＰ（Ｄｉｇｉｔａｌ ＳｉｇｎａｌＰｒｏｃ
ｅｓｓｏｒ）で実現することができる。
回路のレベル計算手段３と差分器４との間に対数変換手
段８を挿入し、差分器４と積分器５との間にループフィ
ルタ９を挿入したものであって、増幅器１、ＡＤ変換器
２、レベル計算手段３、差分器４、積分器５、ＤＡ変換
器６およびレスポンス関数７は図２において同一符号を
付したものと同様なものである。なお、レベル計算手段
３から積分器５に至るディジタル信号を取り扱う部分は
１個のＤＳＰ（Ｄｉｇｉｔａｌ ＳｉｇｎａｌＰｒｏｃ
ｅｓｓｏｒ）で実現することができる。
【００１３】次に、本実施例の動作を図１に基づいて説
明する。
明する。
【００１４】入力端子１０から入力されたアナログ信号
は増幅器１で増幅され、ＡＤ変換器２でディジタル信号
に変換される。レベル計算手段３は前記ディジタル信号
を用いて受信信号の平均パワーを（１）式により計算す
る。
は増幅器１で増幅され、ＡＤ変換器２でディジタル信号
に変換される。レベル計算手段３は前記ディジタル信号
を用いて受信信号の平均パワーを（１）式により計算す
る。
【００１５】
【数１】
【００１６】次いで、対数変換手段８で前記ＲＣＶ−Ｐ
ＯＷを（２）式によりｄＢ変換する。
ＯＷを（２）式によりｄＢ変換する。
【００１７】 ＬD ＝ １０ ｌｏｇ10（ＲＣＶ−ＰＯＷ） （２） このｄＢ変換により、ＰＣＶ−ＰＯＷの値が大きくなっ
てもＬD は一定の値以下に抑えられるので、受信レベル
が大きくなっても差分器４からＤＡ変換器６に至るディ
ジタル部分がオーバーフローを起こす様なことはない。
てもＬD は一定の値以下に抑えられるので、受信レベル
が大きくなっても差分器４からＤＡ変換器６に至るディ
ジタル部分がオーバーフローを起こす様なことはない。
【００１８】次いで、差分器４で前記ｄＢ変換した信号
ＬD とあらかじめ設定された基準レベルＬｒとの差Δｍ
を（３）式により求める。
ＬD とあらかじめ設定された基準レベルＬｒとの差Δｍ
を（３）式により求める。
【００１９】 Δｍ ＝ ＬD −Ｌｒ （３） 増幅器１の出力レベルはこの基準レベルＬｒによって決
まってくる。
まってくる。
【００２０】次いで、ループフィルタ９で前記Δｍに対
して（４）式、（５）式で表わされる計算を実行する。
して（４）式、（５）式で表わされる計算を実行する。
【００２１】 αn ＝ αn-1 ＋ β2 Δｍ （４） ΔＭ ＝ αn ＋ β1 Δｍ （５） ただし、β1 ，β2 は定数である。
【００２２】すなわち、ループフィルタ９は、差分器４
から出力された差Δｍに定数β2 を乗算し、これを積分
することにより得たαn と、前記差Δｍに定数β1 を乗
算することにより得たβ1 Δｍとを加算して（５）式に
表わされるΔＭを算出するものである。
から出力された差Δｍに定数β2 を乗算し、これを積分
することにより得たαn と、前記差Δｍに定数β1 を乗
算することにより得たβ1 Δｍとを加算して（５）式に
表わされるΔＭを算出するものである。
【００２３】ここで、定数β1 の値は、増幅器１に入力
されるアナログ信号のレベルがフェージング等の影響を
受けて激しく変動する場合にも、増幅器１の出力がその
変動の影響を大きく受けることなく安定に所定の値に収
束するように設定する。しかし、この様にして定数β1
の値を設定した場合、増幅器１に入力されるアナログ信
号のレベルの定常的な変動に対する追従性が低下し、増
幅器１の出力レベルを一定に制御することが困難にな
る。そこで、本実施例では、差分器４から出力される差
Δｍに定数β2 を乗算し、これを積分することにより定
常的な変動に比例した成分αn を生成し、積分器５へ出
力して増幅器１の利得を制御し、増幅器１の出力におけ
る定常的な変動を小さくするものである。定数β2 は増
幅器１の出力における定常的な変動が最も小さくなるよ
うに設定される。
されるアナログ信号のレベルがフェージング等の影響を
受けて激しく変動する場合にも、増幅器１の出力がその
変動の影響を大きく受けることなく安定に所定の値に収
束するように設定する。しかし、この様にして定数β1
の値を設定した場合、増幅器１に入力されるアナログ信
号のレベルの定常的な変動に対する追従性が低下し、増
幅器１の出力レベルを一定に制御することが困難にな
る。そこで、本実施例では、差分器４から出力される差
Δｍに定数β2 を乗算し、これを積分することにより定
常的な変動に比例した成分αn を生成し、積分器５へ出
力して増幅器１の利得を制御し、増幅器１の出力におけ
る定常的な変動を小さくするものである。定数β2 は増
幅器１の出力における定常的な変動が最も小さくなるよ
うに設定される。
【００２４】なお、図２に示す従来の自動利得制御回路
では、増幅器１の出力の収束時における安定性や収束の
迅速性の調整は、レスポンス関数（ｆ）７のハードウェ
アを変更することにより行う必要があったので、その実
行は簡単ではなかった。しかし、本実施例では上述の収
束時の安定性や収束の迅速性を図１のループフィルタ９
の定数β1 の値を変更することにより調整するものであ
る。従って、このループフィルタ９を含むディジタル部
分をＤＳＰで実現すれば定数β2 の値を容易に変更する
ことが可能になり、上述の収束時の安定性や収束時の迅
速性の調整も容易になる。
では、増幅器１の出力の収束時における安定性や収束の
迅速性の調整は、レスポンス関数（ｆ）７のハードウェ
アを変更することにより行う必要があったので、その実
行は簡単ではなかった。しかし、本実施例では上述の収
束時の安定性や収束の迅速性を図１のループフィルタ９
の定数β1 の値を変更することにより調整するものであ
る。従って、このループフィルタ９を含むディジタル部
分をＤＳＰで実現すれば定数β2 の値を容易に変更する
ことが可能になり、上述の収束時の安定性や収束時の迅
速性の調整も容易になる。
【００２５】次いで、積分器５でループフィルタ９から
の出力ΔＭを積分する。積分器５の出力Ｍn は（６）式
で表わされる。
の出力ΔＭを積分する。積分器５の出力Ｍn は（６）式
で表わされる。
【００２６】 Ｍn ＝ Ｍn-1 ＋ ΔＭ （６） 積分器５の出力Ｍn をＤＡ変換器６でアナログ信号に変
換し、レスポンス関数（Ｇ）７で制御信号Ｇn に変換
し、この制御信号Ｇn により増幅器１の出力レベルが一
定になるように、その利得を制御する。レスポンス関数
としては、例えば（７）式で表わされる線形式を用い
る。
換し、レスポンス関数（Ｇ）７で制御信号Ｇn に変換
し、この制御信号Ｇn により増幅器１の出力レベルが一
定になるように、その利得を制御する。レスポンス関数
としては、例えば（７）式で表わされる線形式を用い
る。
【００２７】 Ｇn ＝ ａＭn+b （７） ただし、ａ，ｂは定数である。
【００２８】なお、ループフィルタ９の定数β1 ，β2
を乗ずる位置は、上記実施例に限定されるものではな
く、これと同じ効果を与えるならば、他の位置で、
β1 ，β2を乗じても良い。
を乗ずる位置は、上記実施例に限定されるものではな
く、これと同じ効果を与えるならば、他の位置で、
β1 ，β2を乗じても良い。
【００２９】
【発明の効果】以上、詳細に説明したように本発明によ
れば、入力アナログ信号レベルの定常的な変動に対応す
る定常的な変動成分を生成するループフィルタを、帰還
ループの積分器の前段に設けたので、前記定常的な変動
に追従し、これを補償することが可能になる。従って、
本発明は受信信号レベルが定常的に変動する移動局の受
信機に使用する自動利得制御回路等に適している。
れば、入力アナログ信号レベルの定常的な変動に対応す
る定常的な変動成分を生成するループフィルタを、帰還
ループの積分器の前段に設けたので、前記定常的な変動
に追従し、これを補償することが可能になる。従って、
本発明は受信信号レベルが定常的に変動する移動局の受
信機に使用する自動利得制御回路等に適している。
【００３０】また、帰還ループのディジタル部分の前段
に入力信号の値を対数変換する対数変換手段を設けたの
で、レベル変動の大きな入力アナログ信号を取り扱うこ
とができる。
に入力信号の値を対数変換する対数変換手段を設けたの
で、レベル変動の大きな入力アナログ信号を取り扱うこ
とができる。
【図１】本発明の実施例を示すブロック図である。
【図２】従来の自動利得制御回路を示すブロック図であ
る。
る。
１ 増幅器 ２ ＡＤ変換器 ３ レベル計算手段 ４ 差分器 ５ 積分器 ６ ＤＡ変換器 ７ レスポンス関数 ８ 対数変換手段 ９ ループフィルタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−164277（ＪＰ，Ａ) 特開 平４−343508（ＪＰ，Ａ) 特開 昭51−118314（ＪＰ，Ａ) 特開 平３−53707（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 3/20 - 11/08
Claims (1)
- 【請求項１】 入力信号を増幅する増幅器と、 前記増幅器の出力の平均レベルを計算するレベル計算手
段と、前記平均レベルを対数変換して出力する対数変換手段
と、 前記対数変換手段の出力とあらかじめ設定した基準レベ
ルとの差を計算する差分器と、 前記差分器で計算した差の値と第１の定数（β２）とを
乗算した値の積分値を計算し、前記差の値と第２の定数
（β１）とを乗算した値に前記積分値を加算して出力す
るループフィルタと、 前記ループフィルタの出力を積分する積分器とを有し、 前記積分器の出力に基づいて前記増幅器の利得を制御す
る ことを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13447693A JP3029361B2 (ja) | 1993-06-04 | 1993-06-04 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13447693A JP3029361B2 (ja) | 1993-06-04 | 1993-06-04 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350364A JPH06350364A (ja) | 1994-12-22 |
| JP3029361B2 true JP3029361B2 (ja) | 2000-04-04 |
Family
ID=15129221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13447693A Expired - Lifetime JP3029361B2 (ja) | 1993-06-04 | 1993-06-04 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029361B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103558897B (zh) * | 2013-11-18 | 2015-05-06 | 梁淮宁 | 基于虚拟增益电桥的自动增益控制方法 |
-
1993
- 1993-06-04 JP JP13447693A patent/JP3029361B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06350364A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100325556B1 (ko) | 자동이득제어회로 | |
| JPH09321559A (ja) | 自動利得制御回路 | |
| US4021745A (en) | Pulse width modulated signal amplifier | |
| JP2758683B2 (ja) | 定振幅波合成形増幅器 | |
| KR100514340B1 (ko) | 디지털 데이터 변환 장치 | |
| JP3029361B2 (ja) | 自動利得制御回路 | |
| EP0532203B1 (en) | Power controller | |
| KR20030058878A (ko) | 비선형적으로 가변되는 제어값을 출력하는자동이득조절장치 및 그의 이득조절신호 출력방법 | |
| JPH07162312A (ja) | ノイズシェイパ | |
| GB2209642A (en) | Active filter / equaliser | |
| JP2004165900A (ja) | 通信装置 | |
| US6710647B1 (en) | Method and circuit for distortion compensation and output control | |
| WO2000002310A1 (en) | Improved exponential current generator and method | |
| JP2002353822A (ja) | 送信出力補正装置 | |
| JP3211644B2 (ja) | 自動利得制御回路 | |
| JP2001268149A (ja) | アダプティブプリディストーション歪補償装置及びアダプティブプリディストーション歪補償方法 | |
| EP0635933B1 (en) | Constant-amplitude wave combination type amplifier | |
| JP2716723B2 (ja) | 信号変換装置 | |
| JPH07105679B2 (ja) | オーディオ装置 | |
| JP3252592B2 (ja) | デジタルａｇｃ装置 | |
| JP3257033B2 (ja) | 自動利得制御増幅装置 | |
| JPH0722951A (ja) | ノイズシェイパ | |
| JP3089477B2 (ja) | 量子化器及び量子化方法 | |
| JP2001156566A (ja) | 利得制御回路 | |
| JP3107680B2 (ja) | 線形送信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |