DE2823214A1

DE2823214A1 - Schaltungsanordnung zur kompensierung des nullversatzes des ausgangssignals einer ein analogsignal verarbeitenden uebergeordneten anordnung

Info

Publication number: DE2823214A1
Application number: DE19782823214
Authority: DE
Inventors: Pierre Debord; Jean-Louis Marijon
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1977-06-30
Filing date: 1978-05-27
Publication date: 1979-01-04
Also published as: FR2396463A1; US4251803A; GB1599572A; JPS5413247A; US4380005A; FR2396463B1; JPS5919488B2

Description

28232H

Anmelderin: International Business Machines

Corporation, Armonk N.Y., 10504

ker/zi/bd

Schaltungsanordnung zur Kompensierung des Nullversatzes des Ausgangssignals einer ein Analogsignal verarbeitenden übergeordneten Anordnung

Die Erfindung betrifft eine Schaltungsanordnung zur dynamischen Kompensierung des Nullversatzes des Ausgangssignals einer ein Analogsignal verarbeitenden übergeordneten Anordnung entsprechend dem Oberbegriff des Patentanspruchs 1. Bei den betrachteten Analogschaltkreisen handelt es sich um Verstärker, Vergleicher und ähnliche Baugruppen oder Kombinationen davon. Insbesondere wird dabei solchen Schaltkreisen Betrachtung geschenkt, die den Nullversatz von Anordnungen korrigieren, die ihrerseits Informationen mittels des Vorzeichens von Ausgangssignalen abgeben. Umwandlungsketten zur Wandlung eines Analogsignals in ein Digitalsignal soll in diesem Zusammenhang besondere Beachtung geschenkt werden.

Analogsignale verarbeitende Einrichtungen, wie z. B. Verstärker, Vergleicher usw., fügen dem zu verarbeitenden Signal eine Gleichspannungskomponente bei, was zu einem gewissen Nullversatz führt. Dieser Versatz ist der Ursprung von Fehlern, die besonders dann beachtlich werden, wenn ein niedriger Signalspannungspegel herrscht. Wenn das Signal durch eine Anordnung mehrerer Einzelglieder zu verarbeiten ist, was dann der Fall ist, wenn ein Analogsignal in ein Digitalsignal mittels einer Umwandlungskette umzuwandeln ist, dann fügt jedes der einzelnen Kettenglieder einen Nullversatz bei, und es ergibt sich ein erheblicher Gesamtfehler, aufgrund dessen das Ausgangssignal der Gesamtanordnung nicht die geforderte Beziehung zum Eingangssignal hat.

fr 977 003 8098 81/0735

28232H

,Eine herkömmliche Umwandlungskette besteht aus einer Vielzahl von Einzeleinrichtungen. Eine Abtast- und Speichereinrichtung tastet Einzelproben des umzuwandelnden Signals ab und speichert die entsprechenden Werte über eine vorgegebene Umwandlungs zeitperiode hinweg. Ein Vergleicher nimmt den Wert der gespeicherten Probe über einen Eingang auf und parallel dazu nacheinander Bezugspegel, mit denen der gespeicherte Wert während der Umwandlungszeitperiode verglichen wird, über den anderen Eingang. Die Bezugspegel können auf verschiedene Weise erzeugt werden. Sie können z. B. mittels eines Digital-Analogumwandlers unter Steuerung durch einen logischen Schalt-'kreis erzeugt werden, welcher entsprechend dem Vergleichserjgebnis die mittels des Digital-Analogumwandlers gewandelte 'Bitfolge variiert, um entweder größere oder kleinere Bezugspegel zu gewinnen. Solch eine Umwandlungskette ist nach dem Stande der Technik wohlbekannt und im Buch "Analog to Digital/ Digital to Analog Conversion Techniques" von D. F. Hoeschle Jr ;John Wiley and Sons, Inc. auf Seite 360 beschrieben.

¹In einer Umwandlungskette bewirken sämtliche Einzeleinrichtungen, insbesondere die Abtast-Halteeinrichtung, der Vergleiicher und der Bezugspegelgenerator Nullversätze, aufgrund derer 'ein digitalcodiertes Eingangssignal nicht genau mit dem analoigen Eingangswert übereinstimmt.

■Eine Lösung dieses Problems umfaßt eine periodische Nullmes- |sung, die den jeweiligen durch die Umwandlungskette hinzugefügten Nullversatz angibt. Eine solche Messung wird durchgeführt unter Eingabe eines Nullpegelsignals in den Eingang der jUmwandlungskette und die Codierung dieses Signals. Der codierjte Wert ist der für die entsprechende Korrektur erforderliche !Nullversatz-Meßwert. Dieser Wert muß dann vom Ausgangssignal !subtrahiert werden. Eine solche Lösung hat zwei Nachteile. !Erstens läßt sich keine dynamische Korrektur des Nullversatzes durchführen. Zum anderen erfordert die Nullmessung Zeit, woidurch die Umwandlungsleistungsfähigkeit verringert wird

fr 977 003 8098 81/0735

Angesichts dieser Nachteile ist die Aufgabe der vorliegenden !Erfindung die Schaffung einer Kompensierungsanordnung zur dynamischen Korrektur von Nullversätzen, die bei der Verarbeitung eines Signales durch eine Analogeinrichtung, z.B. durch leine Analog-Digitalumwandlungskette, bewirkt werden.

!Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen beschrieben.

Die Schaltungsanordnung nach der vorliegenden Erfindung soll die Nullversätze kompeniseren, denen das in den Analogschaltjkreisen der betrachtenten Einrichtung verarbeitete Signal 'unterliegt. Dazu wird ein Kompensierungssignal erzeugt, weljches dem Eingang der Gesamteinrichtung zugeführt wird. Mit ei- !nem sein Eingabesignal gegenüber dem Nullpegel vergleichenden Vergleicher erzeugen die Kompensierungsschaltkreise 'ein Kompensierungsignal AV, das dem Vergleichereingang zuge-

!führt wird, der seinerseits normalerweise geerdet ist, wenn ι
keine Kompensierung erfolgt. Wenn die Kompensierung die durch einen Verstärker zugefügten Nullversätze ausgleichen soll, dann wird das Kompensierungssignal je nach Versatzrichtung des zu verstärkenden Signals addiert oder subtrahiert.

Grundsätzlich verarbeiten Analogeinrichtungen Signale, die weder eine Gleichspannungskomponente noch einen Nullmittelwert aufweisen.

Wenn ein gut auf Null ausgemitteltes Sinussignal einer Analogeinrichtung zugeführt wird, dann ist die Zeit T positiven Signalpegels gleich der Zeit T_ negativen Signalpegels und kein NuI!versatz liegt vor. Wenn andererseits ein Nullversatz auftritt, dann sind die Zeiten T und T_ verschieden vonein-

^{FR 977003} 809881/0736

ι = ■ ■ :,i i

ander und der Versatz ist der Differenz zwischen den Zeiten T und T proportional.

Entsprechend einem ersten Ausführungsbeispiel der vorliegenden Erfindung erzeugt die Kompensierungsanordnung zum Ausgleich des Nullversatzes ein Kompensierungssignal, dessen Mittelwert proportional der Differenz zwischen den Zeiten T und T_ ist.

Diese Schaltungsanordnung umfaßt zwei Stromquellen S1 und S2, welche Ströme entgegengesetzter Richtung -I und +1 abgeben. Diese beiden Quellen sind hintereinandergeschaltet und ihre Verbindung M ist mit einem Kondensator des Wertes C verbunden. Beide Quellen werden je nach der Abweichung des Ausgangssignals abwechselnd eingeschaltet. Wenn die Tendenz positiv ist, wird die Quelle S1 eingeschaltet; wenn die Tendenz negativ ist, wird die Quelle S2 eingeschaltet. Wenn die beiden Quellen abgeglichen sind, dann ist die Spannung an der Verbindung M eine Sägezahnspannung mit einem mittleren Nullwert und kein Nullversatz liegt vor. Wenn andererseits ein Nullversatz Δν auftritt, dann wird eine der beiden Quellen langer eingeschaltet als die andere, wobei die Spannung an der Verbindung M keinen mittleren Nullwert mehr hat. Die Potentialdifferenz AV zwischen dem Anfang und dem Ende eines Arbeitszyklus ist (T_- T) I/C am Kondensator. Die Spannung der Verbindung M wird dann als Nullversatz-Kompensierungsspannung verwendbar.

Entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung werden die beiden vorgesehenen Stromquellen nicht während der gesamten Zeit eingeschaltet, während der das Ausgangssignal positiv oder negativ ist; es wird nur während verkürzter t₊ und t_, wie folgt definiert, eingeschaltet. t_ bedeutet die Zeitdauer zwischen dem Durchschreiten des Versatzes und dem wirklichen positiven Nulldurchgang des

FR 977 003

809881/0735

^ ORIGINAL INSPECTED

Ζ&2-Ζ2Λ 4'

- 10 -

t steht andererseits

kusgangssignals bei negativem Versatz für die Zeitdauer zwischen wirklichem Nulldurchgang und dem Kreuzen des Versatzes ^des Ausgangssignals bei positivem [Versatz. Die Quellen S1 und S2 werden entsprechend während der Zeiten t, und t eingeschaltet. Bei diesem Ausführungs-

beispiel ist die Spannung an der Verbindung M keine Sägezahnspannung mehr.

Dieses Ausführungsbeispiel ist von besonderem Interesse dann, wenn es für die Nullversatzkorrektur in einer (solchen Einrichtung verwendet wird, bei der die Zeiten t und |t_ leicht definierbar sind, wie z. B. bei einem Analog-Digitalumwandler.

Des weiteren läßt sich dieses Ausführungsbeispiel für die Kompensierung des Nullversatzes verwenden, der bei Signalverarbeitungseinrichtungen mit einer mittleren Nullage auftritt, bei denen jedoch T₊ und T_ verschieden sein können.

Drei Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben.

Fig. 1 zeigt das schematische Diagramm eines Analog-Digitalumwandlers mit einer Kompensierungsanordnung nach der vorliegenden Erfindung.

Fign. 2a stellen ein analoges Ausgangssignal und und b die Spannung an der Verbindung M dar.

Fig. 3 zeigt das erste Ausführungsbeispiel. Fig. 4 zeigt ein zweites Ausführungsbeispiel.

FR 977 003

809881/0735

ORIGINAL INSPECTED

28232U

Fig. 5 zeigt die Einzelheiten einer Schaltungsanordnung nach dem zweiten Ausführungsbeispiel.

Fign. 6a enthalten Zeitdiagramme für ein drittes Ausführungsbis 6c beispiel.

Fig. 7 zeigt das dritte Ausführungsbeispiel.

Gemäß Fig. 1 wird das umzuwandelnde Analogsignal dem Eingang

1 des Umwandlers zugeführt und die vorliegende Gleichspannungskomponente durch einen Kondensator 2 blockiert. Der Umwandler enthält eine Abtast- und Speicheranordnung 3, welche schematisch in Form eines Operationsverstärkers 4 und eines Speicherkondensators 5 dargestellt ist. Während der Abtastzeiten nimmt die Anordnung 3 den Pegel des Eingangssignals auf und speichert diesen Pegel über eine Umwandlungsperiode hinweg. Das Ausgangssignal der Anordnung 3 wird dem einen Eingang eines Vergleichers 6 zugeführt, dessen anderer Eingang einen Bezugspegel aufnimmt, der seitens eines Digital-Anal ogumwandlers 7 unter Steuerung durch eine logische Anordnung 8 erzeugt wird. Während der Umwandlungsperiode werden

2 Bezugspegel erzeugt, wobei m die Anzahl der Bits darstellt, aus denen das Digitalausgangssignal gebildet wird. Ein erstes Digitalwort wird seitens des Umwandlers 7 konvertiert und der entsprechende Analogwert mit dem gespeicherten Pegel des eingegebenen Analogsignals verglichen. Entsprechend dem Vergleic2isergebnis wird ein höherer oder niedrigerer Bezugspegel unter Steuerung durch die Anordnung 8 erzeugt; das digitale Ergebnis wird im Ausgangsregister 9 gespeichert.

Ein Umwandler dieses Typs enthält eine Vielzahl von Einzelteilen 3, 6, 8, 7 und bewirkt bereits einen Nullversatz, wenn

^IT"⁷⁷⁰⁰³ 809881/073B

28232.U

kein Signal dem Eingang zugeführt wird; dann ist der im Ausgangsregister 9 gespeicherte Wert von Null verschieden.

Eine Schaltungsanordnung 10 nach der vorliegenden Erfindung sorgt für die Korrektur dieses Nullversatzes. Diese Schaltungsanordnung empfängt eine Information in Abhängigkeit vom Ausgangssignal über die Leitung 11 und erzeugt an der Verbindung M eine Spannung V"_M, auf welche das Eingangssignal über einen Widerstand 12 bezogen wird. Dieser Widerstand ist in herkömmlichen Umwandlern ohne Kompensierungsanordnung geerdet.

Einige Ausführungsbeispiele dieser Schaltungsanordnung 10 sollen nunmehr anhand der Fign. 2-7 erläutert werden.

Der gesamte Umwandler wird im folgenden nicht näher behandelt, da er nicht zum eigentlichen Gegenstand der Erfindung gehört. Sein Blockschaltbild ist nur als Beispiel angegeben worden, mit dem im Zusammenhang die Schaltungsanordnung nach der vorliegenden Erfindung ausführbar ist. Selbstverständlich läßt sich die beschriebene Kompensierungsanordnung auch zur Korrektur des Nullversatzes bei anderen Einrichtungen zur Verarbeitung analoger Signale verwenden, z. B. für einen Vergleicher allein oder einen Verstärker oder etwas ähnliches.

Vor der weiteren Behandlung der gewählten Ausführungsbeispiele der Schaltungsanordnung 10 soll anhand der Fig. 2 dargestellt werden, wie der Bezugspegel an der Verbindung M erzeugt werden kann, um eine Korrektur dann durchführen zu können, wenn das Ausgangssignal einen Nullmittelwert aufweist und wenn während einer Zeitperiode T die Zeit T positiven Signalpegels gleich der Zeit T_ negativen Signalpegels ist. Oies ist z. B. der Fall, wenn das verarbeitende Signal ein frequenz- oder phasenmoduliertes Signal ist.

^FR977003 809881/0736

Solch ein Signal ist in Fig. 2a dargestellt. Wenn ein Umwandler einen Nullversatz Δν durchführt, dann ist das seitens des Umwandlers abgegebene Signal während der Zeit T'₊ positiv, solange der Eingangssignalpegel größer als AV ist; das Ausgangssignal wird jedoch während der Zeit T'_ negativ sein, wenn der Eingangssignalpegel niedriger als AV ist. Wenn AV = 0 ist, dann sind T¹ = T und T'_ = T_.

Die Schaltungsanordnung nach der vorliegenden Erfindung wandelt die Differenz T'_-T' in eine Bezugsspannung V_M um, die zur Kompensation über die Verbindung M angeboten wird.

Die Spannung V ist in Fig. 2b dargestellt. Wenn bei Ausgleich kein Nullversatz auftritt, dann nimmt diese Spannung V den Verlauf der punktierten Linie an und, wenn ein Nullsatz auftritt, dann verläuft diese Spannung wie durch die durchgehende Linie dargestellt.

Die einfachste Schaltungsanordnung zur Durchführung dieser Kompensation ist in Fig. 3 dargestellt. Diese Schaltungsanordnung besteht aus zwei Stromquellen 31 und 32, die als hinreichend abgeglichen angenommen werden mögen und die nit zwei Vorspannungen -V1 und +V1 zur Lieferung der Ströme -I und +1 verbunden sind. Diese beiden Stromquellen werden nit der gemeinsamen Verbindung M mittels zweier Schalter 33 und 34 verbunden. Die beiden Schalter werden abwechselnd unter Steuerung durch das Ausgangssignal geschlossen. Der chalter 34 wird eingeschaltet, wenn das Ausgangssignal nejativ ist, und der Schalter 33 wird eingeschaltet, wenn das kusgangssignal positiv ist.

3aher wird während der Periode T'₊ der Kondensator 35 mit' bels des Stromes -I entladen und während der Periode T'_ nittels des Stromes +1 aufgeladen. Die Spannung V_M am Koniensator nimmt dann den Verlauf an, wie die durchgezogene

FR 977 003 6 0 9 8 8 1 / 0 7 3 S

2_82_32 H

Linie gemäß Fig. 2b darstellt. Wenn ein Nullversatz auftritt, besitzt die Spannung V_M keinen NuIMittelwert. Zwischen Anfang und Ende eines Arbeitszyklus herrscht eine Potentialdifferenz Δν_Μ = (IT'^-IT^) 1/c, wobei C für die Kapazität des Kondensators steht.

Die an der Klemme des Kondensators anstehende Spannung gilt für die Verbindung M und kann als Nullversatz-Kompensierungssignal für den Signaleingang verwendet werden.

Die Anordnung ist dann abgeglichen, wenn Ladung und Entladung des Kondensators gleich sind. Dann nimmt der Verlauf der Spannung am Kondensator den der gestrichelten Linie an und das Ausgangssignal wird um die Null-Linie gemittelt.

Ganz offensichtlich müssen die Stromwerte +1 und -I im Hinblick auf die niedrigste Frequenz des zu verarbeitenden Eingangssignals ausgewählt werden sowie im Hinblick auf dessen Pegel und den maximal zulässigen Nullversatz bei einem maximalen verarbeitbaren Signal.

Die Schaltungsanordnung gemäß Fig. 3 hat jedoch gewisse Nachteile. Einer dieser Nachteile ist der, daß zwei Stromquellen erforderlich sind, die abwechselnd angeschaltet werden. Praktisch werden diese beiden Stromquellen als Transistoren ausgebildet, einen des NPN-Typs und einen anderen des PNP-Typs. Es ist allgemein bekannt, daß solche Transistoren verschiedene Schaltzeiten haben. Darin begründet liegt das Erfordernis, den Kondensator mit verschieden langen Zeiten zu laden und zu entladen, wenn kein Nullversatz gegeben sein soll.

Mit der Schaltungsanordnung gemäß Fig. 4 läßt sich dieser Nachteil vermeiden. Zwei Stromquellen 41 und 42, die die

^PR977003 -09881/0735

Ströme -I und 21 liefern, werden dabei verwendet. Diese beiden Quellen werden durchlaufend betrieben. Während die Quelle i42 mit der Vorspannung +V3 verbunden ist, liegt die Quelle 41 an der Spannung -V1. Die Schaltungsanordnung enthält, ähnlich wie die der Fig. 3, einen Kondensator 45 und dazu drei Dioden 43, 44 und 46 und einen durch den Transistor 47 und den Widerstand 48 gegebenen Schalter.

Die Stromquelle 42 ist mit der Stromquelle 41 über die Dioden 43 und 44 verbunden, wobei die Anode der Diode 43 mit der Verbindung A zur Stromquelle 42 und die Kathode der Diode mit der Verbindung M an der Stromquelle 41 verbunden ist. Die

Anode der Diode 46 ist wiederum mit der Verbindung A verbun-'den und ihre Kathode mit dem Kollektor des Transistors 47 über die Verbindung B. Die Verbindung B ist andererseits mit ^er Vorspannung +V2 < +V3 über den Widerstand 48 verbunden. Der Emitter des Transistors 47 ist geerdet; über seine Basis ^; wird eine Information bezüglich des Ausgangssignals zugeführt

Wenn das Vorzeichen des Ausgangssignals negativ ist, dann muß der Kondensator 45 mit dem Strom +1 geladen werden. Dazu wird der Transistor 47 ausgeschaltet. Der Pegel an der Verbindung B ist dann höher als der Pegel an der Verbindung A und die Diode 46 wird gesperrt. Dabei werden die Dioden 43 und 44 leitend. Die Stromquelle 42 versorgt den Kondensator 45 mit dem Strom 21 und die Stromquelle 41 zieht den Strom -I vom Kondensator ab. Dies bedeutet, daß der Kondensator mit dem restlichen Strom +1 aufgeladen wird.

Wenn das Vorzeichen des Ausgangssignals positiv ist, dann wird der Transistor 47 eingeschaltet und macht die Diode 46 leitend. Der Strom von der Stromquelle 42 verläuft dann über die Diode 46 und den Transistor 47 nach Erde. Die beiden Dioden 43 und 44 lassen somit keinen Strom zur Verbindung M gelangen. Es fließt nun nur -I nach M und zum Kondensator.

^FR977003 809881/0735

Die Schaltungsanordnung gemäß Fig. 4 arbeitet in der gleichen Weise wie die gemäß Fig. 3 bei der Erzeugung der Spannung V_M mit dem Verlauf gemäß Fig. 2b.

Fig. 5 stellt ein ins einzelne gehendes Schaltbild der Schaltungsanordnung gemäß Fig. 4 dar. Die einzelnen den Fign. 4 und 5 gemeinsamen Schaltteile haben die gleichen Bezugszeichen. In Fig. 5 sind jedoch Apostrophs zugefügt.

Die Schaltungsanordnung gemäß Fig. 5 enthält die beiden Stromquellen 41' und 42', die die Ströme +21 und -I über die Leitungen 51 bzw. 52 zuführen. Die Stromquelle 42' liegt in Reihe mit 41' und zwar über die Dioden 43' und 44'. Der Kondensator 45' liegt an der Verbindung M¹, die andererseits des weiteren mit der Diode 44' und der Stromquelle 41' verbindet. Die Diode 46', deren Leitzustand durch das Vorzeichen des Ausgangssignals entsprechend Fig. 4 gesteuert wird, leitet den seitens der Stromquelle 42' beigesteuerten Strom nach Erde ab, wenn das Vorzeichen des Ausgangssignals positiv ist.

Zur Erzeugung der Ströme 21 und -I werden drei Transistoren T1, T2 und T3 verwendet, deren Emitter über drei Widerstände R1, R2 bzw. R3 mit der Spannung -V1 verbunden sind und deren Basen sämtlich mit der Verbindung der beiden Widerstände R4 und R5 verbunden sind, die ihrerseits in Reihe zwischen Erde und der Spannung -V1 liegen. Die beiden Widerstände R4 und R5 geben die erforderliche Vorspannung für die Basen der Transistoren T1, T2 und T3 ab.

Die Kollektoren der Transistoren T1 und T2 sind gemeinsam mit einer Leitung 53 und der Kollektor des Transistors T3 mit einer Leitung 52 verbunden; dabei läßt sich ein Strom 21 über die Leitung 53 und ein Strom I über die Leitung 52 erzeugen.

^{FR 977} °⁰³ 809881 /0735

21232 H

Eine Diode D1, Transistoren T4, T5, T6 und T7 und Widerstände R6 und R7 bilden einen Stromspiegel, der den Strom über die Leitung 53 auf die Leitung 51 abbildet. Die Anordnung dieses Stromspiegels ist wie folgt: die Transistoren T4 und T5 liegen in PNP-Konfiguration, wobei der Emitter des PNP-Transistors T4 mit dem Kollektor des NPN-Trans!stors T5 verbunden ist. Die Verbindung des Kollektors und des Emitters der Transistoren T5 und T4 ist mit der Vorspannung +V1 über den Widerstand R6 verbunden. Die Basis von T4 ist mit der Anode der Diode D1 verbunden, deren Kathode wiederum mit dem Emitter des Transistors T5 verbunden ist.

Der PNP-Transistor T6 und der NPN-Transistor T7 sind ebenfalls im PNP-Konfiguration verbunden, wobei die Basis des Transistors T6 mit der Basis des Transistors T4 verbunden ist. Die Verbindung A¹, die der Verbindung A gemäß Fig. 4 entspricht, geht von Emitter des Transistors T7 aus. Die Verbindung A" am Emitter des Transistors T5 ist mit den Kollektoren der Transistoren T1 und T2 über die beiden in Reihe liegenden Dioden D2 und D3 verbunden, so daß die gleiche Spannung V_CE wie an den Kollektoren der Transistoren T1 und T2 auch am Emitter von T5 und am Kollektor von T3 und am Emitter von T7 liegt.

Die Stromquelle 42' enthält die Transistoren T6 und T7 und die Stromquelle 41' den Transistor T3. Die Diode D4, deren Kathode mit der Verbindung M¹ und dem Kondensator 45' verbunden ist und deren Anode mit Erde verbunden ist, verhindert, daß der Kondensator 45¹, ein Elektrolytkondensator, falsch vorgespannt werden kann, wenn die Gesamtanordnung eingeschaltet wird.

Die Spannung an der Verbindung M¹ gelangt zu einem Ausgangsschaltkreis mit dem Verstärkungsfaktor 1 und einer hohen

^FE977003 809881/0736

28232H

Eingangsimpedanz bei niedriger Ausgangsimpedanz, so daß die Entladung des Kondensators verhindert wird. Dieser Ausgangsschaltkreis enthält zwei NPN-Transistoren T8 und T9, die als Differentialverstärker geschaltet sind. Die Emitter der Transistoren T8 und T9 sind mit einer Stromquelle verbunden, die die Dioden D5 und den NPN-Transistor T10 umfaßt. Der Kollektor des Transistors T10 ist mit den Emittern der beiden Transistoren T8 und T9 verbunden, wobei sein Emitter mit der Anode der Diode D5 verbunden ist, deren Kathode andererseits über den Widerstand R8 an der Spannung -V1 liegt. Die Basis des Transistors T10 ist mit den Basen der Transistoren T1, T2 und T3 verbunden.

Die Transistoren T8 und T9 arbeiten mit dem gleichen Kollektorstrom, der durch zwei Transistoren T11 und T12 des PNP-Typs vorgegeben wird. Die Emitter der Transistoren T11 und T12 sind mit der Spannung +V1 verbunden, ihre Basen sind miteinander verbunden und ihre Kollektoren mit den Kollektoren von T9 bzw. T8. Die Basis und der Kollektor des Transistors T12 sind beide miteinander verbunden, so daß der Transistor T12 wie eine Diode wirkt.

Der Kollektor von T12 ist mit dem Kollektor des Transistors T8 über eine Kompensierungsanordnung verbunden, die aus zwei NPN-Transistoren T13 und T14 und einer Diode D6 besteht. Der Kollektor des Transistors T13 ist mit dem Kollektor des Transistors T12, sein Emitter mit dem Kollektor des Transistors Π 4 und seine Basis mit dem Emitter des Transistors T4 verbunden. Der Emitter des Transistors T14 ist mit dem Kollektor des Transistors T8 verbunden. Die Basen der Transistoren T13 und T14 sind miteinander über die Diode D6 verbunden, deren knode an der Basis des Transistors 13 und deren Kathode an äer Basis des Transistors 14 liegt.

fr 977 003 809881/0735

Mit dieser Schaltungsanordnung ist die Entladung und Ladung des Kondensators 45' mit im wesentlichen entgegengesetzt !gerichteten Stömen möglich.

!Es fließt ein Strom i, über die Leitung 55, welche mit der

!Basis des Transistors T8 verbunden ist. Wenn keine Kompensierung vorgesehen wäre, würde der Kondensator mit I~i_h geladen lund mit -I-i_u entladen.

ι b

Ein Strom 2i_fa über die Leitung 56 fließt zu den entsprechenden Basen der Transistoren T13 und T14. Dabei fließt ein Strom 2I+2i, über die Leitungen 53 und 51, womit sich ein Ladestrom jvon 2I-I+2X,-i, =I+i, bzw. ein Entladestrom von -I-i, ergibt. . b b b b

Der Lade- und der Entladestrom sind somit im wesentlichen genau entgegengesetzt.

(Des weiteren enthält die Ausgangsanordnung einen Impedanz verhelf acher in Form der NPN-Transistoren T15 und T16, die in leihe zwischen den Spannungen +V1 und -V1 liegen, wobei der Collektor des Transistors T15 mit der Spannung +V1 und sein !mitter mit dem Kollektor des Transistors T16 verbunden sind. Die Basis des Transistors T15 ist mit dem Kollektor des Tranistors T9 und der Emitter des Transistors T15 mit der Basis des Transistors T9 verbunden. Die Basis des Transistors. T16 ist mit der Basis des Transistors T10 verbunden und sein ümitter mit der Spannung -V1 über die vorgespannte Diode D7 und den Widerstand R9. Die als Bezugspegel verwendbare pannung V' wird an der Basis des Transistors T9 über den Widerstand R10 abgenommen.

Die in Fig. 5 gezeigte Schaltungsanordnung ist nur ein Ausführungsbeispiel; es sind dafür selbstverständlich abweichende Spielarten möglich.

^FR977003 809881/0735

28232U

Wie in Fig. 2b dargestellt ist, fügen die anhand der Fign. 3, 4 und 5 erläuterten Schaltungsanordnungen zum Eingangssignal Spannungsschwankungen in Folge des Verlaufs der Spannung V„ bei. Diese Schwankungen sind in einem Analog-Digitalumwandler tolerierbar, wenn ihre Amplitude kleiner ist als die des am wenigsten wertigen Bits.

Bei manchen Anwendungen können die Schwankungen jedoch ein störendes Hindernis sein. Daher wird anhand der Fign. 6 und 7 ein drittes Ausführungsbeispiel nach der vorliegenden Erfindung erläutert, bei dem diese Schwankungen, die zum Eingangssignal hinzukommen, vermieden werden. Des weiteren hat dieses Ausführungsbeispiel den Vorteil, daß es auch zur Kompensierung des Nullversatzes dienen kann, der in Signalverarbeitungseinrichtungen auftritt, bei denen T verschieden von T_ ohne Nullversatz ist.

Die Anordnung nach diesem dritten Ausführungsbeispiel weicht insofern von den vorangehenden Ausführungsbeispielen ab, als nämlich die Schaltzeiten, während der die Ströme eingeschaltet werden, verschieden sind.

In dieser Anordnung werden die Stromquellen nicht während des gesamten Arbeitszyklus des Eingangssignals eingeschaltet, sondern nur während der Zeitpunkte, zu denen das Vorzeichen des AusgangssignaIs des ümwandlers vom Vorzeichen des Eingangssignals verschieden ist. Fig. 6 illustriert den Weg, wie der Bezugspegel an der Verbindung M gemäß Fig. 3 dann erzeugt wird.

Fig. 6a zeigt die Zeiten t₊ und t_, während welcher die Stromquellen im Falle eines positiven bzw. negativen Nullversatzes eingeschaltet werden. Wie in der Fig. dargestellt, entsprechen diese Zeiten den Zeitperioden zwischen den Durchgängen

^PR977003 609881/0736

des AusgangssignaIs durch die wirkliche Null-Linie und,die versetzte Null-Linie in positiver Richtung.

Die Stromquellen 31 oder 41 der Schaltungsanordnungen in den Fign. 3 bzw. 4 entladen den Kondensator während der Zeiten t und die Stromquellen 32 bzw. 42 und 41 laden den Kondensator während der Zeiten t_, um dabei den Bezugspegel an der Verbindung M zu schaffen. Bei einem Nullversatz in gegebener Richtung wird eine Stromkomponente nur während der Zeiten t_ und t eingeschaltet. Außerhalb dieser Zeitperioden sind die Stromquellen ausgeschaltet und der Kondensator bleibt auf konstantem Pegel.

Die bei einem negativen Nullversatz und einem positiven Nullversatz des Signals 60 erzeugten Bezugspegel sind in den Fign. 6b und 6c dargestellt. Wenn ein Umwandler bereinigt arbeitet, dann weist das Ausgangssignal dasselbe Vorzeichen auf wie das Eingangssignal und es entspricht dem kodierten Wert des Eingangssignals. Das Signal 60 ist insofern für das Eingangssignal repräsentativ. Der Nullversatz ist dabei allerdings störend.

In den Fign. 6b und 6c nehmen die Signale 61-b und 61-c hohe Pegel an, wenn das Ausgangssignal, welches repräsentativ für das Eingangssignal ist, höher als die wirkliche Null-Linie ist. Die Signale 62-b und 62-c nehmen hohe Pegel an, wenn das Eingangssignal höher als die versetzte Null-Linie ist. Dabei können daraus die Zeiten t_ und t abgeleitet werden, die bei 63-b und 63-c dargestellt sind. Bei negativem Versatz (Fig. 6b) wird der Kondensator während der Zeiten t_ aufgeladen; bei positivem Versatz (Fig. 6c) dagegen wird er während der Zeiten t₊ entladen. Der Bezugsspannungspegel V„ am Kondensator ist für negativen und für positiven Versatz bei 64-b bzw. 64-c dargestellt.

^FR977003 809881/0736

Entsprechend diesem dritten Ausführungsbeispiel ist eine Steuerschaltungsanordnung somit zu den Schaltungsanordnungen gemäß Fign. 3 und 4 hinzuzufügen, mit der die Steuerung der Aufladung oder der Entladung des Kondensators während definierter entsprechender Zeiten gesteuert werden kann.

Fig. 7 zeigt eine Steuerschaltungsanordnung für die Einschaltung der Stromquellen 32 und 31 gemäß Fig. 3. Entsprechend diesem Ausführungsbeispiel ist es nicht erforderlich, daß die Schaltzeiten der beiden Stromquellen exakt gleich sind, da nur eine beider Stromquellen bei Versatz in einer Richtung jeweils benützt wird.

In einem ünmwandler werden die Informationen bezüglich der Zeitperioden, während der das Ausgangssignal größer oder kleiner als die versetzte Null-Linie ist, durch das Vorzeichen des codierten Signals angegeben. Wenn kein Versatz gegeben ist dann ist das Vorzeichen von Eingangs- und Ausgangssignal gleich; es genügt dann, einen Vergleicher zum Vergleich des Eingangssignals mit Erdpotential vorzusehen, um Informationen darüber zu gewinnen, wann das Ausgangssignal größer oder kleiner als die wirkliche Null-Linie ist.

Die den in den Schaltungsanordnungen gemäß Fign. 1 und 3 entsprechenden Bauteile gemäß Fig. 7 besitzen wieder die gleichen Bezugszeichen, jedoch in Fig. 7 mit einem Apostroph.

Die Schaltungsanordnung gemäß Fig. 7 umfaßt einen Eingangskondensator 2¹, über den das umzuwandelnde Analogsignal zugeführt wird, und einen Analog-Digitalumwandler, dessen Aufbau in Fig. 1 erläutert ist; er enthält im wesentlichen einen Abtast- und Haltekreis, einen Vergleicher und einen Bezugspegelgenerator. Das Eingangssignal wird in Beziehung zur Verbindung M" gesetzt, die im übrigen auch mit dem Kon-

PR 977 003

809881/0735

densator 35' verbunden ist. Die Kompensierungsspannung V " nimmt entweder den Verlauf 64-b oder 64-c entsprechend dem Vorzeichen des Versatzes an. Die Schaltungsanordnung umfaßt zwei Stromquellen 32' und 31', die am Punkt M" entweder +1 oder -I zuführen; die Einschaltung erfolgt dabei jeweils durch ein Signal, das den Verlauf 63-b bzw. 63-c auf den Leitungen 71 und 72 annimmt.

Die Schaltungsanordnung enthält eine Vorkehrung zur Steuerung der Erzeugung der Signale 63-b und 63-c. Diese SteuerVorkehrung besteht aus einer logischen Anordnung mit einem Vergleicher 73, dessen einem Eingang das Eingangssignal über einen Kondensator 74, welcher die gleiche Größe hat wie der Kondensator 2¹, an einem Widerstand R1 zugeführt wird; der andere Eingang ist über den Widerstand R2 mit Erde verbunden. Das Ausgangssignal des Vergleichers nimmt die Form 61-b bzw. 61-c an; es ist kennzeichnend für das Vorzeichen des Ausgangssignals des Umwandlers, da bei einem Umwandler die Vorzeichen von Eingangs- und Ausgangssignal gleich sein sollen. Die Information über das Vorzeichen des Ausgangssignals 62-b oder 62-c relativ zur versetzten Null-Linie wird durch den Analog-Digitalumwandler selbst gegeben.

Die logische Anordnung umfaßt zwei Inverter 75 und 76 und zwei UND-Glieder 77 und 78; sie gibt die Steuersignale 63-b bzw. 63-c über die Leitung 71 oder 72 ab.

Die Inverter 75 und 76 sind mit den Ausgängen des Vergleichers 73 bzw. des Analog-Digitalumwandlers verbunden. Das UND-Glied 77 empfängt Informationen bezüglich des Vorzeichens des Nullversatzes über seinen einen Eingang; dem anderen Eingang wird das Ausgangssignal vom Inverter 75 zugeführt. Dabei wird über die Ausgangsleitung 71 das Signal 63-b abgegeben.

^FR977003 809881/0735

28232U

Das UND-Glied 78 nimmt über seinen einen Eingang die Vorzeicheninformation vom Vergleicher 73 auf, wohingegen der andere Eingang mit dem Ausgang des Inverters 76 verbunden ist. Dabei wird das Signal 63-c über die Ausgangsleitung 72 abgegeben.

Die Stromquelle 32' wird eingeschaltet, wenn das Signal 63-b einen hohen Pegel annimmt. Das Bezugssignal an der Verbindung M" hat dann den Verlauf, wie in 64-b dargestellt. Die Stromquelle 31' wird eingeschaltet, wenn das Signal 63-c einen hohen Pegel annimmt. Das Bezugssignal auf der Verbindung M" nimmt dann den Verlauf wie in 64-c an.

Zusammenfassung:

Eine Schaltungsanordnung zur Kompensierung des Nullversatzes bei Analogeinrichtungen zur Signalverarbeitung wurde beschrieben. Diese Schaltungsanordnung weist Vorkehrungen auf zur Kennzeichnung des Vorzeichens des Ausgangssignals in Beziehung zum Nullversatz sowie zwei Stromquellen 42 und 41 zur Abgabe der Ströme 21 und -I über eine Verbindung M. Die Verbindung M ist mit einem Kondensator 45 verbunden. Wenn das Vorzeichen des Ausgangssignals positiv wird, wird ein Transistor 47 und ebenfalls eine Diode 46 eingeschaltet, also leitend gemacht, und der Kondensator mit dem Strom -I entladen. Wenn das Vorzeichen negativ wird, geben die beiden Stromquellen einen Strom ab und der Kondensator wird mit der Differenz +1 aufgeladen. Die Spannung an der Verbindung M ist die Kompensationsspannung, die dem Eingangssignal zugefügt wird.

^PR"⁷⁰⁰³ 809881/073S

Claims

PATENTANSPRÜCHE

Schaltungsanordnung zur dynamischen Kompensierung des Nullversatzes des Ausgangssignals einer ain Analogsignal verarbeitenden übergeordneten Anordnung, der ein um einen Mittelwert variierendes Analogsignal zugeführt wird

und an deren Ausgang ein Ausgangssignal abnehmbar ist, das in vorgegebener Beziehung zum Verlauf des Eingangssignals steht,

gekennzeichnet durch die Kombination der folgenden Merkmale:

a) ein Nullversatzdetektor, der eine Information bezüglich des Vorzeichens des Ausgangssignals der übergeordneten Anordnung gegenüber einem Bezugspegel abgibt,

b) ein Speicherkondensator (35, 45), der die dynamisch Bereithaltung eines Kompensierungssignals gegen Erde durchführt,

c) eine Ladeanordnung (32, 42) für die Aufladung des Speicherkondensators mit einem ersten vorgegebenen Strom, wenn ein erster Pegelzustand des Ausgangssignals gegenüber dem Bezugspegel gegeben ist,

d) eine Entladeanordnung (31, 41) für die Entladung des Speicherkondensators mit einem zweiten vorgegebenen Strom, wenn ein zweiter Pegelzustand des Ausgangssignals gegenüber dem Bezugspegel gegeben ist,

e) ein Schaltungszweig (Widerstand 12), über den das bereitgestellte Kompensierungssignal dem zu verarbeitenden Eingabe-Analogsignal überlagert wird.

INSPECTED

fr 977 0O3 809881/0735

28232H

Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß die Ladeanordnung (32) einen ersten vorgegebenen Strom +1 von einer positiven Spannungsquelle (+V1)
bezieht und diesen Strom einschaltet, wenn das Ausgangssignal gegenüber dem Bezugspegel negativ ist, und daß die Entladeanordnung (31) einen zweiten vorgegebenen Strom -I von einer negativen Spannungsquelle (-V1) bezieht und diesen Strom einschaltet, wenn das Ausgangssignal gegenüber dem Bezugspegel positiv ist.

Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß die Ladeanordnung (42) und die Entladeanordnung (41) in Reihe zwischen einer positiven Spannungsquelle (+V3) und einer negativen Spannungsquelle (-V1) angeordnet sind,

daß die Ladeanordnung und die Entladeanordnung beide ständig eingeschaltet sind und ihre Verbindung mit
dem Speicherkondensator (45) verbunden ist und
daß im ersten Falle, wenn das Ausgangssignal gegenüber dem Bezugspegel negativ ist, dem Speicherkondensator die Differenz +21-1 = +1 aus einem vorgegebenen
Strom +21 und einem vorgegebenen Strom -I zugeführt wird,

daß jedoch im zweiten Falle, wenn das Ausgangssignal gegenüber dem Bezugspegel positiv ist, der Strom +21 von der positiven Spannungsquelle (+V3) über ein
Schaltglied (46, 47, 48) nach Erde abgeleitet und dem Speicherkondensator allein der Strom -I von der
negativen Spannungsquelle (-V1) zugeführt wird.

fr 977 003 8 0 9 8 81/0735

.ι

28233,14

Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,

daß das Schaltglied für die Ableitung nach Erde eine Diode (46) aufweist, deren Anode mit dem Ausgang der Ladeanordnung (42) für die Zuführung des Stromes +21 verbunden ist, und

daß das Schaltglied des weiteren einen Transistor (47) aufweist, dessen Kollektor mit der Kathode der Diode (46) verbunden ist, dessen Emitter mit Erde verbunden ist und dessen Basis das Ausgangssignal des die betrachtete Schaltungsanordnung verwendenden Nullversatzdetektors zugeführt wird,

wobei der Transistor (47) und die Diode (46) beide in den Leitzustand versetzt werden, wenn das Vorzeichen des Ausgangssignals gegenüber dem Bezugspegel positiv ist.

Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurcli gekennzeichnet, daß die Schaltungsanordnung zur dynamischen Kompensierung des Nullversatzes Teil der übergeordneten Anordnung in Form eines Analog-Digitalumwandlers ist, dessen Eingang das zu verarbeitende Analogsignal zugeführt wird,

an dessen Ausgang ein entsprechendes, in digitale Form umgewandeltes Signal als Ausgangssignal abnehmbar ist und

daß für die Steuerung der Lade- und Entladeanordnung (32, 42; 31, 41) das Nullversatzdetektorsignal entwode direkt und invertiert je einem zweier separater Schaltglieder (34, 33) für die wahlweise Einschaltung der Ladeanordnung oder der Entladeanordnung) oder aber einfach dem nach Erde ableitetenden Schaltglied (46, 47, 48) direkt zugeführt wird.

FR 977 003 809881/0735 ORIGINAL INSPECTED

18232H

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet/

daß als Bezugspegel der jeweilige Nullversatz des Ausgangssignals der übergeordneten Anordnung verwendet wird.

7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß ein vereinfachter Nullversatzdetektor (73) vorgesehen ist/ der eine Information bezüglich des Vorzeichens des Ausgangssignals gegenüber dem wirklichen Nullpegel abgibt,

daß die Ladeanordnung (32") immer dann durch das Ausgangssignal des Nullversatzdetektors einschaltbar ist, wenn das Vorzeichen des Ausgangssignals relativ zum jeweiligen Nullversatz und relativ zum wirklichen Nullpegel verschieden ist und wenn das Ausgangssignal den jeweiligen Nullversatz in positiver Richtung vor dem wirklichen Nullpegel in positiver Richtung überschreitet, da." jedoch die Entladeanordnung (31") einschaltbar ist, wenn das Vorzeichen des Ausgangssignals relativ zum jeweiligen Nullversatz und relativ zum wirklichen Nullpegel verschieden ist und wenn das Ausgangssignal den wirklichen Nullpegel in positiver Richtung vor dem jeweiligen Nullversatz in positiver Richtung überschreitet.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,

daß der vereinfachte Nullversatzdetektor (73) durch einen Operationsverstärker gegeben ist, dessen einem Eingang das analoge Eingangssignal und dessen anderem Eingang zum Vergleich der wirkliche Nullpegel zugeführt wird.

fr 977 003 8098 81 /07 36

2121ZH

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet,

daß der erste Pegelzustand des Ausgangssignals für die Einschaltung der Ladeanordnung (32') am Ausgangssignal eines ersten UND-Glieds (77) erkennbar ist, dessen erstem Eingang das Ausgangssignal der übergeordneten Anordnung direkt und dessen zweitem Eingang das Ausgangssignal des vereinfachten Nullversatzdetektors (Operationsverstärker 73) über einen Inverter (75) zugeführt wird und daß der zweite Pegelzustand des Ausgangssignals für die Einschaltung der Entladeanordnung (31') am Ausgangssignal eines zweiten UND-Glieds (78) erkennbar ist, dessen erstem Eingang das Ausgangssignal des vereinfachten Nullversatzdetektors (Operationsverstärker 73) direkt und dessen zweitem Eingang das Ausgangssignal der übergeordneten Anordnung über einen Inverter (76)zugeführt wird.

10. Schaltungsanordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet,

daß die übergeordnete Schaltungsanordnung in Form eines Analog-Digitalumwandlers (A/D) gegeben ist.

fr 977 003 809881/0735