DE3101296C2 - - Google Patents

Info

Publication number
DE3101296C2
DE3101296C2 DE19813101296 DE3101296A DE3101296C2 DE 3101296 C2 DE3101296 C2 DE 3101296C2 DE 19813101296 DE19813101296 DE 19813101296 DE 3101296 A DE3101296 A DE 3101296A DE 3101296 C2 DE3101296 C2 DE 3101296C2
Authority
DE
Germany
Prior art keywords
signal
diodes
differential
capacitors
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19813101296
Other languages
English (en)
Other versions
DE3101296A1 (de
Inventor
Albert Edmund Agoura Calif. Us Cosand
Kenneth Rancho Palos Verdes Calif. Us Brooks De Graaf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Northrop Grumman Space and Mission Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US06/112,963 priority Critical patent/US4370572A/en
Application filed by Northrop Grumman Space and Mission Systems Corp filed Critical Northrop Grumman Space and Mission Systems Corp
Publication of DE3101296A1 publication Critical patent/DE3101296A1/de
Application granted granted Critical
Publication of DE3101296C2 publication Critical patent/DE3101296C2/de
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Description

Die Erfindung betrifft eine monolithische Differential-Abtast- und -halteschaltung.

Aus der DE 27 04 483 A1 ist eine Differential-Abtast- und -halteschaltung bekannt mit einer Eingangsverstärkerschaltung zur Abgabe eines Differential-Analogsignals, sowie mit einer kapazitiven Vorrichtung und einer Schaltanordnung zum wahlweisen Anlegen des Differential-Analogsignals an die kapazitive Vorrichtung sowie mit einer Ausgangsverstärkerschaltung, deren Differentialeingänge mit der kapazitiven Vorrichtung verbunden sind und die das abgetastete Eingangs-Analogsignal ausgibt.

Aus der DE 20 10 171 B1 ist ein Abtastspeicher bekannt, bei dem zwei Dioden vorgesehen sind, welche zur Abtastzeit leitend und zur Haltezeit gesperrt sind.

Aus der DE 23 17 403 B2 ist eine Diodentorschaltung bekannt, mit einer Brückenschaltung aus vier Dioden als Phasenkomparatorkreis.

Die jüngsten Entwicklungen in der Technologie der integrierten Schaltungen haben es ermöglicht, Analog/Digital-Wandler für hohe Geschwindigkeiten in monolithischer Form herzustellen. Es gibt jedoch keine ähnliche Entwicklung einer entsprechenden integrierten Abtast- und Halteschaltung für hohe Geschwindigkeiten, mit der analoge Eingangssignale an einen Analog/Digital-Wandler angelegt werden könnten. Eine typische bekannte Abtast- und Halteschaltung für hohe Geschwindigkeiten besitzt einen Eingangsverstärker, einen Kondensator, einen Schalter zum Anlegen eines Signals von dem Eingangsverstärker an den Kondensator und einen Ausgangsverstärker zum Verstärken eines von dem Kondensator abgenommenen Ausgangssignals. Der Schalter wird üblicherweise als Feldeffekttransistor (FET) oder als eine von einem Transformator getriebene Diodenbrücke ausgeführt, wobei der Transformator ein Schaltelement darstellt, das selbstverständlich nicht in monolithischer Form erzeugt werden kann. Beim Schließen des Schalters verändert sich die über den Kondensator anliegende Spannung, abhängig vom Eingangssignal; diese Betriebsart wird üblicherweise als Aufnahme- oder Mitlaufbetrieb bezeichnet. Beim Öffnen des Schalters behält der Kondensator einen Signalabtastwert entsprechend dem Pegel des Eingangssignals zum Zeitpunkt der Schalteröffnung; die Schaltung befindet sich dann in Haltebetrieb.

Es gibt eine Reihe von Problemen beim Entwurf von Abtast- und Halteschaltungen, die ganz allgemein zu erheblichen Ungenauigkeiten im Betrieb derartiger Schaltungen führen können. So kann beispielsweise der Ausgangsverstärker einen beträchtlichen Eingangsstrom von dem Kondensator ziehen, was zu einem Spannungsabfall führt, wenn sich der Schalter in der geöffneten Stellung befindet und die Schaltung im Haltebetrieb arbeitet. Eine weitere Schwierigkeit, die im Haltebetrieb zu Fehlern führen kann, besteht darin, daß die zur Betätigung des Schalters benötigte Energie an den Kondensator angelegt wird. Im Haltebetrieb kann ferner das Eingangs-Analogsignal kapazitiv über den Schalter an den Kondensator angekoppelt werden. Üblicherweise ergeben sich weitere Ungenauigkeiten infolge von Linearitätsfehlern des Schalters und der Verstärker, Einschwingzeitfehler, die auf reaktive parasitäre Impedanzen in den Leitungen zwischen den Bauelementen zurückzuführen sind, und Abweichungen in dem Verstärker und dem Schalter.

Abtast- und Halteschaltungen allgemeiner Art, mit denen sich die Erfindung befaßt, sind entweder aus diskreten Bauelementen und hybrider Schaltungsweise oder in monolithischem Aufbau ausgeführt. Der Aufbau aus diskreten Bausteinen und hybrider Schaltungsweise ist, verglichen mit der monolithischen Herstellung, verbunden mit verhältnismäßig kostspieligen Herstellungs- und Montageschritten. Außerdem läßt sich mit Abtast- und Halteschaltungen aus diskreten Bauelementen im allgemeinen nicht der erwünschte Leistungsgrad erzielen. Bestimmte Arten von hybriden Schaltungen, die Dünnfilmherstellungsverfahren verwenden, besitzen nicht mehr einen Großteil der Nachteile, die zu Ungenauigkeiten in der Funktion führen und erreichen hohe Betriebsgeschwindigkeiten, ihre Kosten sind jedoch um beinahe zwei Größenordnungen höher als diejenigen monolithischer Schaltungen, mit denen die gleiche Funktion erreicht wird.

Monolithische Abtast- und Halteschaltungen sind gegenwärtig von mehreren Herstellern erhältlich; derartige Schaltungen verwenden jedoch ausnahmslos bisher unsymmetrische Schaltungen mit Einzelanschluß, insbesondere werden Operationsverstärker verwendet. Obgleich diese monolithischen Schaltungen mit Einzelanschluß wesentlich preisgünstiger sind als die Hybridschaltungen, die zuvor erwähnt wurden, besitzen sie doch den Nachteil, daß sie zwei bis drei Größenordnungen langsamer sind als die genannten Hybridschaltungen.

Aufgabe der Erfindung ist des deshalb, eine Differential-Abtast- und Halteschaltung, insbesondere in monolithischer Form zu schaffen, die wesentlich schneller arbeitet als die bisher erhältlichen Schaltungen und die die Vorteile der geringen Kosten, der hohen Geschwindigkeit und einer hohen Genauigkeit in Kombination besitzt.

Die erfindungsgemäße Lösung dieser Aufgabe ist im Patentanspruch 1 beschrieben. In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung angegeben.

Die erfindungsgemäße Anordnung der Diodenpaare ist einfacher als eine Diodenbrücke, kann aber ebenso wirksam beim Anschließen bzw. Isolieren der Kondensatoren verwendet werden.

Die erfindungsgemäße Schaltungsanordnung ermöglicht den Vorteil, daß Störeffekte durch kapazitive Koppelungen über die Dioden ausgeschaltet werden können, indem ein Signal rückgekoppelt wird, das proportional ist dem Haltesignal an den Kondensatoren.

Nachfolgend wird die Erfindung anhand der Zeichnung näher beschrieben. Es zeigt

Fig. 1 ein vereinfachtes Blockdiagramm einer üblichen bekannten Abtast- und Halteschaltung,

Fig. 2 ein vereinfachtes Blockdiagramm einer erfindungsgemäßen Differential-Abtast- und -halteschaltung,

Fig. 3 ein vereinfachtes Blockdiagramm ähnlich der Fig. 2, jedoch unter Verwendung eines einzigen Eingangsverstärkers mit Differentialausgängen,

Fig. 4 ein vereinfachtes Blockdiagramm einer anderen Ausführungsform der erfindungsgemäßen Differential-Abtast- und -halteschaltung mit dualen Differential-Analogschaltungen,

Fig. 5 ein vereinfachtes Blockdiagramm ähnlich Fig. 4, wobei jedoch die sich auf die Diodenschaltung beziehenden Teile der Deutlichkeit halber weggelassen sind und wobei gezeigt wird, wie ein gespeichertes oder gehaltenes Analogsignal während des Haltebetriebs an die Stelle eines sich ändernden Analogeingangssignals gesetzt wird,

Fig. 6 ein Blockschaltbild eines Schalters, wie er in den vereinfachten Blockschaltbildern gemäß den Fig. 2 oder 3 verwendet werden kann,

Fig. 7 ein ausführliches Blockdiagramm einer Abtastschaltung ähnlich derjenigen, die in vereinfachter Form in den Fig. 4 und 5 gezeigt ist, und

Fig. 8 ein ausführliches Blockschaltbild einer Abtastschaltung ähnlich Fig. 7, wobei jedoch keine Strommodulation, sondern eine Spannungseinführung für das Analogsignal erfolgt.

Wie aus den Zeichnungen zum Zwecke der Veranschaulichung hervorgeht, bezieht sich die vorliegende Erfindung auf Abtast- und Halteschaltungen, die in monolithischer Form hergestellt werden können. Fig. 1 zeigt eine übliche Abtast- und Halteschaltung bekannter Art, die einen Eingangsverstärker 10 besitzt, an den ein Eingangssignal 12 angelegt wird, ferner einen Schalter 14, einen Kondensator 16 und einen Ausgangsverstärker 18. Der Ausgang des Eingangsverstärkers 10 ist mit einer Klemme des Schalters 14 über Leitung 20 verbunden, während die andere Klemme des Schalters an die eine Klemme des Kondensators 16 und an eine Eingangsklemme des Ausgangsverstärkers 18 angeschlossen ist. Der Schalter 14 besitzt einen einpoligen Arbeitskontakt. Die andere Klemme des Kondensators 16 ist geerdet und ein abgetastetes Ausgangssignal, angezeigt bei 22, wird vom Ausgangsverstärker 18 abgegeben. Der Schalter 14 hat üblicherweise die Form eines Feldeffekttransistors (FET) oder einer Schottky-Diodenbrücke, die von einem Transformator getrieben wird. Abtast- und Halteschaltungen, die diskrete Bauteile oder hybride Schaltungen verwenden, sind sehr kostspielig in der Herstellung. Obwohl für den gleichen Zweck erhältliche monolithische Schaltungen wesentlich weniger kostspielig sind, besitzen diese eine Reihe von Nachteilen, insbesondere eine langsame Arbeitsgeschwindigkeit.

Bei der in den nachfolgenden Figuren gezeigten monolithischen Abtast- und Halteschaltung werden Signale vollkommen differentiell verarbeitet werden, wodurch sich eine Kombination der Vorteile der niedrigen Herstellungskosten und der hohen Geschwindigkeit ergibt und gleichzeitig Ungenauigkeiten äußerst reduziert werden, die sich aus einem unsymmetrischen bzw. Einzelanschlußaufbau ergeben.

Wie beispielsweise in Fig. 2 gezeigt, besitzt die Schaltung zwei identische Eingangsverstärker 30 und 32, zwei Schalter 33 und 34, zwei Kondensatoren 35 und 36 und einen Differentialeingangsverstärker 37. Das Analog-Eingangssignal an der Klemme 38, wird an einen Eingang des Eingangsverstärkers 30 angelegt, während der Eingang des entsprechenden Verstärkers 32 bei 39 geerdet ist. Die Ausgänge der Verstärker 30 und 32 sind über Leitungen 40 und 41 mit entsprechenden Schaltern 33 und 34 verbunden und diese über Leitungen 42 und 43 mit den Eingangsklemmen des Differentialverstärkers 37 sowie mit einer Klemme des Kondensators 35 bzw. 36, deren andere Klemmen geerdet sind. Es zeigt sich somit, daß bei geschlossenen Schaltern 33 und 34, d. h. beim Aufnahme- bzw. Mitlaufbetrieb, die über den Kondensatoren 35 und 36 entwickelte Spannung proportional zur an der Klemme 38 angelegten Eingangsspannung ist. Werden die Schalter 33 und 34 geöffnet, d. h. die Schaltung befindet sich im Haltebetrieb, dann wird die Schaltung über den Kondensatoren 35 und 36 durch den Ausgangsverstärker 37 verstärkt, der vorzugsweise eine sehr hohe Eingangsimpedanz besitzt, und ein abgetastetes Ausgangssignal wird an Leitung 44 angeboten.

Der in Fig. 3 gezeigte Aufbau gleicht demjenigen nach Fig. 2 mit der Ausnahme, daß an die Stelle der Eingangsverstärker 30 und 32 ein einziger Verstärker 50 tritt, der einen Einzeleingangsanschluß besitzt, an den das Analog-Eingangssignal bei 38 angelegt wird und dessen Differentialausgänge mit den Schaltern 33 und 34 über die Leitungen 40 und 41 verbunden sind.

Fig. 4 zeigt in vereinfachter Form ein Ausführungsbeispiel, bei dem Doppel-Differentialanalogverstärker verwendet werden. Im Prinzip besitzt die Schaltung einen Vorverstärker 60 mit einem unsymmetrischen oder Einzelanschluß-Analogeingang bei 62 und mit komplementären Ausgängen zu den Leitungen 64 und 66 sowie zwei Differential- Analogverstärker 68 und 70, an die als Eingänge die Signalleitungen 64 und 66 angeschlossen sind. Die Ausgänge des Verstärkers 68 sind über Leitungen 72 und 74 mit den Anoden zweier Dioden 76 und 78 verbunden. Die Kathoden der Dioden sind an die ersten Klemmen der Kondensatoren 80 und 82 angeschlossen, deren andere Klemmen geerdet sind, wie dies bei 84 angegeben ist. Die ersten Klemmen der Kondensatoren 80 und 82 stehen auch mit den Eingängen eines Nachverstärkers 86 in Verbindung, der ein abgetastetes (sampled) Ausgangssignal auf Leitung 88 abgibt.

Die Ausgangssignale von dem anderen Differential-Analogverstärker 70 werden über Leitungen 90 und 92 an die Kathoden zweier zusätzlicher Dioden 94 und 96 angelegt, deren Anoden mit den Kathoden der Dioden 76 bzw. 78 und mit den Kondensatoren 80 und 82 sowie mit den Eingangsklemmen des Nachverstärkers 86 verbunden sind. Ein Strobe-Eingangssignal oder insbesondere zwei komplementäre Signale werden über Leitungen 100 und 102 an einen Verstärker 104 angelegt, dessen komplementäre Ausgänge an einen weiteren Verstärker 106 geleitet werden. Die Ausgänge des Verstärkers 106 sind mit den Signalleitungen 72, 74, 90 bzw. 92 gekoppelt. Beim Auftreten eines geeigneten Strobe-Eingangssignals auf den Leitungen 100 und 102 erzeugt der Verstärker 106 Schaltsignale, die die Dioden 76, 78, 94 und 96 entsprechend für den Aufnahmebetrieb vorspannen, bei dem die Analogsignale von den Verstärkern 68 und 70 über die Dioden an die Kondensatoren 80 und 82 angekoppelt werden. Im Haltebetrieb sind die in dem Verstärker 106 erzeugten Signale derart, daß sie die Dioden in Sperr-Richtung vorspannen, so daß die Kondensatoren 80 und 82 von den ankommenden Analogsignalen abgetrennt werden.

Die Schaltung gemäß Fig. 5 ist zum großen Teil gleich derjenigen nach Fig. 4, wobei gleiche Bezugszeichen für entsprechende Bauelemente verwendet wurden. Der Deutlichkeit halber ist in Fig. 5 der Differentialverstärker 106 weggelassen, obwohl zu beachten ist, daß die Schaltsignale von dem Strobe-Verstärker 104 abgeleitet und an die Dioden 76, 78, 94 und 96 angelegt werden, und zwar in der gleichen Weise, wie dies im Zusammenhang mit Fig. 4 beschrieben wurde. Fig. 5 veranschaulicht eine Technik, mit der Fehler praktisch eliminiert werden können, die auf eine kapazitive Kopplung durch die Schaltelemente, nämlich durch die Dioden 76, 78, 94 und 96, im Haltebetrieb auftreten können. Obwohl die Dioden im Haltebetrieb in Sperr-Richtung vorgespannt sind, kann ein Signal kapazitiv über eine oder mehrere der Dioden angekoppelt werden, was die Ladungsmenge an den Kondensatoren 80 und 82 und damit den Wert des abgetasteten Ausgangssignals beeinflussen kann. Zur Minimisierung dieses Effekts wird ein Analogsignalschalter 110 dazu verwendet, im Haltebetrieb ein anderes Signal an die Stelle des analogen Eingangssignals an Leitung 64 und 66 zu setzen. Das ersetzte Signal und somit die gesamte Vorspannung in Sperr-Richtung an den Dioden ist vollkommen unabhängig von dem augenblicklichen Analog-Eingangssignalwert, wodurch eine mögliche Quelle von Nichtlinearität in der Abtast- und Halteschaltung eliminiert wird; auch erfolgt eine Reduzierung des während des Übergangs vom Aufnahme- in den Haltebetrieb etwa auftretenden Analogsignaldurchlasses.

Der Schalter 110 ist im Prinzip ein zweipoliger Umschalter, der von am Ausgang des Verstärkers 104 erzeugten Strobe-Signalen gesteuert wird. Die Analog-Eingangssignale werden an den Signalabtastschalter 110 auf Leitungen 64 und 66 angelegt und ein entsprechendes Paar von Eingangsleitungen 112 und 114 geben ein Differentialsignal ab, das dem in den Kondensatoren 80 und 82 gehaltenen oder gespeicherten Signal entspricht. Letzteres Signal wird von dem Nachverstärker 86 abgeleitet, wie dies durch die gestrichelte Linie 116 vom Verstärker 86 zum Analog-Signalschalter 110 angezeigt wird.

Im Aufnahmebetrieb koppelt der Analogsignalschalter 110 die Analog-Eingangssignale auf Leitungen 64 und 66 zu den Ausgangsleitungen 118 und 120 durch, die an die Eingänge der Differentialverstärker 68 und 70 angeschaltet sind, und zwar in der gleichen Weise, wie die Signalleitungen 64 und 66 in der Schaltung der Fig. 4 mit diesen Verstärkern verbunden sind. Im Haltebetrieb ersetzt der Signalabtastschalter 110 das Analogsignal auf Leitungen 64 und 66 durch das Haltesignal auf den Leitungen 112 und 114. Somit wird das Haltesignal zu den Leitungen 118 und 120 durchgeschaltet, von den Differentialverstärkern 68 und 70 verstärkt und kann dann über die Dioden 76, 78, 94 und 96 an die Kondensatoren 80 und 82 angekoppelt werden. Auf diese Weise wird die an den Kondensatoren gehaltene Spannung im wesentlichen auf einem konstanten Wert gehalten, der unabhängig von Veränderungen in dem Analog-Eingangssignalpegel während des Haltebetriebs ist. Wird die Schaltung wiederum in den Aufnahmebetrieb geschaltet, dann wählt der Analogsignalschalter 110 die Analogeingänge auf Leitungen 64 und 66 von dem Vorverstärker 60. Gleichzeitig werden die Dioden 76, 78, 94 und 96 in Vorwärtsrichtung vorgespannt und die Analogsignale auf Leitungen 72, 74, 90 und 92 werden an die Kondensatoren 80 und 82 angekoppelt.

Die bisher diskutierten vereinfachten Blockschaltbilder stellen keine vollständige Wiedergabe eines bevorzugten Ausführungsbeispiels der Erfindung dar. Weitere Einzelheiten ergeben sich in Form eines Beispiels aus dem Blockschaltbild nach Fig. 7. Die einzigen Elemente, die aus der Fig. 7 weggelassen, in Fig. 5 jedoch vorhanden sind, der Vorverstärker 60, der Strobe-Eingangsverstärker 104 und der Nachverstärker 96. Aus Fig. 7 ergibt sich jedoch, daß komplentäre Analog-Eingangssignale von dem Vorverstärker 60 an Leitungen 64 und 66 angelegt werden und daß die Leitungen 130 und 132 eine Verbindung zwischen den Kondensatoren 80 und 82 und dem in Fig. 7 nicht gezeigten Nachverstärker 86 darstellen. Das Signal an den mit TRACK und bezeichneten Leitungen ist das Betriebsartbestimmungssignal, das von dem Strobe-Eingangsverstärker 104 (Fig. 4) abgegeben wird.

Außerdem stellen die Signale auf mit T1 und bezeichneten Leitungen ebenfalls Betriebsartbestimmungssignale dar, die logisch identisch mit TRACK bzw. sind, die jedoch einen anderen Gleichstrompegel für den Betrieb der Stromschalttransistoren T33-T36 führen.

Die Signale auf mit HELD und bezeichneten Leitungen entsprechen den Haltesignalleitungen 112 und 114 der Fig. 4. Es zeigt sich ferner, daß bei einem hohen Wert des TRACK-Signals die Transistoren T25, T30, T27 und T32 leitend werden und den Transistoren T13, T14, T15 und T16 Strom zuführen, an die auch Analogsignale auf den Leitungen 64 und 66 angelegt werden. Befindet sich das TRACK-Signal auf einem niedrigen Wert, dann werden die Transistoren T26, T29, T28 und T31 leitend und legen Strom an die Transistoren T21-T24, so daß die HELD- Signale auf den Leitungen 112 und 114 und nicht die Analogsignale an Leitungen 64 und 66 für eine Kopplung mit den Dioden 76, 78, 94 und 96 (Fig. 4) ausgewählt werden, die in Fig. 7 mit D5, D6, D7 und D8 bezeichnet sind. Die Transistoren T25-T32 stellen zusammen den Signalabtastschalter 110 der Fig. 5 dar, der eine Auswahl eines Analog-Eingangssignals während des Aufnahmebetriebs und des Halteanalogsignals während des Haltebetriebs bewirkt.

Wie zuvor erwähnt, werden die Transistoren T33-T36 in Paaren abhängig von dem Zustand des Signals T1 geschaltet, das logisch identisch mit dem TRACK-Signal ist. Im Aufnahmebetrieb schaltet das Signal T1 die Transistoren T34 und T36 an, so daß durch die Transistoren T7 und T8 Strom gezogen wird, ebenso ein Strom durch die Dioden D5 und D7 sowie durch die Dioden D6 und D8 zur Vorwärtsspannung. Die Dioden werden somit im Aufnahmebetrieb leitend und die als C1 und C2 in Fig. 7 bezeichneten Kondensatoren werden in der Schaltung so verbunden, daß die Analogsignale an die Kondensatoren angekoppelt werden.

Wenn die Schaltung in den Haltebetrieb geschaltet wird, dann werden die Transistoren T33 und T35 leitend und gleichzeitig die Transistoren T34 und T36 gesperrt. Strom wird somit durch die Transistoren T5 und T6 und die Lastwiderstände R1 und R2 gezogen. Da die Lastwiderstände R1 und R2 an die Anode der Dioden D5 und D6 angeschlossen sind, wird die Spannung an diesen Anoden erniedrigt, d. h. sie wird mehr negativ im Haltebetrieb, wodurch die Dioden in Sperr-Richtung vorgespannt werden. In ähnlicher Weise wird kein Strom im Haltebetrieb durch die Lastwiderstände R3 und R4 gezogen, so daß die Spannung an den Klemmen dieser Widerstände, die mit den Kathoden der Dioden D7 und D8 verbunden sind, nahezu auf Erdpegel angehoben wird, was ebenfalls eine Sperrvorspannung der Dioden zur Folge hat. Es zeigt sich aus Fig. 7, daß die Anoden der Dioden D5 und D6 über die Widerstände R2 bzw. R1 mit Erde verbunden sind und daß die Kathoden der Dioden D7 und D8 an Widerstände R4 bzw. R3 angeschlossen sind, deren andere Klemmen zusammen mit der Kathodenseite der zwei zusätzlichen in Reihe geschalteten Dioden D3 und D4 verbunden sind, wobei die Anodenseite dieser Dioden geerdet ist. Das Diodenpaar D3 und D4 kompensiert den Spannungsabfall sowohl an dem Diodenpaar D5-D7 als auch D6-D8 und hält einen konstanten Vorspannungsstrom in Vorwärtsrichtung in diesen Diodenpaaren aufrecht.

Konkreter gesagt bedeutet dies, daß bei einem konstanten Strom beispielsweise durch den Transistor T8 im Aufnahmebetrieb ein Teil dieses Stromes durch einen Stromzweig gezogen wird, der aus den Dioden D6 und D8 und dem Widerstand R1 besteht, während ein anderer Teil des Stromes durch einen parallelen Stromzweig, bestehend aus dem Widerstand R3, kommt. Wären die Dioden D3 und D4 nicht vorhanden und der Spannungsabfall an den Dioden D6 und D8 würde sich infolge Temperaturschwankungen ändern, dann würde sich auch das Stromverhältnis in diesen beiden Stromzweigen ändern, wie auch der Strom durch die Dioden D6 und D8. Die Dioden D3 und D4 bringen jedoch einen Spannungsabfall, der identisch mit demjenigen über den Dioden D6 und D8 ist, so daß das Stromverhältnis zwischen den Zweigen immer praktisch konstant gehalten wird, wie auch der Absolutwert des Vorspannungsstroms in Vorwärtsrichtung. D3 und D4 bieten die gleiche Funktion auch für die Dioden D5 und D7. Die Energieversorgung für die Schaltung ist mit VEE in der unteren linken Ecke der Fig. 7 angezeigt, ebenso andere Verbindungen für Spannungen VR0, VR1 und VR2, die Bezugsspannungen liefern, die von einer nicht gezeigten Stromversorgungseinheit abgeleitet sind und dazu verwendet werden, Konstantstrompegel in der Schaltung zu erzeugen.

Es sind viele unterschiedliche Schaltungsaufbauten im einzelnen möglich; als Beispiel werden folgende Schaltungsparameter angegeben:

R1-R4
= 281 Ohm
R5 = 3,440 Ohm
R6-R7 = 476 Ohm
R8-R11 = 550 Ohm
R12-R13 = 1,200 Ohm
R14-R17 = 240 Ohm
R18, R19, R22, R23 = 720 Ohm
R20-R21 = 134 Ohm
C1, C2 = 1 pF

Die Transistoren und Dioden werden entsprechend dimensioniert, damit sie den Strompegeln und den Parameteranpassungserfordernissen der Schaltung entsprechen.

Eine wesentliche Abänderung der Abtastschaltung der Fig. 7 ist in Fig. 8 gezeigt. Es sind wiederum zwei Paare von Schaltdioden D4′, D5′ und D6′, D7′ vorgesehen, die genau den Dioden D5, D7, D6 und D8 in Fig. 7 entsprechen. In der Schaltung nach Fig. 8 sind jedoch die Anoden der Dioden D4′ und D6′ nicht über Lastwiderstände mit Erde verbunden, sondern an Emitter von Transistoren Q1′ und Q23′ über Widerstände R4′ bzw. R10′ angeschlossen. Die Kollektoren der Transistoren Q1′ und Q23′ sind beide an die Stromversorgungsleitung bei VCC2 angelegt, während die Basen mit abzutastenden komplementären Analog-Eingangsspannungssignalen bei VANA und zugeführt werden.

Transistoren Q11′, Q13′, Q15′ und Q16′ erfüllen die gleiche Funktion wie die Transistoren T33-T36 in Fig. 7, d. h. sie schalten die Schaltdioden zwischen dem Aufnahmebetrieb und dem Haltebetrieb abhängig von dem TRACK-Signal. Das Analog- Eingangssignal VANA wird durch die Transistoren Q1′ und Q23′ gepuffert und den Kondensatoren C1′ und C2′ über Widerstände R4′ und R10′ und Dioden D4′ und D6′ und gleichzeitig auch über Dioden D2′, D3′, Widerstand R2′ und Diode D5′ sowie über Dioden D8′, D9′, Widerstand R13′ und Diode D7′ eingeprägt. Zusammengefaßt bedeutet dies, daß das Analogsignal, das der Schaltung nach Fig. 7 zugeführt wird, nämlich ANA2, dazu verwendet wird, einen konstanten Strom durch die Schaltdioden zu modulieren.

Die Dioden D2′, D3′, D8′ und D9′ erfüllen die gleiche Funktion in der Schaltung gemäß Fig. 8 wie die Dioden D1 und D2 in der Schaltung nach Fig. 7. Insbesondere sind die Dioden D2′ und D3′ in Reihe mit dem Widerstand R2′ geschaltet und bilden einen Parallelpfad zu demjenigen Zweig, der aus den Dioden D4′ und D5′ und dem Widerstand R4′ besteht. Der Spannungsabfall längs dieser Zweige ist identisch, so daß das Stromverhältnis zwischen ihnen konstant sein wird, wie auch der Absolutwert des Vorspannungsstromes durch die Schaltdioden in Vorwärtsrichtung. Die Dioden D8′ und D9′ erfüllen die gleiche Funktion bezüglich der Schaltdioden D6′ und D7′.

Die folgenden Widerstandswerte seien als Beispiel für die Schaltung der Fig. 8 angegeben:

R1′, R3′, R5′, R11′, R12′, R14′
= 376,2 Ohm
R2′, R4′, R10′, R13′ = 330 Ohm
R6′, R9′ = 200 Ohm
R7′, R8′ = 94 Ohm
R15′ = 1642 Ohm
R16′ = 2714 Ohm

Als weiteres Ausführungsbeispiel zeigt Fig. 6 einen alternativen Aufbau für eine Schaltanordnung, die in Verbindung mit dem vereinfachten Blockdiagramm gemäß Fig. 3 verwendet werden kann. Die Schaltanordnung besteht aus drei Paaren von npn-Transistoren 150 und 152, 154, 160 und 156 und 158 sowie drei Konstantstromgeneratoren 162, 164 und 166. Die Schaltung besitzt auch drei Widerstände 168, 170 und 172 und zwei Schottky-Dioden 174 und 176. Ein zusätzlicher npn-Transistor 178 ist mit seinem Kollektor geerdet und sein Emitter ist mit einem gemeinsamen Verbindungspunkt zwischen den Widerständen 170 und 172 angeschlossen. Die andere Klemme des Widerstandes 170 steht mit dem Kollektor des Transistors 150 in Verbindung, während die andere Klemme des Widerstandes 172 an den Kollektor des Transistors 152 gelegt ist. Die Emitter der beiden Transistoren 150 und 152 sind gemeinsam mit dem Konstantstromgenerator 162 verbunden, während ein Analog-Eingangssignal über Leitungen 40 und 41 den Basen der Transistoren 150 und 152 zugeführt wird.

Ein Widerstand 168 ist mit seiner einen Seite an Erde geschaltet, während seine andere Seite mit der Basis des Transistors 178 und mit den Kollektoren der Transistoren 154 und 156 in Verbindung steht, deren Emitter an die Konstantstromgeneratoren 166 bzw. 164 angeschlossen sind. Die Konstantstromgeneratoren 164 und 166 ziehen auch Strom von den Emittern der Transistoren 158 bzw. 160. Die Kollektoren der Transistoren 150 und 152 sind auch mit den Anoden der Dioden 174 und 176 verbunden, deren Anoden an die Ausgangsleitungen 42 und 43 und an die Kollektoren der Transistoren 158 und 160 angeschlossen sind. Ein Kondensator 35 liegt zwischen der Kathode der Diode 174 und Erde und ein Kondensator 36 zwischen der Kathode der Diode 176 und Erde.

Ein Strobe-Signal wird an die Basen der Transistoren 154 und 156 und ein komplementäres Strobe-Signal an die Basen der Transistoren 158 und 160 angelegt. Befindet sich das Strobe- Signal an den Transistoren 154 und 156 auf seinem niedrigen Wert, dann werden diese Transistoren gesperrt und es fließt nur ein sehr geringer Strom durch den Widerstand 168. Gleichzeitig werden die Transistoren 158 und 160 leitend und die Dioden 174 und 176 in Vorwärtsrichtung vorgespannt, so daß das an den Kollektoren der Transistoren 150 und 152 eingeprägte Analog-Signal über die Dioden an die Kondensatoren 35 und 36 angekoppelt werden kann. Im Haltebetrieb wird die Polarität des Strobe-Signals an den Transistoren 154 und 156 umgekehrt, so daß diese leitend werden, während nun die Transistoren 158 und 160 gesperrt sind. Dies bewirkt einen verhältnismäßig großen Strom im Widerstand 168 und die Spannung am Emitter des Transistors 178 wird negativ. Somit werden die Dioden 174 und 176 in Sperr-Richtung vorgespannt und trennen die Kondensatoren 35 und 36 von dem an die Transistoren 150 und 152 angelegten Analog-Signal ab.

Claims (6)

1. Monolithische Differential-Abtast- und -halteschaltung mit
  • - einem Vorverstärker (60) zum Verarbeiten eines analogen Eingangssignals und zum Erzeugen eines entsprechenden differentiellen Analogsignals,
  • - einem ersten Differenzverstärker (68), der die Analogsignale des Vorverstärkers empfängt, um ein erstes verstärktes Differential-Analogsignal zu erzeugen,
  • - einem zweiten Differenzverstärker (70), der ebenfalls die Analogsignale des Vorverstärkers empfängt, um ein zweites verstärktes Differential-Analogsignal zu erzeugen, das identisch dem ersten verstärkten Differential-Analogsignal ist,
  • - zwei Kondensatoren (80, 82) mit jeweils einem geerdeten und einem ungeerdeten Anschluß,
  • - einem ersten Paar von Dioden (76, 78), die mit ihren Anoden-Anschlüssen das erste verstärkte Differential-Analogsignal empfangen und mit ihren Kathoden-Anschlüssen jeweils an einen ungeerdeten Anschluß eines der Kondensatoren angeschlossen sind,
  • - einem zweiten Paar von Dioden (94, 96), die mit ihren Kathoden- Anschlüssen das zweite Differential-Analogsignal empfangen und mit ihren Anoden-Anschlüssen mit entsprechenden Kathoden-Anschlüssen des ersten Dioden-Paares verbunden sind,
  • - einem Nachverstärker (86), dessen Differential-Eingänge an die ungeerdeten Anschlüsse der Kondensatoren (80, 82) angeschlossen sind, und
  • - mit einer Vorspannungsquelle (100, 102), die mit den ersten und zweiten Diodenpaaren verbindbar ist, um entsprechend einem Tastzustandssignal eine Vorwärtsspannung und entsprechend einem Haltezustandssignal eine Rückwärtsspannung anzulegen,
wobei
  • - die ersten und zweiten Diodenpaare (76, 78; 94, 96) in Abhängigkeit von dem Tastzustandssignal vorwärtsgespannt sind, so daß die ersten und zweiten verstärkten Differential- Analogsignale durch die ersten und zweiten Diodenpaare zu den Kondensatoren (80, 82) durchschaltbar sind,
und
  • - die ersten und zweiten Diodenpaare (76, 78; 94, 96) in Abhängigkeit von dem Haltezustandssignal rückwärtsgespannt sind, um die Kondensatoren (80, 82) von den Analogsignalen zu isolieren.
2. Monolithische Differential-Abtast- und -halteschaltung nach Anspruch 1, dadurch gekennzeichnet, daß Schaltmittel (110) vorgesehen sind, die in Abhängigkeit von dem Haltezustandssignal die Eingabe der differentiellen Analogsignale in die ersten und zweiten Differenzverstärker (68, 70) unterbrechen und durch ein von den Kondensatoren (80, 82) abgenommenes Signal ersetzen.
3. Monolithische Differential-Abtast- und -halteschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die ersten und zweiten verstärkten Differential-Analogsignale Stromsignale sind, die im Aufnahmebetrieb unter Anlegen an die Kondensatoren zu Spannungssignalen umgewandelt werden.
4. Monolithische Differential-Abtast- und -halteschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Vorspannungsquelle (100, 102) im Tastzustand einen konstanten Strom durch die Dioden (76, 78; 94, 96) trotz temperaturabhängiger Schwankungen der Diodencharakteristiken aufrechterhält.
DE19813101296 1980-01-17 1981-01-16 Expired - Lifetime DE3101296C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US06/112,963 US4370572A (en) 1980-01-17 1980-01-17 Differential sample-and-hold circuit

Publications (2)

Publication Number Publication Date
DE3101296A1 DE3101296A1 (de) 1982-01-07
DE3101296C2 true DE3101296C2 (de) 1991-10-24

Family

ID=22346812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813101296 Expired - Lifetime DE3101296C2 (de) 1980-01-17 1981-01-16

Country Status (6)

Country Link
US (1) US4370572A (de)
JP (1) JPS56107398A (de)
DE (1) DE3101296C2 (de)
FR (1) FR2474228B1 (de)
GB (1) GB2069267B (de)
NL (1) NL191397C (de)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848100U (de) * 1981-09-22 1983-03-31
CA1165387A (en) * 1981-10-02 1984-04-10 Larry J. Conway Sampling frequency converter
CA1207036A (en) * 1982-09-29 1986-07-01 Hans P. Lie Switched capacitor feedback sample-and-hold circuit
US4542304A (en) * 1982-12-20 1985-09-17 At&T Bell Laboratories Switched capacitor feedback sample-and-hold circuit
JPS6057600A (en) * 1983-09-08 1985-04-03 Matsushita Electric Ind Co Ltd Sample hold circuit
JPS60169800U (de) * 1984-04-17 1985-11-11
US4818099A (en) * 1985-10-25 1989-04-04 Preikschat F K Optical radar system
EP0394507A1 (de) * 1989-04-24 1990-10-31 Siemens Aktiengesellschaft Schnelle Abtast-Halte-Schaltungsanordnung
EP0394506B1 (de) * 1989-04-24 1994-06-22 Siemens Aktiengesellschaft Schnelle Abtast-Halte-Schaltungsanordnung
EP0494262B1 (de) * 1989-09-26 1993-12-15 Analog Devices, Incorporated Stromart abtast-und-halteverstärker
KR930004268B1 (ko) * 1990-10-15 1993-05-22 문정환 광대역 샘플/홀드회로
US5130572A (en) * 1990-12-26 1992-07-14 Burr-Brown Corporation Operational track-and-hold amplifier
JPH0554689A (ja) * 1991-08-22 1993-03-05 Mitsubishi Electric Corp サンプルホールド回路およびバツフア回路およびそれらを用いたサンプルホールド装置
US5298801A (en) * 1991-09-11 1994-03-29 U.S. Philips Corporation Track-and-hold circuit
FR2672748B1 (fr) * 1991-12-10 1993-12-10 Burr Brown Corp Amplificateur operationnel de suivi et de maintien.
EP0594242B1 (de) * 1992-10-19 1999-07-21 Philips Electronics N.V. Abtast-und Halteschaltung mit Reduktion des Taktdurchgriffs
US5339459A (en) * 1992-12-03 1994-08-16 Motorola, Inc. High speed sample and hold circuit and radio constructed therewith
US5517141A (en) * 1993-11-05 1996-05-14 Motorola, Inc. Differential high speed track and hold amplifier
JPH0845298A (ja) * 1994-07-29 1996-02-16 Nec Corp 差動サンプル・ホールド回路
US5805006A (en) * 1997-04-28 1998-09-08 Marvell Technology Group, Ltd. Controllable integrator
US6262677B1 (en) * 1997-10-31 2001-07-17 Texas Instruments Incorporated Sample-and-hold circuit
US6694128B1 (en) 1998-08-18 2004-02-17 Parkervision, Inc. Frequency synthesizer using universal frequency translation technology
US6091940A (en) * 1998-10-21 2000-07-18 Parkervision, Inc. Method and system for frequency up-conversion
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US6061555A (en) * 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for ensuring reception of a communications signal
US7515896B1 (en) * 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US6049706A (en) 1998-10-21 2000-04-11 Parkervision, Inc. Integrated frequency translation and selectivity
US6873836B1 (en) * 1999-03-03 2005-03-29 Parkervision, Inc. Universal platform module and methods and apparatuses relating thereto enabled by universal frequency translation technology
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US7039372B1 (en) * 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6542722B1 (en) * 1998-10-21 2003-04-01 Parkervision, Inc. Method and system for frequency up-conversion with variety of transmitter configurations
US7236754B2 (en) * 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6813485B2 (en) 1998-10-21 2004-11-02 Parkervision, Inc. Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same
US6560301B1 (en) * 1998-10-21 2003-05-06 Parkervision, Inc. Integrated frequency translation and selectivity with a variety of filter embodiments
US7321735B1 (en) 1998-10-21 2008-01-22 Parkervision, Inc. Optical down-converter using universal frequency translation technology
US7295826B1 (en) 1998-10-21 2007-11-13 Parkervision, Inc. Integrated frequency translation and selectivity with gain control functionality, and applications thereof
US7006805B1 (en) 1999-01-22 2006-02-28 Parker Vision, Inc. Aliasing communication system with multi-mode and multi-band functionality and embodiments thereof, such as the family radio service
US6704558B1 (en) 1999-01-22 2004-03-09 Parkervision, Inc. Image-reject down-converter and embodiments thereof, such as the family radio service
US6704549B1 (en) 1999-03-03 2004-03-09 Parkvision, Inc. Multi-mode, multi-band communication system
US7110435B1 (en) 1999-03-15 2006-09-19 Parkervision, Inc. Spread spectrum applications of universal frequency translation
US6853690B1 (en) * 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US6963734B2 (en) 1999-12-22 2005-11-08 Parkervision, Inc. Differential frequency down-conversion using techniques of universal frequency translation technology
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US7072390B1 (en) 1999-08-04 2006-07-04 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments
US7054296B1 (en) 1999-08-04 2006-05-30 Parkervision, Inc. Wireless local area network (WLAN) technology and applications including techniques of universal frequency translation
US7082171B1 (en) 1999-11-24 2006-07-25 Parkervision, Inc. Phase shifting applications of universal frequency translation
US7292835B2 (en) * 2000-01-28 2007-11-06 Parkervision, Inc. Wireless and wired cable modem applications of universal frequency translation technology
US6760342B1 (en) 2000-06-28 2004-07-06 Northrop Grumman Corporation Channelizer for a multi-carrier receiver
US7010559B2 (en) * 2000-11-14 2006-03-07 Parkervision, Inc. Method and apparatus for a parallel correlator and applications thereof
US7454453B2 (en) * 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7072427B2 (en) * 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7085335B2 (en) 2001-11-09 2006-08-01 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US6975848B2 (en) 2002-06-04 2005-12-13 Parkervision, Inc. Method and apparatus for DC offset removal in a radio frequency communication channel
US7321640B2 (en) 2002-06-07 2008-01-22 Parkervision, Inc. Active polyphase inverter filter for quadrature signal generation
US7379883B2 (en) * 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
TWI280690B (en) * 2003-03-18 2007-05-01 Tdk Corp Electronic device for wireless communications and reflector device for wireless communication cards
US8111094B2 (en) * 2003-11-21 2012-02-07 Lsi Corporation Analog multiplexer circuits and methods
US7773332B2 (en) * 2003-11-21 2010-08-10 Agere Systems Inc. Long hold time sample and hold circuits
JP2014036420A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 信号サンプル回路および無線受信機
FR3061821A1 (fr) * 2017-01-10 2018-07-13 Thales Sa Dispositif echantillonneur-bloqueur de signal electrique

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2010171B (de) * 1970-03-04 1971-10-07 Krone Kg
US3696305A (en) * 1970-07-01 1972-10-03 Gen Electric High speed high accuracy sample and hold circuit
US3671782A (en) * 1970-12-01 1972-06-20 Rca Corp Sample-hold and read circuit
US3671783A (en) * 1971-06-15 1972-06-20 Us Air Force Sample and hold circuit
JPS48102916A (de) * 1972-04-06 1973-12-24
GB1385410A (en) * 1972-08-10 1975-02-26 Micro Consultants Ltd Signal sampling
JPS49131062A (de) * 1973-04-16 1974-12-16
JPS5158043A (de) * 1974-11-16 1976-05-21 Tokyo Broadcasting Syst
JPS5947398B2 (de) * 1976-05-19 1984-11-19 Matsushita Electric Ind Co Ltd
DE2704483A1 (de) * 1977-02-03 1978-08-10 Bosch Gmbh Robert Schaltungsanordnung zum zeitselektiven abtasten und speichern

Also Published As

Publication number Publication date
NL8100121A (nl) 1981-08-17
FR2474228A1 (fr) 1981-07-24
DE3101296A1 (de) 1982-01-07
GB2069267B (en) 1984-06-20
JPS56107398A (en) 1981-08-26
FR2474228B1 (fr) 1987-02-13
NL191397B (nl) 1995-02-01
GB2069267A (en) 1981-08-19
NL191397C (nl) 1995-07-03
US4370572A (en) 1983-01-25

Similar Documents

Publication Publication Date Title
US5512859A (en) Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate
US4553052A (en) High speed comparator circuit with input-offset compensation function
US4622482A (en) Slew rate limited driver circuit which minimizes crossover distortion
US5329312A (en) DC level control circuitry for CCD images
US4697152A (en) Fully differential switched capacitor amplifier having autozeroed common-mode feedback
US5180932A (en) Current mode multiplexed sample and hold circuit
US5532471A (en) Optical transimpedance amplifier with high dynamic range
JP3077813B2 (ja) プログラマブル遅延回路
Erdi et al. A precision FET-less sample-and-hold with high charge-to-droop current ratio
US5038055A (en) Peak level detecting device and method
EP1011194A2 (de) Schneller optoelektronischer Differenz-Empfänger
CA1155502A (en) Supply-voltage driver for a differential amplifier
KR100887893B1 (ko) 새로운 agc 트랜스임피던스 증폭기
US4608502A (en) I2 L gate circuit arrangement having a switchable current source
US4564818A (en) Transimpedance amplifier having an improved gain/bandwidth product
US4638260A (en) Audio amplifier
EP0916181B1 (de) Spannung-strom-umsetzer für hochfrequente anwendungen
US4430625A (en) Power amplifier
EP0118178A1 (de) Verfahren und Anordnung zum Beseitigen der Nullpunktdrift eines Gleichstromverstärkers
EP0090349B1 (de) Spannungsvergleichsschaltung
US4764732A (en) Switchable mode amplifier for wide dynamic range
US4801823A (en) Sample hold circuit
DE3826254C2 (de) Teilbereich-Analog-/Digitalwandler mit gemultiplexter Eingangsverstärker-Isolationsschaltung zwischen Subtraktionsknotenpunkt und LSB-Codierer
US5381112A (en) Fully differential line driver circuit having common-mode feedback
US6111606A (en) Signal processor for amplifying picture signals, and sampling and holding the amplified picture signals

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD., SEOUL/SO