CN104038227B - 模数转换装置和模数转换方法 - Google Patents
模数转换装置和模数转换方法 Download PDFInfo
- Publication number
- CN104038227B CN104038227B CN201310073014.1A CN201310073014A CN104038227B CN 104038227 B CN104038227 B CN 104038227B CN 201310073014 A CN201310073014 A CN 201310073014A CN 104038227 B CN104038227 B CN 104038227B
- Authority
- CN
- China
- Prior art keywords
- analog
- digital
- converter
- amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种模数转换装置和模数转换方法。所述模数转换装置包括：接收模拟输入信号的放大器，连接到放大器的输出端的模数转换器，和连接在模数转换器的输出端和放大器的输入端之间的带数模转换器的负反馈回路。所述模数转换方法包括：将模拟输入信号输入到放大器放大，放大后的模拟信号经模数转换器转换为数字输出信号，同时，该数字输出信号经过带数模转换器的负反馈回路反馈到放大器的输入端。本发明能保证模拟输入信号幅度在一个大的变化范围内，输出最大而不失真的数字信号，具有高线性度。
Description
技术领域
本发明涉及电子通讯领域使用的模数转换装置，还涉及模数转换方法。
背景技术
模数转换器在电子及通讯领域广泛应用。模数转换器将模拟电信号变换成数字电信号。模数转换器存在一个应用和实际上的限制，即：当输入模拟信号幅度大时，输出的数字信号会出现失真从而限制和缩小了模数转换器的动态范围。作为一个高精度的模数转换器或方法，Sigma-Delta模数转换器（ΣΔADC）在近20年得到了极其广泛地应用，比如每一个手机里都有3个以上的ΣΔADC。高精度的ΣΔADC需要高阶回路或高速时钟，高速时钟功耗大、设计难度高、产品合格率低、工艺要求高（见Z.M.Shi,(Invited),“Sigma-Delta ADCand DAC for Digital Wireless Communication”,Proc.IEEE Radio FrequencyIntegrated Circuits Symposium,p57,1999）、高阶稳定性差。ΣΔADC在正常工作时输出交替密度随信号而变的“0”和“1”，例如模拟信号变大时，会输出更多的的“1”，模拟信号变小时，会输出更多的“0”。但是高阶ΣΔADC不容易稳定，其不稳定时会输出很多连续的“0”或“1”，这些连续的“0”和“1”并不真实反映信号变小或变大，造成模数转换的误差。高阶ΣΔADC的稳定性是业界长期研究的疑难课题之一。
在实际应用中，模拟信号需经前置放大器放大然后给模数转换器作为输入信号。能保证模拟输入信号幅度在一个大的变化范围内，输出最大而不失真的数字信号的高线性度的模数转换装置是理想和实际系统所追求的。
发明内容
针对上述失真问题，本发明提出了一种模数转换装置和模数转换方法。
所述模数转换装置，包括：接收模拟输入信号的放大器，连接到放大器的输出端的模数转换器，和连接在模数转换器的输出端和放大器的输入端之间的带数模转换器的负反馈回路。
进一步，所述放大器包括运算放大器和第一电阻R0和第二电阻R1，第一电阻R0连接在运算放大器的输入端和输出端之间，第二电阻R1一端连接所述模拟输入信号，另一端连接所述运算放大器的输入端。
进一步，所述负反馈回路包括第三电阻R2，所述数模转换器的输入端连接所述模数转换器的输出端，所述数模转换器的输出端通过第三电阻R2连接到所述放大器的输入端。
进一步，第二电阻R1和第三电阻R2为可调电阻。
进一步，所述数模转换器为Sigma-Delta数模转换器，所述模数转换器为Sigma-Delta模数转换器。
进一步，所述数模转换器和所述模数转换器使用同一时钟信号。
进一步，本发明的模数转换装置还包括低通滤波器，低通滤波器的输入端连接运算放大器的输入端，输出端连接运算放大器的输出端。
进一步，所述放大器、所述模数转换器，和所述数模转换器为单端结构或差分结构。
本发明的模数转换方法，包括：将模拟输入信号输入到放大器放大，放大后的模拟信号经模数转换器转换为数字输出信号，该数字输出信号经过带数模转换器的负反馈回路反馈到放大器的输入端。
本发明的模数转换装置和模数转换方法能保证模拟输入信号幅度在一个大的变化范围内，输出最大而不失真的数字信号，具有高线性度。
本发明的模数转换装置还特别适用于芯片集成。
附图说明
图1为本发明的模数转换装置的一实施例的原理图；
图2为本发明的模数转换装置的另一实施例的原理图；
图3为本发明的模数转换装置的又一实施例的原理图；
图4为图3所示的模数转换装置的低频应用中的输出频谱实例。
具体实施方式
图1示出了本发明的模数转换装置的一个实施例的原理图。该模数转换装置包括顺序连接的放大器、模数转换器ADC和带数模转换器DAC的负反馈回路。所述放大器由运算放大器OPA和第一电阻R0、第二电阻R1构成。第一电阻R0连接在运算放大器OPA两端。第二电阻R1一端接模拟输入信号AVi，另一端连接第一电阻R0。运算放大器OPA的输出端连接到模数转换器ADC的输入端，模拟输入信号AVi经过运算放大器OPA放大以及模数转换器ADC之后转换为数字输出信号DVo。同时，模数转换器ADC的输出端连接到所述带数模转换器DAC的负反馈回路，所述负反馈回路由数模转换器DAC和第三电阻R2组成。模数转换器ADC的输出端连接到数模转换器DAC的输入端，数模转换器DAC的输出端通过第三电阻R2连接到运算放大器OPA的输入端。其中模数转换器ADC和数模转换器DAC可连接到同一时钟信号源，即共享时钟信号CLK。模数转换器ADC和数模转换器DAC可以均为ΣΔADC和ΣΔDAC，但本发明不局限于ΣΔADC和ΣΔDAC。
模拟输入信号AVi经所述运算放大器OPA放大后为模拟输出信号AVo1。电阻R0/R1的比值决定了放大器的增益。假如没有负反馈回路：
AVo1=-（R0/R1）AVi 方程1
放大后的模拟输出信号AVo1经模数转换器ADC变换成数字输出信号DVo。数字输出信号DVo经数模转换器DAC转换成模拟信号AVo2。当模数转换器ADC和数模转换器DAC是同等精度时，AVo2与AVo1等同：
AVo2=AVo1 方程2
当有负反馈回路时，模拟信号AVo2经第三电阻R2输入给运算放大器OPA，在这样的负反馈环路下，放大器的增益变为：
AVo1/AVi=-(R0/R1)/(1+R0/R2) 方程3
由此可见，由于闭环负反馈，系统增益变小而且受R2控制，从而数字输出信号DVo的幅度得到控制。当模数转换器ADC为ΣΔADC时且失控而不稳定时，其输出的连续的“0”或“1”会导致数模转换器DAC输出大幅度的信号，但是负反馈回路使得数字输出信号DVo幅度受控，而且，负反馈回路减小了信号的失真，提高了系统的线性度。
此发明解决了在模转数装置或系统中在输入信号幅度大范围变化的情况下，保证数字输出信号DVo不失真和高阶ΣΔADC不稳定的双重难题。
图2本发明的模数转换装置的另一实施例的原理图，其带可变增益放大器。与图1所示的实施例的区别是，电阻R1和R2是可变的或可被数控或编程。这样的带可变增益放大器的模数转换装置可在不同设定的增益下实现自动增益控制。
图3本发明的模数转换装置的又一实施例的原理图，其带有滤波器。与图2所示的实施例的区别是，其具有低通滤波器。在图中显示了R1、R0、C0、运算放大器构成的有源低通滤波器。
f3dB=1/(2πR0C0) 方程4
模拟输入信号被放大并被低通滤波器滤波。通常模数转换器是过采样的，尤其是ΣΔADC，模数转换前需通过低通滤波器来对高频噪音，尤其是频率接近模数转换时钟频率的噪音进行抑制，这是通常所说的防混叠滤波。
图4显示了一个低频应用实例（此发明不局限于低频应用，也适用于高频应用），当模数转换器是ΣΔADC时，模数转换器数字输出信号DVo和Sigma-Delta数模转换（ΣΔADC）模拟输出信号Avo2频谱。
为了简化起见，上述附图中的运算放大器OPA、模数转换器ADC以及数模转换器DAC以单端结构示出。当时，本发明的带负反馈的模数转换装置还特别适用于芯片集成。为了描述上的简化，此文仅表述了单端信号链路结构。真正在芯片集成时，为了提高抗干扰能力和降低共模噪音，电路中的运算放大器OPA、模数转换器ADC以及数模转换器DAC通常是差分结构。本发明也包含差分结构的模数转换装置。
本发明的带负反馈的模数转换装置还特别适用于集成Sigma-Delta模数转换ΣΔADC系统或装置。在这种系统或装置中，数模装换器DAC可用Sigma-Delta数模转换ΣΔDAC。当使用高阶ΣΔADC时，负反馈回路有效地避免了高阶ΣΔADC带来的系统不稳定性。另一方面，负反馈回路提高了整个系统的线性度。
当模数转换器ADC是高精度时，数模转换器DAC也是同等的高精度，从而使整个装置达到高精度。
本发明还提供一种模数转换方法，用于提高模转数系统中的高稳定和高线性度。所述模数转换方法包括：将模拟输入信号AVi输入到放大器放大，放大后的模拟信号经模数转换器ADC转换为数字输出信号DVo，同时，该数字输出信号DVo经过带数模转换器的负反馈回路反馈到放大器的输入端。其中所述负反馈回路由串联的数模转换器DAC和第三电阻R2构成。
其中所述放大器由运算放大器OPA和第一电阻R0、第二电阻R1构成。第一电阻R0连接在运算放大器OPA两端。第二电阻R1一端接模拟输入信号AVi，另一端连接第一电阻R0。
更进一步，电阻R1、R2是可变的，因此所述放大器具有可变增益，所述模数转换方法实现了模数转换的自动增益控制。
更进一步，所述模拟输入信号AVi通过放大器放大后通过低通滤波器滤波，以抑制高频噪音。
Claims (10)
1.一种模数转换装置，其特征在于，包括：接收模拟输入信号的放大器，连接到放大器的输出端的模数转换器，连接在放大器输出端和输入端之间的电容(C0)，和连接在模数转换器的输出端和放大器的输入端之间的带数模转换器的负反馈回路；所述放大器包括运算放大器和第一电阻(R0)和第二电阻(R1)，第一电阻(R0)连接在运算放大器的输入端和输出端之间，第二电阻(R1)一端连接所述模拟输入信号，另一端连接所述运算放大器的输入端；所述负反馈回路包括第三电阻(R2)，所述数模转换器的输入端连接所述模数转换器的输出端，所述数模转换器的输出端通过第三电阻(R2)连接到所述放大器的输入端。
2.根据权利要求1所述的模数转换装置，其特征在于，第二电阻(R1)和第三电阻(R2)为可调电阻。
3.根据权利要求2所述的模数转换装置，其特征在于，所述数模转换器为Sigma-Delta数模转换器，所述模数转换器为Sigma-Delta模数转换器。
4.根据权利要求3所述的模数转换装置，其特征在于，所述数模转换器和所述模数转换器使用同一时钟信号。
5.根据权利要求1所述的模数转换装置，其特征在于，所述放大器、所述模数转换器，和所述数模转换器为单端结构或差分结构。
6.一种模数转换方法，其特征在于，包括：
将模拟输入信号输入到放大器放大，将所述放大器配置为包括运算放大器和第一电阻(R0)和第二电阻(R1)，第一电阻(R0)连接在运算放大器的输入端和输出端之间，第二电阻(R1)一端连接所述模拟输入信号，另一端连接所述运算放大器的输入端；
在放大器输出端和输入端之间连接电容(C0)；
放大并被低通滤波后的模拟信号经模数转换器转换为数字输出信号；
该数字输出信号经过带数模转换器的负反馈回路反馈到放大器的输入端；所述负反馈回路包括第三电阻(R2)，所述数模转换器的输入端连接所述模数转换器的输出端，所述数模转换器的输出端通过第三电阻(R2)连接到所述放大器的输入端。
7.根据权利要求6所述的模数转换方法，其特征在于，第二电阻(R1)和第三电阻(R2)为可调电阻。
8.根据权利要求7所述的模数转换方法，其特征在于，所述数模转换器配置为Sigma-Delta数模转换器，所述模数转换器配置为Sigma-Delta模数转换器。
9.根据权利要求8所述的模数转换方法，其特征在于，所述数模转换器和所述模数转换器使用同一时钟信号。
10.根据权利要求6所述的模数转换方法，其特征在于，将所述放大器、所述模数转换器，和所述数模转换器配置为单端结构或差分结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310073014.1A CN104038227B (zh) | 2013-03-07 | 2013-03-07 | 模数转换装置和模数转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310073014.1A CN104038227B (zh) | 2013-03-07 | 2013-03-07 | 模数转换装置和模数转换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104038227A CN104038227A (zh) | 2014-09-10 |
| CN104038227B true CN104038227B (zh) | 2018-05-15 |
Family
ID=51468840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310073014.1A Active CN104038227B (zh) | 2013-03-07 | 2013-03-07 | 模数转换装置和模数转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104038227B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104333387B (zh) * | 2014-11-10 | 2018-08-07 | 西安电子工程研究所 | 一种单端输入的差分ad转换器电路校正方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531779A (zh) * | 2001-04-11 | 2004-09-22 | �����ɷ� | 具低电流消耗的反馈a/d或d/a转换器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7366021B2 (en) * | 2005-05-04 | 2008-04-29 | Micron Technology, Inc. | Method and apparatus for sensing flash memory using delta sigma modulation |
| KR20100039599A (ko) * | 2008-10-08 | 2010-04-16 | 삼성전자주식회사 | 시그마 델타 변조기 및 이를 이용한 시그마 델타 ａｄ 컨버터 |
| WO2012005777A1 (en) * | 2010-07-08 | 2012-01-12 | Microchip Technology Incorporated | 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference |
| WO2012073117A1 (en) * | 2010-12-03 | 2012-06-07 | Marvell World Trade Ltd. | A continuous time sigma-delta adc with embedded low-pass filter |
| CN203243312U (zh) * | 2013-03-07 | 2013-10-16 | 无锡士康通讯技术有限公司 | 模数转换装置 |
-
2013
- 2013-03-07 CN CN201310073014.1A patent/CN104038227B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531779A (zh) * | 2001-04-11 | 2004-09-22 | �����ɷ� | 具低电流消耗的反馈a/d或d/a转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104038227A (zh) | 2014-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dong et al. | A 72 db-dr 465 mhz-bw continuous-time 1-2 mash adc in 28 nm cmos | |
| US8791848B2 (en) | Sigma-delta modulators with excess loop delay compensation | |
| US9019136B2 (en) | Sigma-delta modulators with high speed feed-forward architecture | |
| US20160359499A1 (en) | Suppressing signal transfer function peaking in a feedforward delta sigma converter | |
| JP2015508980A (ja) | デジタル入力クラスｄオーディオアンプ | |
| US8456339B2 (en) | Delta sigma analogue to digital converter | |
| Jain et al. | Analysis and design of a high speed continuous-time $\Delta\Sigma $ modulator using the assisted opamp technique | |
| CN106027059A (zh) | Δς 调制器 | |
| US7978113B2 (en) | Analog-to-digital converter having output data with reduced bit-width and related system and method | |
| EP1732229A1 (en) | Single-loop switched-capacitors analog-to-digital sigma-delta converter | |
| Paro Filho et al. | An incremental-charge-based digital transmitter with built-in filtering | |
| US9577593B2 (en) | Implicit feed-forward compensated op-amp with split pairs | |
| CN104038227B (zh) | 模数转换装置和模数转换方法 | |
| Briseno-Vidrios et al. | A 75 MHz BW 68dB DR CT-ΣΔ modulator with single amplifier biquad filter and a broadband low-power common-gate summing technique | |
| US20170317685A1 (en) | Delta-sigma analog-to-digital converter topology with improved distortion performance | |
| CN203243312U (zh) | 模数转换装置 | |
| Vercaemer et al. | Passive loop filter assistance for CTSDMs | |
| Trivedi | Low power and high speed sample-and-hold circuit | |
| CN114900189B (zh) | 低噪声泄露的mashδς调制器 | |
| Saalfeld et al. | A 2.3 mW quadrature bandpass continuous-time ΔΣ modulator with reconfigurable quantizer | |
| CN112564708B (zh) | 模数转换电路 | |
| US11996814B2 (en) | Active filter configured to suppress out-of-band peaking and an analog-to-digital converter using the same | |
| WO2019057990A1 (en) | DELTA-SIGMA CONTINUOUS TIME MODULATOR FOR INVERSION-AMPLIFICATION CHAINS | |
| Tu et al. | An area-efficient capacitively-coupled sensor readout circuit with current-splitting OTA and FIR-DAC | |
| Saeed et al. | Design of a high precision CMOS programmable gain and data rate delta sigma ADC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |