CN108075781A - Δ-σ调制器及用于提高δ-σ调制器的稳定性的方法 - Google Patents

Δ-σ调制器及用于提高δ-σ调制器的稳定性的方法 Download PDF

Info

Publication number
CN108075781A
CN108075781A CN201711041699.6A CN201711041699A CN108075781A CN 108075781 A CN108075781 A CN 108075781A CN 201711041699 A CN201711041699 A CN 201711041699A CN 108075781 A CN108075781 A CN 108075781A
Authority
CN
China
Prior art keywords
signal
delta
sigma modulator
coupled
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711041699.6A
Other languages
English (en)
Inventor
蔡鸿杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN108075781A publication Critical patent/CN108075781A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

本发明提供了一种Δ‑Σ调制器，包括接收电路、回路滤波器、具有负电容电路的量化器和反馈电路。接收电路用于接收输入信号和反馈信号，以产生第一信号。回路滤波器耦接于接收电路，用于接收第一信号，以产生滤波信号。量化器耦接于回路滤波器，用于根据滤波信号产生数字输出信号，其中，负电容电路位于量化器的输入端上。反馈电路用于接收该数字输出信号，以产生该反馈信号。相应地，本发明还提供了一种用于提高Δ‑Σ调制器的稳定性的方法。采用本发明，可以提高Δ‑Σ调制器的稳定性。

Description

Δ-Σ调制器及用于提高Δ-Σ调制器的稳定性的方法
技术领域
本发明涉及一种模拟至数字转换器(analog to digital converter，ADC)，更特别地，涉及一种Δ-Σ调制器(delta-sigma modulator)及用于提高Δ-Σ调制器的稳定性的方法。
背景技术
在连续时间(continuous-time)Δ-Σ调制器中，对于时钟频率大于数值1GHz的情形，由于来自量化器(quantizer)或过量回路延迟(excess loop delay，ELD)补偿路径的寄生电容，稳定性问题变得很棘手。此外，在高带宽应用中，过采样比(oversampling ratio，OSR)通常是不足够的，且会出现非理想效应而使得稳定性降低。因此，高位数量化器(例如，5位量化器)被用来改善性能和稳定性。然而，使用高位数量化器会引入较大的输入负载(例如，寄生电容)，而且会因该输入负载而产生额外的极点，这会影响电路的稳定性并增加设计工作量。
发明内容
有鉴于此，本发明的目的之一在于提供一种Δ-Σ调制器及用于提高Δ-Σ调制器的稳定性的方法，以解决上述问题。
第一方面，本发明提供一种Δ-Σ调制器，包括：接收电路、回路滤波器、具有负电容电路的量化器和第一反馈电路。接收电路用于接收输入信号和反馈信号，并通过将输入信号减去反馈信号来计算差值，以产生第一信号。回路滤波器耦接于接收电路，用于接收第一信号，并对第一信号进行滤波，以产生滤波信号。具有负电容电路的量化器耦接于回路滤波器，用于根据滤波信号产生数字输出信号，其中，负电容电路位于量化器的输入端上。第一反馈电路用于接收数字输出信号，以产生该反馈信号。
第二方面，本发明提供一种用于提高Δ-Σ调制器的稳定性的方法，其适用于如上所述的Δ-Σ调制器，具体包括以下步骤：接收输入信号和反馈信号，并通过将输入信号减去反馈信号来计算差值，以产生第一信号；接收第一信号，并对第一信号进行滤波，以产生滤波信号；量化器根据滤波信号产生数字输出信号；以及，接收该数字输出信号，以产生该反馈信号。
在以上技术方案中，Δ-Σ调制器中的量化器具有负电容电路，其中，负电容电路位于该量化器的输入端上，用于减少量化器的输入寄生电容，进而提高Δ-Σ调制器的稳定性。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明一实施例示出的一种连续时间Δ-Σ调制器的示意图；
图2是根据本发明另一实施例示出的一种Δ-Σ调制器的示意图；
图3根据本发明一实施例示出了一种具有负电容电路的量化器的示意图；
图4根据本发明另一实施例示出了一种具有负电容电路的量化器的示意图；
图5是根据本发明一实施例示出的一种用于提高Δ-Σ调制器的稳定性的方法的流程示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异用作区别元件的方式，而是以元件在功能上的差异用作区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
请参考图1，图1是根据本发明一实施例示出的一种连续时间Δ-Σ调制器100(也可称为连续时间Δ-Σ调制器型模拟至数字转换器)的示意图，应当说明的是，该Δ-Σ调制器也适用于离散时间Δ-Σ调制器。如图1所示，Δ-Σ调制器100包括接收电路(receivingcircuit)110、回路滤波器(loop filter)120、减法器(subtractor)130、负电容电路(negative capacitor circuit)140、量化器150、相位延迟/调整电路(phase delay/adjusting circuit)160(图中标注为Z-n)和两个数字至模拟转换器(digital-to-analogconverter，DAC)170和180。在该实施例中，回路滤波器120可包括多个串联连接的放大级，以及，每个放大级可由积分器(integrator)来实现。应当说明的是，负电容电路140位于量化器150的输入端上，其也可以被描述为包括在量化器的内部，但为便于描述，将负电容电路140和量化器150分开示出，以便于理解。
在Δ-Σ调制器100的操作中，接收电路110用于接收输入信号Vin和反馈信号VFB，以及，通过将输入信号Vin减去反馈信号VFB来计算差值(difference)，以产生第一信号VR。在本发明一实施例中，接收电路110可以由加法器(adder)或减法器来实现，具体地，本发明不做任何限制。回路滤波器120用于对第一信号VR进行滤波，以产生滤波信号VR’。减法器130用于计算滤波信号VR’和过量回路延迟(ELD)补偿信号VELDC之间的差值，以产生补偿后的滤波信号VR”。在本发明一实施例中，减法器130可以使用加法器来实现。量化器150用于根据补偿后的滤波信号VR”来产生数字输出信号Dout。进一步地，数字输出信号Dout由相位延迟/调整电路160和数字至模拟转换器(DAC)180处理，其中，相位延迟/调整电路160和数字至模拟转换器(DAC)180用作(serving as)第一反馈电路，数字至模拟转换器(DAC)180对相位延迟/调整电路160输出的信号执行数字至模拟转换操作，以产生反馈信号VFB至接收电路110；以及，数字输出信号Dout由相位延迟/调整电路160和数字至模拟转换器(DAC)170处理，其中，相位延迟/调整电路160和数字至模拟转换器(DAC)170用作第二反馈电路，数字至模拟转换器(DAC)170对相位延迟/调整电路160输出的信号执行数字至模拟转换操作，以产生过量回路延迟(ELD)补偿信号VELDC至减法器130。
应当说明的是，申请人发现在Δ-Σ调制器中，位于量化器输入端上的寄生电容(或成为输入寄生电容)会造成相位延迟(phase delay)，进而导致Δ-Σ调制器在高速操作下容易出现不稳定。在本发明实施例中，负电容电路140被设置在(is arranged at)量化器150的输入端上，其中，由于负电容电路140用于等效地提供Δ-Σ调制器100的回路的附加相位领先(extra phase leading)，因此被命名为负电容电路。通过使用负电容电路140，量化器150的输入寄生电容被减少，以及，ELD补偿路径中产生的附加极点能够得到改善。从而，能够提高Δ-Σ调制器的稳定性，以适用于高速操作。特别地，通过结合量化器150的电路结构来设置负电容电路140(例如，图3或图4所示的实施例)，使得负电容电路140等效地提供电容值为负数的电容，以减少量化器150的输入寄生电容，提高Δ-Σ调制器的稳定性。
图2是根据本发明另一实施例示出的一种Δ-Σ调制器的示意图，该示意图详细示出了回路滤波器120的一种示例结构。如图2所示，回路滤波器120包括三个积分器210、220和230、两个组合器(combiner)202和204，以及两个前馈路径(feed-forward path)206和208，其中，图2中所标记的术语和分别用于表示积分器210、220和230的传递函数，术语“af1”和“af2”分别用于表示前馈路径206和208的增益。组合器202用于对积分器220的输出和前馈路径206产生的信号求和，以及，组合器204用于对积分器230的输出和前馈路径208产生的信号求和。在图2所示的Δ-Σ调制器100中，存在4条路径：(一)、由相位延迟/调整电路160和数字至模拟转换器(DAC)170形成的过量回路延迟(ELD)路径(或ELD补偿路径)；(二)、位于回路滤波器120中的三条路径。其中，信号通过积分器210、220和230的路径可以被认为是“s-3”路径，该路径上有三个积分器210、220和230；信号通过积分器210、前馈路径206和积分器230的路径可以被认为是“s-2”路径，该路径上有两个积分器210和230；信号通过积分器210和前馈路径208的路径可以被认为是“s-1”路径，该路径上只有一个积分器210；以及，由于过量回路延迟(ELD)路径上没有积分器，故过量回路延迟(ELD)路径可以被认为是“s0”路径。具有较低阶(order)的路径对Δ-Σ调制器100的稳定性来说是至关重要的，因为它们是相位裕量(phase margin)的主要原因。在传统技术中，由于前馈路径208(即“s-1”路径)变得很困难，特别是在低OSR应用中，因此，积分器210需要更多的功率(power)来获得高带宽，以改善“s-1”路径的延迟。在图2所示的实施例中，负电容电路140位于量化器150的输入端上，用来减少量化器150的输入寄生电容(例如，减少前馈路径208中的寄生电容)，进而提高Δ-Σ调制器100的稳定性，以及，通过使用负电容电路140，解决高带宽应用中的稳定性问题的设计难度和工作量可被放宽，并且功耗得到改善。
此外，减法器130可以使用无源组件(诸如电阻器和电容器等)来实现，而无需使用任何运算放大器。减法器130的这种实现在过量回路延迟(ELD)路径中会产生额外的极点，该额外产生的极点会影响性能。类似地，由于量化器的输入寄生电容(例如，过量回路延迟(ELD)路径中的寄生电容)被减少，因此，负电容电路140也可以改善这种情况。
应当说明的是，回路滤波器120和过量回路延迟(ELD)路径的结构仅用于说明的目的，而并不是对本发明的限制。例如，在其它变型实施例中，回路滤波器120可以具有三个以上的积分器，以及，回路滤波器120的内部连接和/或前馈路径可以具有不同的设计。此外，过量回路延迟(ELD)补偿信号VELDC可被输入到回路滤波器120的内部节点。只要负电容电路140被有意地设置在量化器150的输入端上，则具有这些不同的回路滤波器和过量回路延迟(ELD)路径设计的Δ-Σ调制器的稳定性和性能都会得到改善，这些替代设计均应当落在本发明的范围内。
在一实施例中，负电容电路140可位于量化器150的内部，以及，负电容电路140用于在量化器150内的比较器的正反馈路径中提供电容。负电容电路用于减少量化器的输入寄生电容，进而以减小额外的极点或延迟。在一些示例中，量化器包括多个比较器，其中，负电容电路位于该多个比较器的多个正反馈路径上。特别地，负电容电路包括多个电容器，以及，每个比较器的每个正反馈路径上均具有负电容电路中所包括的至少一个电容器。图3根据本发明一实施例示出了一种具有负电容电路140的量化器150的示意图。如图3所示，量化器150是N位量化器(即数字输出信号Dout为2N-1位温度计码)，以及，量化器150包括(2N-1)个比较器。每个比较器具有第一输入端、第二输入端、第一输出端和第二输出端，其中，负电容电路在第一输入端和第二输出端之间提供电容，以及，负电容电路还在第二输入端和第一输出端之间提供电容。特别地，每个比较器包括输入晶体管对，该输入晶体管对包括第一晶体管和第二晶体管，其中，负电容电路在第一晶体管的栅电极和第二晶体管的漏电极之间提供电容，以及，负电容电路还在第二晶体管的栅电极和第一晶体管的漏电极之间提供电容。从而，通过这样设置电容电路，负电容电路相当于在比较器的输入端上等效地提供了电容值为负数的电容，进而能够减少输入寄生电容。在图3所示的实施例中，每个比较器包括三个P型金属氧化物半导体(P-type metal-oxide semiconductor，PMOS)晶体管MP1、MP2和MP3，以及两个N型金属氧化物半导体(N-type metal-oxide semiconductor，NMOS)晶体管MN1和MN2，其中，PMOS晶体管MP1的栅电极用作其中一个输入端，用于接收补偿后的滤波信号VR”和参考电压中的一者，PMOS晶体管MP1的漏电极用作其中一个输出端；PMOS晶体管MP2的栅电极用作另一个输入端，用于接收补偿后的滤波信号VR”和参考电压中的另一者，PMOS晶体管MP2的漏电极用作另一个输出端；PMOS晶体管MP3的源电极耦接于电源电压VDD，PMOS晶体管MP3的漏电极耦接于PMOS晶体管MP1和MP2的源电极，PMOS晶体管MP3的栅电极由时钟信号CLK控制；NMOS晶体管MN1的漏电极耦接于PMOS晶体管MP1的漏电极，NMOS晶体管MN1的源电极耦接于接地电压；以及，NMOS晶体管MN2的漏电极耦接于PMOS晶体管MP2的漏电极，NMOS晶体管MN2的源电极耦接于接地电压，其中，NMOS晶体管MN1和MN2的栅电极被偏置电压控制。此外，电容器C1位于PMOS晶体管MP1的栅电极(即该比较器的第一输入端)和PMOS晶体管MP2的漏电极(即该比较器的第二输出端)之间，以在此正反馈路径中提供电容，以及，电容器C2位于PMOS晶体管MP2的栅电极(即该比较器的第二输入端)和PMOS晶体管MP1的漏电极(即该比较器的第一输出端)之间，以在此正反馈路径中提供电容。通过使用电容器C1和C2用作负电容器，位于量化器150内的比较器的输入电容(即，PMOS晶体管MP1/MP2的栅电极和接地端之间的寄生电容)能够被减少，以及，“s-1”路径和过量回路延迟(ELD)路径中的稳定性问题能够得到改善。
图4根据本发明另一实施例示出了一种具有负电容电路140的量化器150的示意图。如图4所示，量化器150为N位量化器，量化器150包括(2N-1)个比较器。每个比较器包括三个NMOS晶体管MN1’、MN2’和MN3’，以及两个PMOS晶体管MP1’和MP2’，其中，NMOS晶体管MN1’的栅电极用作其中一个输入端，用于接收补偿后的滤波信号VR”或参考电压中的一者，并且NMOS晶体管MN1’的漏电极用作其中一个输出端；NMOS晶体管MN2’的栅电极用作另一个输入端，用于接收补偿后的滤波信号VR”或参考电压中的另一者，NMOS晶体管MN2’的漏电极用作另一个输出端；NMOS晶体管MN3’的源电极耦接于接地电压，NMOS晶体管MN3’的漏电极耦接于NMOS晶体管MN1’和MN2’的源电极，NMOS晶体管MN3’的栅电极由时钟信号CLK控制；PMOS晶体管MP1’的漏电极耦接于NMOS晶体管MN1’的漏电极，PMOS晶体管MP1’的源电极耦接于电源电压VDD；以及，PMOS晶体管MP2’的漏电极耦接于NMOS晶体管MN2’的漏电极，PMOS晶体管MP2’的源电极耦接于电源电压VDD，PMOS晶体管MP1’和MP2’的栅电极由偏置电压Vb控制。此外，电容器C3位于NMOS晶体管MN1’的栅电极(即该比较器的第一输入端)和NMOS晶体管MN2’的漏电极(即该比较器的第二输出端)之间，以在正反馈路径中提供电容，并且电容器C4位于NMOS晶体管MN2’的栅电极(即该比较器的第二输入端)和NMOS晶体管MN1’的漏电极(即该比较器的第一输出端)之间，以在正反馈路径中提供电容。通过使用电容器C3和C4用作负电容器，位于量化器150内的比较器的输入电容(即，NMOS晶体管MN1’/MN2’的栅电极和接地端之间的寄生电容)可以被减少，以及，“s-1”路径和过量回路延迟(ELD)路径中的稳定性问题能够得到改善。
举例来说，若在Δ-Σ调制器100中不使用负电容电路140，则极点频率(3-dB频率)为800-900MHz；而若在Δ-Σ调制器100中使用负电容电路140，则极点频率(3-dB频率)可以大于2.5GHz，这能够有效地提高稳定性和性能。
图5是根据本发明一实施例示出的一种用于提高Δ-Σ调制器的稳定性的方法的流程示意图。参考上面揭露的Δ-Σ调制器，流程大致如下。
步骤500：接收输入信号和反馈信号，以产生第一信号。
步骤502：接收第一信号，以产生滤波信号。
步骤504：量化器根据滤波信号产生数字输出信号，其中，负电容电路被布置在量化器的输入端上。负电容电路用于减小量化器的输入端上的寄生电容。
步骤506：接收数字输出信号，以产生反馈信号。
简要总结，在本发明提供的Δ-Σ调制器中，负电容电路位于量化器的输入端上，以减少量化器的输入寄生电容。通过使用本发明的负电容电路，可以大幅度地减少额外极点的效应，以及，过量回路延迟(ELD)路径和“s-1”路径的稳定性问题能够得改善。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (11)

1.一种Δ-Σ调制器，其特征在于，包括：
接收电路，用于接收输入信号和反馈信号，并通过将所述输入信号减去所述反馈信号来计算差值，以产生第一信号；
回路滤波器，耦接于所述接收电路，用于接收所述第一信号，并对所述第一信号进行滤波，以产生滤波信号；
具有负电容电路的量化器，耦接于所述回路滤波器，用于根据所述滤波信号产生数字输出信号，其中，所述负电容电路位于所述量化器的输入端上；以及
第一反馈电路，用于接收所述数字输出信号，以产生所述反馈信号。
2.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述Δ-Σ调制器还包括：
第二反馈电路，用于接收所述数字输出信号，以产生过量回路延迟补偿信号；
减法器，耦接于所述回路滤波器、所述量化器和所述第二反馈电路，用于计算所述滤波信号和所述过量回路延迟补偿信号之间的差值，以产生补偿后的滤波信号给所述量化器；
其中，所述量化器根据所述补偿后的滤波信号产生所述数字输出信号。
3.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述负电容电路用于减少所述量化器的输入寄生电容，进而减少额外的极点或延迟。
4.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述量化器包括多个比较器，以及，所述负电容电路位于所述多个比较器的多个正反馈路径上。
5.根据权利要求4所述的Δ-Σ调制器，其特征在于，所述负电容电路包括多个电容器，以及，所述多个比较器中的每个比较器的每个正反馈路径具有所述负电容电路中所包括的至少一个电容器。
6.权利要求4所述的Δ-Σ调制器，其特征在于，所述多个比较器中的每个比较器具有第一输入端、第二输入端、第一输出端和第二输出端；其中，所述负电容电路在所述第一输入端和所述第二输出端之间提供电容，以及，所述负电容电路还在所述第二输入端和所述第一输出端之间提供电容。
7.根据权利要求6所述的Δ-Σ调制器，其特征在于，所述每个比较器包括：
第一PMOS晶体管，其中，所述第一PMOS晶体管的栅电极用作所述第一输入端，以及，所述第一PMOS的漏电极用作所述第一输出端；
第二PMOS晶体管，其中，所述第二PMOS晶体管的栅电极用作所述第二输入端，以及，所述第二PMOS晶体管的漏电极用作所述第二输出端；
第三PMOS晶体管，其中，所述第三PMOS晶体管的源电极耦接于电源电压，所述第三PMOS晶体管的漏电极耦接于所述第一PMOS晶体管和所述第二PMOS晶体管的源电极；
第一NMOS晶体管，其中，所述第一NMOS晶体管的漏电极耦接于所述第一PMOS晶体管的漏电极，以及，所述第一NMOS晶体管的源电极耦接于接地电压；和
第二NMOS晶体管，其中，所述第二NMOS晶体管的漏电极耦接于所述第二PMOS晶体管的漏电极，所述第二NMOS晶体管的源电极耦接于所述接地电压，以及，所述第二NMOS晶体管的栅电极耦接于所述第一NMOS晶体管的栅电极。
8.根据权利要求6所述的Δ-Σ调制器，其特征在于，所述每个比较器包括：
第一NMOS晶体管，其中，所述第一NMOS晶体管的栅电极用作所述第一输入端，以及，所述第一NMOS晶体管的漏电极用作所述第一输出端；
第二NMOS晶体管，其中，所述第二NMOS晶体管的栅电极用作所述第二输入端，以及，所述第二NMOS晶体管的漏电极用作所述第二输出端；
第三NMOS晶体管，其中，所述第三NMOS晶体管的源电极耦接于接地电压，所述第三NMOS晶体管的漏电极耦接于所述第一NMOS晶体管和所述第二NMOS晶体管的源电极；
第一PMOS晶体管，其中，所述第一PMOS晶体管的漏电极耦接于所述第一NMOS晶体管的漏电极，以及，所述第一PMOS晶体管的源电极耦接于电源电压；和
第二PMOS晶体管，其中，所述第二PMOS晶体管的漏电极耦接于所述第二NMOS晶体管的漏电极，所述第二PMOS晶体管的源电极耦接于所述电源电压，以及，所述第二PMOS晶体管的栅电极耦接于所述第一PMOS晶体管的栅电极。
9.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述Δ-Σ调制器是连续时间Δ-Σ调制器。
10.一种用于提高Δ-Σ调制器的稳定性的方法，其特征在于，所述用于提高Δ-Σ调制器的稳定性的方法适用于如权利要求1至9中任意一项所述的Δ-Σ调制器，所述用于提高Δ-Σ调制器的稳定性的方法包括：
接收输入信号和反馈信号，并通过将所述输入信号减去所述反馈信号来计算差值，以产生第一信号；
接收所述第一信号，并对所述第一信号进行滤波，以产生滤波信号；
所述量化器根据所述滤波信号产生数字输出信号；以及
接收所述数字输出信号，以产生所述反馈信号。
11.根据权利要求10所述的用于提高Δ-Σ调制器的稳定性的方法，其特征在于，所述用于提高Δ-Σ调制器的稳定性的方法还包括：
接收所述数字输出信号，以产生过量回路延迟补偿信号；
计算所述滤波信号和所述过量回路延迟补偿信号之间的差值，以产生补偿后的滤波信号给所述量化器；
其中，所述数字输出信号是所述量化器根据所述补偿后的滤波信号产生的。
CN201711041699.6A 2016-11-17 2017-10-30 Δ-σ调制器及用于提高δ-σ调制器的稳定性的方法 Withdrawn CN108075781A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662423223P 2016-11-17 2016-11-17
US62/423,223 2016-11-17
US15/784,198 2017-10-16
US15/784,198 US9948318B1 (en) 2016-11-17 2017-10-16 Delta-sigma modulator and method for enhancing stability of delta-sigma modulator

Publications (1)

Publication Number Publication Date
CN108075781A true CN108075781A (zh) 2018-05-25

Family

ID=61872630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711041699.6A Withdrawn CN108075781A (zh) 2016-11-17 2017-10-30 Δ-σ调制器及用于提高δ-σ调制器的稳定性的方法

Country Status (4)

Country Link
US (1) US9948318B1 (zh)
EP (1) EP3324547A1 (zh)
CN (1) CN108075781A (zh)
TW (1) TW201820792A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962682A (zh) * 2019-02-21 2019-07-02 西安电子科技大学 一种伪差分斩波仪表放大器及其ecg信号监测前端芯片
CN112260814A (zh) * 2020-12-18 2021-01-22 杭州长川科技股份有限公司 高速串行通信的数据相位校正方法、电子装置和存储介质
CN116192128A (zh) * 2023-05-04 2023-05-30 泛升云微电子(苏州)有限公司 相位调整电路、σ-δ调制器、芯片及相位调整方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10243578B2 (en) 2017-02-23 2019-03-26 Qualcomm Incorporated Continuous-time delta-sigma ADC with scalable sampling rates and excess loop delay compensation
US10181862B1 (en) * 2018-01-24 2019-01-15 Raytheon Company Parameterizable bandpass delta-sigma modulator
US10277241B1 (en) * 2018-04-24 2019-04-30 Qualcomm Incorporated Continuous-time analog-to-digital converter
WO2021061885A1 (en) * 2019-09-24 2021-04-01 Analog Devices, Inc. Enhancing efficiency of excess loop delay compensation in delta-sigma analog-to-digital converters
US11184019B1 (en) * 2020-12-18 2021-11-23 Invensense, Inc. Analog-to-digital converter with split-gate laddered-inverter quantizer
US20230283287A1 (en) * 2022-03-03 2023-09-07 Texas Instruments Incorporated Device, system, and method for intra-package electromagnetic interference suppression

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677237A (zh) * 2008-09-16 2010-03-24 联发科技股份有限公司 时钟时序校准电路、时钟时序校准方法以及模数转换系统
JP2014045358A (ja) * 2012-08-27 2014-03-13 Sony Corp デルタシグマａ／ｄ変換器及びテレビジョン受像機
CN103873064A (zh) * 2012-12-12 2014-06-18 联发科技股份有限公司 Sigma-Delta调变器以及转换方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696913B2 (en) * 2007-05-02 2010-04-13 Cirrus Logic, Inc. Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US8618967B2 (en) * 2012-03-30 2013-12-31 Broadcom Corporation Systems, circuits, and methods for a sigma-delta based time to digital converter
US9124279B2 (en) * 2012-09-03 2015-09-01 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators
US8736474B1 (en) * 2013-01-07 2014-05-27 Richtek Technology Corp. Delta-sigma modulator for converting an analog input signal to a digital output signal using delta-sigma modulation
US8836566B2 (en) * 2013-02-21 2014-09-16 Freescale Semiconductor, Inc. Low power quantizer for analog to digital converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677237A (zh) * 2008-09-16 2010-03-24 联发科技股份有限公司 时钟时序校准电路、时钟时序校准方法以及模数转换系统
JP2014045358A (ja) * 2012-08-27 2014-03-13 Sony Corp デルタシグマａ／ｄ変換器及びテレビジョン受像機
CN103873064A (zh) * 2012-12-12 2014-06-18 联发科技股份有限公司 Sigma-Delta调变器以及转换方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
L.Y. NATHAWAD: "《A 20 GHz bandwidth, 4 b photoconductive-sampling time-interleaved CMOS ADC》", 《2003 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, 2003. DIGEST OF TECHNICAL PAPERS. ISSCC.》 *
吴笑峰等: "《用于流水线ADC的预运放-锁存比较器的分析与设计》", 《湖南大学学报(自然科学版)》 *
程剑平等: "《低踢回噪声锁存比较器的分析与设计》", 《微电子学》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962682A (zh) * 2019-02-21 2019-07-02 西安电子科技大学 一种伪差分斩波仪表放大器及其ecg信号监测前端芯片
CN112260814A (zh) * 2020-12-18 2021-01-22 杭州长川科技股份有限公司 高速串行通信的数据相位校正方法、电子装置和存储介质
CN112260814B (zh) * 2020-12-18 2021-03-30 杭州长川科技股份有限公司 高速串行通信的数据相位校正方法、电子装置和存储介质
CN116192128A (zh) * 2023-05-04 2023-05-30 泛升云微电子(苏州)有限公司 相位调整电路、σ-δ调制器、芯片及相位调整方法

Also Published As

Publication number Publication date
EP3324547A1 (en) 2018-05-23
US9948318B1 (en) 2018-04-17
TW201820792A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN108075781A (zh) Δ-σ调制器及用于提高δ-σ调制器的稳定性的方法
Roh et al. A 0.9-V 60-$\mu {\hbox {W}} $1-Bit Fourth-Order Delta-Sigma Modulator With 83-dB Dynamic Range
Kim et al. A 0.9 V 92 dB double-sampled switched-RC delta-sigma audio ADC
US10972062B2 (en) Class-D amplifier and method
US9762221B2 (en) RC lattice delay
US9537497B2 (en) Continuous time delta sigma modulator, analog to digital converter and associated compensation method
US20130021183A1 (en) Continuous-time oversampled converter having passive filter
US9019136B2 (en) Sigma-delta modulators with high speed feed-forward architecture
US7173485B2 (en) Phase-compensated filter circuit with reduced power consumption
CN106027059A (zh) Δς 调制器
Chen et al. A low-electromagnetic-interference buck converter with continuous-time delta-sigma-modulation and burst-mode techniques
KR102086607B1 (ko) 2차 루프 필터 및 그것을 포함하는 다차 델타 시그마 변조기
US20220368292A1 (en) Ampilfier with vco-based adc
Basu et al. Delta-sigma modulator based compact sensor signal acquisition front-end system
Huang et al. A CT sigma-delta modulator with a hybrid loop filter and capacitive feedforward
US20170207796A1 (en) Third order loop filter and delta-sigma modulator including the third order loop filter
Wagner et al. Finite GBW in single OpAmp CT ΣΔ modulators
Wang et al. An 18µW 79dB-DR 20KHz-BW MASH ΔΣ modulator utilizing self-biased amplifiers for biomedical applications
Chen et al. An improved low-EMI fast-transient-response buck converter suitable for wireless sensor networks with new transient accelerated techniques
Zhang et al. Power-efficient active-RC CT DSM with a lowpass capacitor at the virtual ground node of the first integrator
CN103001646B (zh) 针对连续时间σ‑δ调制器中的非线性的校正
Zeller et al. A 0.039 mm 2 inverter-based 1.82 mW 68.6 dB-SNDR 10MHz-BW CT-ΣΔ-ADC in 65nm CMOS
DE102013015274A1 (de) Techniken zur Verlustleistungs- und Chipflächenreduktion von integrierten Schaltkreisen
Śniatała et al. A hybrid current-mode passive second-order continuous-time ΣΔ modulator
Aparna et al. A three-stage operational transconductance amplifier for delta sigma modulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180525