CN105432020B - 具有主dac反馈延迟的量化噪声耦合δ-σadc - Google Patents

具有主dac反馈延迟的量化噪声耦合δ-σadc Download PDF

Info

Publication number
CN105432020B
CN105432020B CN201480039179.XA CN201480039179A CN105432020B CN 105432020 B CN105432020 B CN 105432020B CN 201480039179 A CN201480039179 A CN 201480039179A CN 105432020 B CN105432020 B CN 105432020B
Authority
CN
China
Prior art keywords
signal
delta
output signal
sigma modulator
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480039179.XA
Other languages
English (en)
Other versions
CN105432020A (zh
Inventor
文森特·奎奎姆普瓦
费比恩·沃彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN105432020A publication Critical patent/CN105432020A/zh
Application granted granted Critical
Publication of CN105432020B publication Critical patent/CN105432020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种Δ‑Σ调制器，所述Δ‑Σ调制器具有：第一求和点，其从输入信号减去第一反馈信号且将结果转发到转移函数；第二求和点，其将来自所述转移函数的输出信号添加到所述输入信号且减去第二反馈信号；第一积分器，其从所述第二求和点接收输出信号；量化器，其从所述积分器接收输出信号且产生输出位流；及数/模转换器，其接收所述位流，其中所述第一及第二反馈信号是由单样本延迟延迟的来自所述数/模转换器的输出信号。

Description

具有主DAC反馈延迟的量化噪声耦合Δ-ΣADC
相关申请案
本申请案主张2013年6月12日申请的共同拥有的第61/834,207号美国临时专利申请案的优先权；且所述临时专利申请案特此为了所有目的以引用的方式并入本文中。
技术领域
本发明涉及Δ-Σ调制器，尤其涉及量化噪声耦合Δ-ΣADC。
背景技术
在IEEE JSSC论文参考(“具有1.9MHz BW及-98dB THD的8.1mW、82dBΔ-ΣADC(An8.1mW,82dB Delta-Sigma ADC with 1.9MHz BW and-98dB THD)，作者K.Lee、M.R.Miller及G.C.Temes”)中，介绍具有量化噪声耦合(QNC)的Δ-Σ模/数转换器(ADC)。量化噪声耦合为主要用在数字域中的截断误差反馈的模拟域换位。其思想是由ADC的量化器产生的量化噪声误差被记忆及反馈到量化器输入，使得此误差被积分到下一个样本处理。图1展示如何实现此种情况的相应实例的框图。举例来说，图1展示通过将模拟样本与实际经转换的数字样本的相应值相减且将其存储用于下一个样本(其中从输入值减去此误差)而处理模拟样本与实际经转换的数字样本之间的差。这就导致用在数字滤波中的截断误差反馈换位到模拟域。因此，量化误差存储在存储器中，以便不丢失任何信息且确保将此信息恰当地积分到下一个样本。这进一步意味着对量化噪声的噪声整形且因此意味着更好的信号对量化噪声比(SNQR)。导致好得多的信号对量化噪声比的原因是由量化器产生的误差没有在每一样本处丢失，而是在每一样本处被重新积分到信号以量化。表1展示取决于经选择的过采样率(OSR)的常规Σ-ΔADC与使用量化噪声耦合(QNC)的经改进Σ-ΔADC之间的差异。
表1
已在前述的参考文章中描述此量化噪声耦合的实施方案，且所述实施方案使用前馈求和放大器(经常在Δ-ΣADC中使用前馈求和放大器以提供低失真转移函数)。通过在放大器的反馈上添加处于乒乓模式的多个电容器，且通过添加相位来控制这些电容器，实现量化误差反馈。此实施方案需要额外电容器及控制相位以及额外数/模转换器(DAC)(在此额外DAC的输入处的信号具有额外延迟)(参见参考文章的图2)。
此实施方案可为繁琐的且不适于需要两个相位来处理DAC输出的DAC实施方案(如在共同拥有的第7,102,558号美国专利中所描述的5级DAC，所述专利特此为了所有目的以引用的方式并入本文中)。图8展示根据第7,102,558号美国专利的DAC相关部分及积分器(其能够产生5个不同的电压电平)的电路图。如图8中所展示，描绘用于五级反馈数/模转换器(DAC)的电容器切换阵列及差分放大器的示意性电路图。所述五级反馈DAC(通常由数字100表示)包括切换序列，所述切换序列在差分电荷转移的两个相位(预充电+转移)期间产生五个等间隔的电荷量。因此，五个等距分布的电荷电平可为C*VREF、C*VREF/2、0、-C*VREF/2及-C*VREF。参考电压(VREF＝VREFP-VREFM)充电电路通常由数字102表示，且包括转移参考电容器132a及132b以及开关112、114及116。特定示范性实施例的剩余部分包括电压输入电容器130a及130b、开关104、106、108及110以及差分运算放大器150(其具有反馈采样电容器134a及134b)。开关108a及108b可涉及共模操作，且开关108c可涉及差分信号操作。
VREFP及VREFM表示在差分参考输入端子处的电压。参考电压VREF＝VREFP-VREFM。VINP及VINM表示在差分输入信号端子处的电压。输入信号电压VIN＝VINP-VINM。转移参考电容器132a及132b可等于C/2。输入采样电容器130a及130b可等于A*C/2。反馈电容器134a及134b可等于C。输入电压为：VIN＝VINP-VINM，且输出电压为VOUT＝VOUTP-VOUTM。所展示的电路的增益为A。
在图9a到9e中展示针对这五个电平的切换序列。开关104到116的切换序列用以获得图8中所说明的特定示范性电路的五个等距分布的电荷电平C*VREF、C*VREF/2、0、-C*VREF/2及-C*VREF。“1”逻辑电平描绘在闭合位置中的相应开关，且“0”逻辑电平描绘在断开位置中的相应开关。图9a到9e进一步说明开关104到116之间的非重叠延迟以便防止输入之间的短路且确保连接到求和节点的开关总是第一个断开。开关104到116在时间202与时间204之间全部断开(关闭-逻辑0)。时间202表示转移参考电容器132a及132b的充电相位的结束，及在输入电容器130a及130b上的经采样VIN电荷。时间204表示在转移参考电容器132a及132b上的电荷的转移相位的开始。
为实现更好可读性，图2展示根据以上提及的文章的单端实施方案。然而，实际实施方案将是全差分的。如可见，此实施方案需要额外的数/模转换器(DAC)、用于DAC输入的额外经延迟信号及在求和放大器中的复杂的乒乓反馈电容器网络，其如所提及的实施起来繁琐，这是由于其需要额外相位以及在运算放大器的反馈中的许多额外开关。图2展示所述相位被分成奇数相位与偶数相位。
如图2中的电路图及相关联的表中所展示的此常规实施例中，量化发生在相位P1的末端，量化反馈DAC在下一个相位P1中采样且在下一个相位P2中转移，具有一个样本延迟；而主DAC在相同样本的相位P2中采样且在下一个样本的相位P1中转移，不具有延迟。因此，此常规概念需要不可取的复杂实施方案。
发明内容
因此存在对量化噪声耦合的更简单的实施方案的需要，代价是稍微修改信号转移函数，如果在Δ-ΣADC中使用大过采样率(OSR)，那么信号转移函数的修改为非常小的。
根据实施例，Δ-Σ调制器可包括：第一求和点，其从输入信号减去第一反馈信号且将结果转发到转移函数；第二求和点，其将来自所述转移函数的输出信号添加到所述输入信号且减去第二反馈信号；第一积分器，其从所述第二求和点接收输出信号；量化器，其从所述积分器接收输出信号且产生输出位流；及数/模转换器，其接收所述位流，其中所述第一及第二反馈信号是由单样本延迟延迟的来自所述数/模转换器的输出信号。
根据Δ-Σ调制器的另一实施例，所述Δ-Σ调制器可使用充电相位及转移相位来操作，且在所述转移相位中执行量化。根据Δ-Σ调制器的另一实施例，所述数/模转换器(DAC)可由两个电荷转移DAC来实施，所述两个电荷转移DAC各自经配置以将所产生的模拟反馈信号延迟一个样本。根据Δ-Σ调制器的另一实施例，所述Δ-Σ调制器可被过采样。根据Δ-Σ调制器的另一实施例，所述Δ-Σ调制器可为n阶、多回路或多位调制器。根据Δ-Σ调制器的另一实施例，所述转移函数可由第二积分器提供，所述第二积分器产生输出信号，所述输出信号被馈送到第一放大器以经由第二放大器馈送到第三积分器，其中所述第三积分器的输出信号由第三放大器放大，所述第三放大器的输出信号被添加到所述第一放大器的输出信号。根据Δ-Σ调制器的另一实施例，所述量化器可为n级多位可变分辨率量化器。根据Δ-Σ调制器的另一实施例，充电相位可与随后的转移相位不重叠。根据Δ-Σ调制器的另一实施例，所述Δ-Σ调制器可进一步包括在所述转移相位的末端产生且用以锁存用于所述量化器的信号的锁存信号。根据Δ-Σ调制器的另一实施例，求和点可由与至少第一电容器及第二电容器的第一端子连接的节点来实施，其中所述第一及第二电容器的第二端子接收待经由相应开关添加的电荷。根据Δ-Σ调制器的另一实施例，所述数/模转换器(DAC)可为后面跟着单样本延迟的单电压DAC，其中所述单样本延迟的输出与所述第一及第二求和点耦合。
根据另一实施例，一种用于操作Δ-Σ调制器的方法可包括：从输入信号减去第一反馈信号且将结果转发到转移函数；将来自所述转移函数的输出信号添加到所述输入信号且减去第二反馈信号并且积分所得输出信号；量化所述经积分的信号且产生输出位流；以及将所述位流转换成模拟信号且由单样本延迟来延迟所述模拟信号以提供所述第一及第二反馈信号。
根据所述方法的另一实施例，可使用充电相位及转移相位来执行所述方法，且在所述转移相位中执行量化。根据所述方法的另一实施例，数/模转换可由两个电荷转移数/模转换器(DAC)来实施，所述两个电荷转移数/模转换器(DAC)各自经配置以将所产生的模拟反馈信号延迟一个样本。根据所述方法的另一实施例，所述Δ-Σ调制器可被过采样。根据所述方法的另一实施例，量化器可为n级多位可变分辨率量化器。根据所述方法的另一实施例，所述转移函数可由第二积分器提供，所述第二积分器产生输出信号，所述输出信号被馈送到第一放大器以经由第二放大器馈送到第三积分器，其中所述第三积分器的输出信号由第三放大器放大，所述第三放大器的输出信号被添加到所述第一放大器的输出信号。根据所述方法的另一实施例，所述量化步骤可由n级多位可变分辨率量化器来执行。根据所述方法的另一实施例，充电相位可与随后的转移相位不重叠。根据所述方法的另一实施例，所述方法可进一步包括在所述转移相位的末端产生且用以锁存用于所述量化器的信号的锁存信号。根据所述方法的另一实施例，所述添加步骤可由与至少第一电容器及第二电容器的第一端子连接的节点来实施，其中所述第一及第二电容器的第二端子接收待经由相应开关添加的电荷。根据所述方法的另一实施例，转换所述位流可通过后面跟着单样本延迟的单电压DAC来执行，其中所述单样本延迟的输出与第一及第二求和点耦合。
附图说明
通过参考结合附图的以下描述可获取对本发明的更完整的理解，在附图中：
图1说明使用QNC的常规Σ-ΔADC的示意性框图，
图2说明根据图1的Σ-ΔADC的实施方案的实例；
图3说明根据本发明的各种实施例的Δ-ΣADC的示意性框图；
图4a及b说明根据本发明的各种实施例的Δ-ΣADC的另一示意性框图；
图5说明关于图4b的框图的实施方案。
图6展示根据本发明的各种实施例的使用QNC的Σ-ΔADC的转移函数；
图7展示所关注的带宽的转移函数缩放；
图8展示常规5级DAC；及
图9a到e展示图8中所展示的电路的可能的切换序列。
具体实施方式
现在参考图式(尤其是图3以及4a及b)，示意性地说明实例实施例的框图。图式中的相似元件将由相似数字表示。
根据各种实施例，可使用如图3中所展示的量化噪声耦合来提供Δ-ΣADC实施方案。将输入信号馈送到第一求和点310及第二求和点330。第一求和点310的输出被转发到转移函数320，转移函数320的输出由第二求和点330添加到输入信号。第二求和点330的输出由积分器340积分，积分器340的输出被馈送到模/数转换器350(ADC)。ADC 350提供被反馈到数/模转换器360(DAC)的输出位流。DAC 360的输出通过具有负号(减)的第一延迟元件370被馈送到第二求和点330且通过具有负号(减)的第二延迟元件380被馈送到第一求和点310。
通过在主反馈DAC信号路径中添加第二延迟380来简化实施方案。根据一个实施例，可通过在相位P2期间执行量化实现此延迟380。因此，在前馈(FF)相位期间的P2的末端处发生量化，且在下一个相位P1及P2处施加DAC信号。与此概念相反，在上文提及的文章中，在常规系统中，量化发生在相位P1中且主DAC在相位P2中给予其输出，换句话说，DAC在相位P2中采样。
如图3中所展示，当DAC产生电压时，仅单个DAC 360是必要的。然而，如最常见的，当使用电荷转移DAC时，一般针对每一路径的单独DAC是必要的，一个(主反馈DAC)针对第一求和点310，且一个(量化误差反馈DAC)针对第二求和点330。图4a及b展示使用电荷转移DAC的此类实施方案的框图。
图4a及4b展示在使用前馈积分器级联(CIFF)拓扑的二阶单回路调制器的情况下的根据一些实施例的实施方案的实施例。许多其它拓扑可用于实施方案且本发明不受此示范性实施例限制。量化器也不限于任何特定实施例(例如，5级量化器)。
如图4a、b的示范性实施例所展示，模拟输入信号是通过具有系数K的放大器/驱动器405馈送到具有系数b1的驱动器410及具有系数b3的放大器/驱动器435。各种放大器/驱动器的系数提供用以倍增输入信号的因子，所述因子可大于、等于或小于1。驱动器410的输出被转发到加法器415，加法器415的输出馈送到积分器420。积分器420的输出信号x1被转发到具有系数c2的放大器/驱动器425及具有系数a1的放大器/驱动器445。驱动器425的输出被馈送到积分器430，积分器430的输出信号x2被馈送到具有系数a2的放大器/驱动器440。放大器/驱动器435、440及445的输出由加法器450加总，加法器450的输出载送信号y馈送到量化器455。可以任何方式实施量化器455，例如(但不限于)多位量化器。特定来说，如图4a及4b中所展示，可使用多位可变分辨率量化器。此量化器可取决于控制信号提供可变分辨率，举例来说，2、3或5个不同级别。所述控制信号可(例如)由拟随机序列生成器提供以提供自动抖动，如从转让给申请者的第7,961,126号美国专利已知，且所述专利特此以引用的方式并入本文中。然而，根据各种实施例可使用其它量化器。
量化器455的输出提供位流，所述位流随后被转发到数字抽取滤波器(未展示)。此外，当QNC未经激活时(如图4a中所展示)，信号被反馈到多位DAC 460，多位DAC 460的输出与具有系数c1的放大器/驱动器465连接，放大器/驱动器465的输出信号被从驱动器410的输出信号中减去。
图4b展示QNC经激活的相同结构。现在，量化器455的数字输出信号被馈送到量化误差反馈DAC 480以及主反馈DAC 460。提供额外求和点470，其接收来自求和点450的输出信号及多位DAC 480的输出信号。加法器470的输出信号随后由积分器475积分，积分器475现在产生输出信号y，输出信号y被再次转发到量化器455。
已添加的此延迟在如图4b中所展示的实施方案中有帮助作用，这是因为量化误差反馈DAC 480可使用与主反馈DAC 460完全相同的输入，所以在两个DAC之间无需在其它情况中可能必要的额外延迟。其它简化是可在如图5中举例展示的非常简单的积分器级配置中使用前馈(FF)放大器。
图5表示在差分实施方案中的所有前馈(FF)路径的求和接合点。前馈路径包含具有系数b3、a2及a1的驱动器435、440及445的输出，在此由差分信号VinP、VinN、x1P、x1N、x2P、x2N表示。电容器526分别通过开关502或514接收信号VinN或共模信号VCM。类似地，对于电容器528，提供开关504及516用于接收信号x1N；对于电容器530，提供开关506及518用于接收信号x2N；对于电容器540，提供开关508及520用于接收信号x2P；对于电容器542，提供开关510及522用于接收信号x1P；以及对于电容器544，提供开关512及524用于接收信号VinP。求和点由分别将电容器526、528、530、546、548、540、542、544通过开关550及552与积分器连接的节点表示。
积分器475由运算放大器570及电容器560及562及针对负分支的开关554、556及558及针对正分支的开关564、566及568来实施。第二电荷转移多位DAC 480由单元580以及针对DAC 480的采样电容器546、548形成，单元580包括针对DAC 480的输入开关的集合且接收位流及参考电压VREFP及VREFN。单元580的实施方案可(举例来说)类似于借助于图8中的单元102所展示的实施方案。开关536及538可将求和节点与共模电压VCM耦合。
图5中展示的示意图的输出OP、OM为如图4b的图中所展示的节点y，其随后被转发到多位量化器455。图4a及4b中的直接FF路径为b3表示增益的路径，其来自Σ-Δ调制器的输入。第一积分器420输出为由差分信号x1P、x1N表示的x1，第二积分器430输出为由差分信号x2P、x2N表示的x2。
如上文所提及，此实施方案使用两个DAC 460及480，两者接收相同输入且同步地工作。因为根据此特定实施方案，DAC在两个不同的点转移电荷，所以需要两个DAC 460及480。然而，其它实施例可仅需要单电压DAC。
图5中所展示的电路由两个相位P1及P2控制，其针对电荷转移系统为典型的。在图5的右下方展示示范性控制信号P1、P2及FF。随后的表展示哪一个信号P1或P2控制哪一个开关，其中P1d及P2d表示对应于信号P1及P2的切换信号，但所述切换信号被稍微延迟以避免电荷注入问题。FF为量化器(图5中未展示)的锁存相位且在P2的末端处发生。此外，相应复位信号“reset”控制在运算放大器反馈路径中的开关554及568以及复位逻辑反转信号“reset_n”控制开关556、558、564、568(如在所属领域中已知)。如上文中所提及，输出由量化器ADC在P2中而非P1中采样，因此量化发生在P2中。P1为积分器的保持相位。其保持先前样本的记忆，因此其保持量化误差及DAC反馈。P2转移新的样本数据。在FF相位中的量化之后，DAC输入被锁存。在下一个P1期间，DAC(举例来说，其可为如US7102558中所揭示的5级DAC，例如，也在图8中所展示，具有参考数字102)采样参考电压VrefP、VrefN或共模电压VCM＝0，且在下一个P2中，DAC重新采样另一参考电压或0且将两个相位的差转移到反馈电容器560、562上。根据一些实施例，共模电压可不等于0，而是差分地给予零电荷转移。其短接在N及P侧上的两个电容器。这在DAC输入的处理中诱发一个样本的延迟。在不修改DAC中的任何东西的情况下及使用简单积分器级来执行QNC。无需修改回路中的系数。
复位开关(如果在P1期间被启用)还可容易地禁用积分器配置及在每一样本之间擦除记忆。这与DAC上的恒定0输入(其可在DAC数字输入处的组合逻辑中容易地实施)组合可完全地禁用QNC配置，且如需要容易实现QNC开启实施方案与QNC关闭实施方案之间的切换(例如，图4a与4b之间的切换)。
表2
开关 控制信号
502,504,506,508,510,512 P2d
514,516,518,520,522,524, P1d
536,538 P1
550,552 P2
556,558,564,566 reset_n
554,568 reset
根据另一实施例，如果VCM信号由针对开关516的x1P替代，由针对开关522的x1N替代，由针对开关518的x2P替代，由针对开关520的x2P替代，由针对开关524的VinM替代，由针对开关514的VinP替代，那么可实现在每一分支中的双采样，从而导致前馈块的信噪比的可能的改进。双采样方案还可将电容器减少一半。这在此处是适用的，因为所述块为积分器级且其可包含积分器级中的所有已知改进(例如，双采样)以改进其信噪比。
不再存在对额外反馈电容器及复杂乒乓配置的需要。仅存在一个简单反馈电容器(电容器560、562)及标准积分器级475，其中在相位P1中实现采样且在相位P2中实现到反馈电容器560、562的转移(如参考图5中所展示的示范性实施方案将清楚)。如上文所提及，这种情况可能实现的原因是在相位P2期间实现量化。在相位P2中，执行量化，其提供两个DAC(主反馈DAC 460及量化误差DAC 480)的输入。在下一个相位P1处，由前馈加法器470(在积分器配置中)采样新输入信号且DAC在相同P1相位中提供其第一输出。在相位P2中，DAC提供其第二输出(其需要两个相位来处理所述输入)且与此同时，所述输入被转移到反馈电容器560、562。DAC自然地具有一个样本的延迟，归因于其在此受到处理的方式(其输入在P2的末端处被锁存，且其花费下一个P1及P2来处理输入，从而提供单样本延迟)。在此处是如此自然，以至于可以在不添加额外电容器及相位的情况下实现截断/量化误差反馈所需的必要延迟，其导致更简单的架构同时保持量化噪声耦合的益处。
只要前馈(FF)路径存在于系统中(以允许前馈加法器呈简单的积分器配置)，且需要在相位P2的末端处实现量化，就可使用此较简单的实施方案。因为此实施方案与具有采样及转移两个相位的电荷转移DAC兼容，因此其为非常有用的。小缺点是与参考文章相比较在主DAC反馈中添加了延迟且因此修改转移函数。然而，针对足够大的过采样率(OSR)，或足够小的带宽，此修改可被忽略(如果所添加的延迟较小，或如果采样频率与所关注的带宽相比较大，在过采样转换器中通常是如此)且引起输出频谱的极轻微扰动(在使用具有256的OSR的二阶单回路调制器的当前实施方案中，约小于0.01dB)。
图6展示针对典型二阶单回路调制器的具有QNC实施方案的如图3及4b所展示的Σ-ΔADC的信号转移函数。在经典案例中，单转移函数＝1。图7展示转移函数缩放，针对OSR＝256的所关注的带宽，偏差小于0.0002dB。
综上所述，在不添加显著电路的情况下可实现Δ-Σ调制器的更好SNQR。举例来说，根据一个实施例，仅需要一个额外DAC及其开关，且无需有源电路。此外，所述实施方案与常规Δ-Σ调制器相比较被简化。
尽管通过参考本发明的实例实施例已描绘、描述及界定本发明的实施例，但此类参考不意味着对本发明的限制，且不应推断出此限制。受益于本发明的所属领域的一般技术人员应理解，所揭示的标的物能够在形式及功能上具有相当多的修改、改变及等效物。本发明的所描绘及描述的实施例仅为实例，且不穷尽本发明的范围。

Claims (18)

1.一种Δ-Σ调制器，其包括：
第一求和点，其从输入信号减去第一反馈信号且将结果转发到转移函数；
第二求和点，其将来自所述转移函数的输出信号与所述输入信号组合且减去第二反馈信号；
第一积分器，其从所述第二求和点接收输出信号；
量化器，其从所述积分器接收输出信号且产生输出位流；
电荷转移数/模转换器，其接收所述位流，其中所述第一及第二反馈信号是来自所述电荷转移数/模转换器的输出信号，所述输出信号通过单样本延迟来延迟，
其中所述Δ-Σ调制器使用充电相位及转移相位来操作，且在所述转移相位中执行量化。
2.根据权利要求1所述的Δ-Σ调制器，其中所述数/模转换器由两个电荷转移数/模转换器来实施，所述两个电荷转移数/模转换器各自经配置以将所产生的模拟反馈信号延迟一个样本。
3.根据权利要求1所述的Δ-Σ调制器，其中所述Δ-Σ调制器被过采样。
4.根据权利要求1所述的Δ-Σ调制器，其中所述Δ-Σ调制器为n阶、多回路或多位调制器。
5.根据权利要求3所述的Δ-Σ调制器，其中所述转移函数由第二积分器提供，所述第二积分器产生馈送到第一放大器的输出信号以及经由第二放大器馈送到第三积分器的输出信号，其中馈送到所述第三积分器的所述输出信号由第三放大器放大，所述第三放大器的输出信号与所述第一放大器的输出信号组合。
6.根据权利要求1所述的Δ-Σ调制器，其中所述量化器为n级多位可变分辨率量化器。
7.根据权利要求2所述的Δ-Σ调制器，其中充电相位与随后的转移相位不重叠。
8.根据权利要求7所述的Δ-Σ调制器，其进一步包括在所述转移相位的末端产生的锁存信号，所述锁存信号用来锁存所述量化器的信号。
9.根据权利要求3所述的Δ-Σ调制器，其中所述第一求和点由与至少第一电容器及第二电容器的第一端子连接的节点来实施，其中所述第一电容器及所述第二电容器的第二端子接收待经由相应开关添加的电荷；且所述第二求和点由与至少第三电容器及第四电容器的第一端子连接的节点来实施，其中所述第三电容器及所述第四电容器的第二端子接收待经由相应开关添加的电荷。
10.一种用于操作Δ-Σ调制器的方法，其包括：
从输入信号减去第一反馈信号且将结果转发到转移函数；
将来自所述转移函数的输出信号与所述输入信号组合且减去第二反馈信号并且积分所得输出信号；
量化所述经积分的信号且产生输出位流；
使用电荷转移数/模转换器将所述位流转换成模拟信号且通过单样本延迟来延迟所述模拟信号以提供所述第一及第二反馈信号；
其中使用充电相位及转移相位来执行所述方法，且在所述转移相位中执行量化。
11.根据权利要求10所述的方法，其中数/模转换是由两个电荷转移数/模转换器来实施，所述两个电荷转移数/模转换器各自经配置以将所产生的模拟反馈信号延迟一个样本。
12.根据权利要求10所述的方法，其中所述Δ-Σ调制器被过采样。
13.根据权利要求11所述的方法，其中所述量化步骤由n级多位可变分辨率量化器来执行。
14.根据权利要求13所述的方法，其中所述转移函数由第二积分器提供，所述第二积分器产生馈送到第一放大器的输出信号以及经由第二放大器馈送到第三积分器的输出信号，其中馈送到所述第三积分器的所述输出信号由第三放大器放大，所述第三放大器的输出信号与所述第一放大器的输出信号组合。
15.根据权利要求10所述的方法，其中所述量化步骤由n级多位可变分辨率量化器来执行。
16.根据权利要求13所述的方法，其中充电相位与随后的转移相位不重叠。
17.根据权利要求16所述的方法，其进一步包括在所述转移相位的末端产生锁存信号且使用所述锁存信号来锁存所述量化器的信号。
18.根据权利要求14所述的方法，其中所述组合步骤由与至少第一电容器及第二电容器的第一端子连接的节点来实施，其中所述第一及第二电容器的第二端子接收待经由相应开关添加的电荷。
CN201480039179.XA 2013-06-12 2014-06-12 具有主dac反馈延迟的量化噪声耦合δ-σadc Active CN105432020B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361834207P 2013-06-12 2013-06-12
US61/834,207 2013-06-12
US14/301,948 US9054733B2 (en) 2013-06-12 2014-06-11 Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
US14/301,948 2014-06-11
PCT/US2014/042069 WO2014201215A1 (en) 2013-06-12 2014-06-12 Quantization noise coupling delta sigma adc with a delay in the main dac feedback

Publications (2)

Publication Number Publication Date
CN105432020A CN105432020A (zh) 2016-03-23
CN105432020B true CN105432020B (zh) 2019-01-22

Family

ID=52018769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480039179.XA Active CN105432020B (zh) 2013-06-12 2014-06-12 具有主dac反馈延迟的量化噪声耦合δ-σadc

Country Status (4)

Country Link
US (1) US9054733B2 (zh)
EP (1) EP3008825B1 (zh)
CN (1) CN105432020B (zh)
WO (1) WO2014201215A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184792A (ja) * 2015-03-25 2016-10-20 エスアイアイ・セミコンダクタ株式会社 Δς変調器
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
EP3240197A1 (en) * 2016-04-28 2017-11-01 Nxp B.V. Receiver circuits with feedforward signal path
US9871534B2 (en) * 2016-06-03 2018-01-16 Mediatek Inc. Analog-to-digital converter with embedded noise-shaped truncation, embedded noise-shaped segmentation and/or embedded excess loop delay compensation
DE102016220861B4 (de) * 2016-10-24 2018-09-06 Infineon Technologies Ag Sigma-Delta-Analog-Digital-Umsetzer
US9800260B1 (en) * 2016-11-04 2017-10-24 Analog Devices Global Method and apparatus to increase dynamic range in delta-sigma ADC using internal feedback across all integrators in loop-filter
US10327659B2 (en) * 2016-11-13 2019-06-25 Analog Devices, Inc. Quantization noise cancellation in a feedback loop
CN110168930B (zh) 2016-11-21 2023-09-08 混合信号设备股份有限公司 用于rf应用的高效率功率放大器架构
US10784891B2 (en) * 2018-05-09 2020-09-22 Microchip Technology Incorporated Delta-sigma loop filters with input feedforward
KR102650109B1 (ko) 2018-06-05 2024-03-22 삼성전자주식회사 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로
US10348320B1 (en) 2018-06-26 2019-07-09 International Business Machines Corporation Charge-scaling adder circuit
US10367520B1 (en) 2018-06-26 2019-07-30 International Business Machines Corporation Charge-scaling subtractor circuit
JP2020047966A (ja) * 2018-09-14 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 デルタシグマ変調器およびデルタシグマ変調器の駆動方法
WO2020056754A1 (en) * 2018-09-21 2020-03-26 Analog Devices Global Unlimited Company An apparatus and method for removing perturbation signal from a serial data stream, and to measurment and/or protection apparatus including such a signal removing apparatus
US10732931B2 (en) 2018-11-28 2020-08-04 International Business Machines Corporation Negative operand compatible charge-scaling subtractor circuit
EP3739761A4 (en) * 2019-03-12 2021-11-17 Shenzhen Goodix Technology Co., Ltd. ANALOG-DIGITAL CONVERTER AND ASSOCIATED CHIP
CN112134565B (zh) * 2020-09-15 2021-09-03 珠海迈巨微电子有限责任公司 低功耗逐次逼近型模数转换器
CN113098523B (zh) * 2021-03-25 2022-05-31 华中科技大学 基于数字式delta-sigma与PID的双环控制方法及高精度交流电流源
CN113225084B (zh) * 2021-04-16 2023-08-08 西安交通大学 自适应基准电压的Delta-Sigma ADC结构
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291150A (zh) * 2011-04-15 2011-12-21 深圳大学 一种sigma-delta调制器
WO2012100105A1 (en) * 2011-01-21 2012-07-26 Mediatek Singapore Pte. Ltd. Continuous-time oversampled converter having passive filter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797749B2 (ja) * 1986-05-16 1995-10-18 沖電気工業株式会社 アナログ・デイジタル変換器のデルタ・シグマ変調回路
US7095345B2 (en) 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US7102558B2 (en) 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
TWI314400B (en) * 2006-03-13 2009-09-01 Realtek Semiconductor Corp Sigma-delta modulator
JP4745267B2 (ja) * 2007-02-21 2011-08-10 パナソニック株式会社 デルタシグマ変調器とそれを備えたｄａ変換装置
US8171335B2 (en) * 2008-09-16 2012-05-01 Mediatek Inc. Clock timing calibration circuit and clock timing calibration method for calibrating phase difference between different clock signals and related analog-to-digital conversion system using the same
US7961125B2 (en) 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012100105A1 (en) * 2011-01-21 2012-07-26 Mediatek Singapore Pte. Ltd. Continuous-time oversampled converter having passive filter
CN102291150A (zh) * 2011-04-15 2011-12-21 深圳大学 一种sigma-delta调制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 105 dB SNR multibit Δ-Σ ADC for digital audio applications;K. Nguyen;《IEEE》;20020807;第27-30页
A 88-dB DR, 84-dB SNDR Very Low-Power Single Op-Amp Third-Order ΣΔ Modulator;Aldo Pena;《IEEE》;20120705;第2107-2118页

Also Published As

Publication number Publication date
WO2014201215A1 (en) 2014-12-18
US20140368365A1 (en) 2014-12-18
EP3008825A1 (en) 2016-04-20
EP3008825B1 (en) 2021-04-07
US9054733B2 (en) 2015-06-09
CN105432020A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
CN105432020B (zh) 具有主dac反馈延迟的量化噪声耦合δ-σadc
US10659075B2 (en) Superconductor analog to digital converter
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
US6670902B1 (en) Delta-sigma modulators with improved noise performance
US8907829B1 (en) Systems and methods for sampling in an input network of a delta-sigma modulator
CN107017884A (zh) 模数转换器的低噪声精密输入阶段
US20160352351A1 (en) Ad converter including a capacitive dac
US6956514B1 (en) Delta-sigma modulators with improved noise performance
JP5633398B2 (ja) Δς変調器および信号処理システム
CN103069719A (zh) 使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案
JP2016504871A (ja) シグマ−デルタアナログ−デジタルコンバータ
US20080198057A1 (en) Analog-to-digital converting circuit
CN102811057B (zh) 模数转换装置和信号处理系统
JP2010263483A (ja) Δς変調器
Jiang et al. A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process
TW201349757A (zh) 積分三角轉換器中用於將參考電流自輸入信號分隔開之方法及裝置
US20130278454A1 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
WO2011090045A1 (ja) 変換装置
US20070076792A1 (en) Pwm-to-voltage converter circuit and method
JP7376017B2 (ja) 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ
Ueno et al. A fourth-order bandpass/spl Delta/-/spl Sigma/modulator using second-order bandpass noise-shaping dynamic element matching
KR20160072282A (ko) 2차 노이즈 쉐이핑 기법을 적용한 sar adc
Keller et al. On the implicit anti-aliasing feature of continuous-time cascaded sigma–delta modulators
US8497793B2 (en) Analog-to-digital converter with delta-sigma modulation and modulation unit thereof
CN111224669A (zh) 一种实现宽输入的σ-δ调制器的设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant