CN104954019B - 管线式模数转换器及其乘法数模转换器 - Google Patents

管线式模数转换器及其乘法数模转换器 Download PDF

Info

Publication number
CN104954019B
CN104954019B CN201510130508.8A CN201510130508A CN104954019B CN 104954019 B CN104954019 B CN 104954019B CN 201510130508 A CN201510130508 A CN 201510130508A CN 104954019 B CN104954019 B CN 104954019B
Authority
CN
China
Prior art keywords
load unit
condenser type
type load
operational amplifier
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510130508.8A
Other languages
English (en)
Other versions
CN104954019A (zh
Inventor
连原庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN104954019A publication Critical patent/CN104954019A/zh
Application granted granted Critical
Publication of CN104954019B publication Critical patent/CN104954019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种管线式模数转换器及其乘法数模转换器。所述乘法数模转换器包括运算放大器以及共享运算放大器的第一开关电容器网络及第二开关电容器网络，当第一开关电容器网络耦接到运算放大器时，运算放大器与第一电容式负载单元耦接，且当第一开关电容器网络从运算放大器断开时，第一电容式负载单元复位；当第二开关电容器网络耦接到运算放大器时，运算放大器与第二电容式负载单元耦接，且当第二开关电容器网络从运算放大器断开时，第二电容式负载单元复位。本发明能够有效地缩短管线式模数转换器的稳定时间。

Description

管线式模数转换器及其乘法数模转换器
技术领域
本发明涉及一种具有对运算放大器进行电容式负载复位的乘法数模转换器(multiplying digital-to-analog converter；MDAC，下文以MDAC表示乘法数模转换器)及一种使用所述MDAC的管线式模数转换器(pipeline analog-to-digital converter；pipeline ADC，下文以ADC表示模数转换器)。
背景技术
管线式ADC已成为流行的ADC架构，其用于许多种应用中，包括CCD成像、超声医学成像、数字接收机、基站、数字视频(例如，HDTV)、xDSL、线缆调制解调器、快速以太网等。
管线式ADC一般包括运算放大器(operational amplifier；op amp)，且管线式ADC的稳定时间(settling time)取决于运算放大器的设计。因此，需要一种具有较短的稳定时间的管线式ADC。
发明内容
鉴于此，本发明实施例提供一种管线式模数转换器及其乘法数模转换器。
本发明一实施例提供一种MDAC包括，运算放大器、第一开关电容器网络及第二开关电容器网络。MDAC根据数字输入位产生模拟输出。第一开关电容器网络与第二开关电容器网络共享运算放大器。当第一开关电容器网络从运算放大器断开时，第一开关电容器网络对模拟信号采样；当第二开关电容器网络从运算放大器断开时，第一开关电容器网络耦接到运算放大器以基于数字输入位放大所采样信号；当第二开关电容器网络从运算放大器断开时，第二开关电容器网络对模拟信号采样；当第一开关电容器网络从运算放大器断开时，第二开关电容器网络耦接到运算放大器以基于数字输入位放大所采样信号；当第一开关电容器网络耦接到运算放大器时，运算放大器进一步与第一电容式负载单元耦接，且当第一开关电容器网络从运算放大器断开时，第一电容式负载单元复位；当第二开关电容器网络耦接到运算放大器时，运算放大器与第二电容式负载单元耦接，且当第二开关电容器网络从运算放大器断开时，第二电容式负载单元复位。
本发明另一实施例提供一种管线式ADC。除了前述MDAC之外，所述管线式ADC还包括第一模数转换器及第二模数转换器以及处理单元。处理单元用于时间对准及数字误差校正。MDAC耦接到管线式ADC的模拟输入，以接收由第一开关电容器网络或第二开关电容器网络所采样的模拟信号。此外，进一步向第一ADC提供模拟信号，以产生用于MDAC的数字输入位。MDAC的模拟输出耦接到第二ADC，且第二ADC输出由第二ADC所接收的信号的数字表现形式。处理单元接收由第一ADC所产生的数字输入位及由第二ADC所产生的数字表现形式，以产生管线式ADC的数字输出。
本发明所提供的MDAC及管线式ADC能够具有较短的稳定时间。
在以下实施例中将参照附图给出详细说明。
附图说明
图1是本发明一实施例的使用MDAC的管线式ADC的等效示意图。
图2是本发明一实施例的MDAC的等效示意图。
图3是本发明一实施例的用于操作图2所示运算放大器共享架构的波形图。
图4是本发明一实施例的用于调节SAR1的采样电容器单元Csarl或SAR2的Csar2的复位持续时间的波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，本发明以下所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中描述的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明所保护的范围。
图1是本发明一实施例的使用MDAC的管线式ADC的等效示意图。管线式ADC 100包括编号为Stage1到StageN的N个级以及处理单元104。最末级StageN为模数转换器，例如，直接转换式ADC或逐次逼近寄存器式ADC(缩写为SAR ADC)。下文针对各个级Stage1到Stage(N-1)中的任一个级所包括的电路(例如，电路106)进行描述，所述电路包括ADC 108以及MDAC 102。
如图1所示，管线式ADC 100的模拟输入作为模拟信号Vi耦接到第一级Stage1中的电路106。ADC 108对模拟信号Vi执行模数转换，并产生用于MDAC 102的数字输入位110(例如，K个位)。MDAC 102接收数字输入位110及模拟信号Vi，并产生用于下一级Stage2的模拟输出Vo。数字输入位110进一步由处理单元104接收。类似于电路106，在第一级Stage1之后级联(cascaded)的各个级Stage2到Stage(N-1)，每一级均向处理单元104提供K个位。最末级StageN(为ADC)将前一级Stage(N-1)的模拟输出转换为数字表现形式112(例如，J个位)。用于时间对准及误差校正的处理单元104根据从级Stage1到级StageN所接收的数字位产生管线式ADC 100的数字输出。
应注意，MDAC 102为运算放大器共享架构。在MDAC 102中存在一个运算放大器，且所述运算放大器由若干信号处理通道共享。当一个通道正在使用运算放大器时，对从所述运算放大器断开的另一通道执行电容式负载复位操作。如此一来，无需牺牲管线式ADC 100的正常操作便能有效地缩短管线式ADC 100的稳定时间。
图2是本发明一实施例的MDAC的等效示意图，MDAC 102处于ADC 202(例如，图1所示的StageN中的ADC)之前的级中。如图2所示，MDAC 102包括运算放大器OP及共享运算放大器OP的各开关电容器网络DAC1及DAC2。开关电容器网络DAC1及DAC2分别对应于两个不同的信号处理通道。ADC 202可由分别对应于这两个通道的两个时间交错的SAR ADC，即SAR1及SAR2，来实现。
本段描述通道1的信号处理过程。在通道1的采样阶段(控制信号关断)，开关电容器网络DAC1从运算放大器OP断开，且开关电容器网络DAC1的电容器CS及Cf对模拟信号Vi采样。在通道1的放大阶段(控制信号接通)，开关电容器网络DAC1耦接到运算放大器OP，以基于由ADC 108提供的数字输入位110来放大所采样信号。为实现信号放大，将DAC1的反馈电容器Cf耦接在运算放大器OP的输入端子与输出端子之间，并且分别由各数字输入位110控制DAC1的其余电容器CS，以将运算放大器OP的输入端子连接到接地电位或参考电压源Vr。当开关电容器网络DAC1耦接到运算放大器OP时，将MDAC 102的模拟输出Vo采样到SARADC(即SAR1)的采样电容器单元中。当开关电容器网络DAC1从运算放大器OP断开时，SAR1以逐次逼近方式确定所采样模拟输出的数字表现形式。
本段描述通道2的信号处理过程。在通道2的采样阶段(控制信号关断)，开关电容器网络DAC2从运算放大器OP断开，且开关电容器网络DAC2的电容器CS及Cf对模拟信号Vi采样。在通道2的放大阶段(控制信号接通)，开关电容器网络DAC2耦接到运算放大器OP，以基于由ADC 108提供的数字输入位110来放大所采样信号。为实现信号放大，将DAC2的反馈电容器Cf耦接在运算放大器OP的输入端子与输出端子之间，并且分别由各数字输入位110控制DAC2的其余电容器CS，以将运算放大器OP的输入端子连接到接地电位或参考电压源Vr。当开关电容器网络DAC2耦接到运算放大器OP时，将MDAC 102的模拟输出Vo采样到SARADC(即SAR2)的采样电容器单元中。当开关电容器网络DAC2从运算放大器OP断开时，SAR2以逐次逼近方式确定所采样模拟输出的数字表示形式。
如上所述，运算放大器OP由两个信号处理通道共享。在本发明实施例中，控制信号与反相。当开关电容器网络DAC2耦接到运算放大器OP以进行放大阶段(控制信号接通)时，开关电容器网络DAC1从运算放大器OP断开(控制信号关断)以进行采样阶段。当开关电容器网络DAC2从运算放大器OP断开以进行采样阶段(控制信号关断)时，开关电容器网络DAC1耦接到运算放大器OP以进行放大阶段(控制信号接通)。
图2中还显示有基于运算放大器OP提出的架构204以及SAR ADC(SAR1)的采样电容器单元Csar1及SAR ADC(SAR2)的采样电容器单元Csar2。参见所提出的架构204，运算放大器OP通过两个增益级gm1及gm2放大输入信号OPin，并产生输出信号OPout作为MDAC 102的模拟输出Vo。此外，本实施例还提供补偿电容器单元Cc1及补偿电容器单元Cc2，补偿电容器单元Cc1用于对由开关电容器网络DAC1与运算放大器OP形成的信号处理环路进行环路补偿，补偿电容器单元Cc2用于对由开关电容器网络DAC2与运算放大器OP形成的信号处理环路进行环路补偿。采样电容器单元Csar1和/或补偿电容器单元Cc1被视为通道1的电容式负载单元。采样电容器单元Csar2和/或补偿电容器单元Cc2被视为通道2的电容式负载单元。
本段描述通道1的补偿电容器单元Cc1及通道2的补偿电容器单元Cc2，补偿电容器单元Cc1及补偿电容器单元Cc2对应根据控制信号及进行操作。如图2所示，当运算放大器OP耦接到开关电容器网络DAC1以进行通道1的放大阶段时，补偿电容器单元Cc1并联地耦接在第二增益级gm2的输入端子与输出端子之间以进行环路补偿，且当运算放大器OP从开关电容器网络DAC1断开并从通道1的信号处理路径移除时，补偿电容器单元Cc1复位。如此一来，无需牺牲通道1的正常操作阶段便能使补偿电容器单元Cc1复位。此外，当运算放大器OP耦接到开关电容器网络DAC2以进行通道2的放大阶段时，补偿电容器单元Cc2并联地耦接在第二增益级gm2的输入端子与输出端子之间以进行环路补偿，且当运算放大器OP从开关电容器网络DAC2断开并从通道2的信号处理路径移除时，补偿电容器单元Cc2复位。如此一来，无需牺牲通道2的正常操作便能使补偿电容器单元Cc2复位。前述电容式负载复位操作可使图1所示的整个管线式ADC 100具有较短的稳定时间。
本段描述SAR1的采样电容器单元Csar1及SAR2的采样电容器单元Csar2，采样电容器单元Csar1及采样电容器单元Csar2对应根据控制信号及进行操作。当开关电容器网络DAC1耦接到运算放大器OP时，SAR1的采样电容器单元Csar1耦接到运算放大器OP，以对MDAC 102的模拟输出Vo采样。根据控制信号SAR1的采样电容器单元Csar1在SAR ADC SAR1的逐次逼近循环之后复位，并且此时，运算放大器OP从开关电容器网络DAC1断开且SAR1的采样电容器单元Csar1从运算放大器OP断开。如此一来，无需牺牲SARADC SAR1的正常操作便能使采样电容器单元Csar1复位。当开关电容器网络DAC2耦接到运算放大器OP时，SAR2的采样电容器单元Csar2耦接到运算放大器OP以对MDAC 102的模拟输出Vo采样。根据控制信号SAR2的采样电容器单元Csar2在SAR2的逐次逼近循环之后复位，并且此时，运算放大器OP从开关电容器网络DAC2断开且SAR2的采样电容器单元Csar2从运算放大器OP断开。如此一来，无需牺牲SAR2的正常操作便能使采样电容器单元Csar2复位。前述电容式负载复位操作使图1所示的整个管线式ADC 100具有较短的稳定时间。
在图2中，通过将所有顶板及底板连接到共模电压电平(common mode voltagelevel，例如，接地电平)使得电容式负载单元(例如，Cc1、Cc2、Csar1或Csar2)复位。在本发明的其他实施例中，MDAC 102为差分架构，并且可通过将正电容器单元(由用于正信号路径的电容式负载单元提供)与负电容器单元(由用于负信号路径的电容式负载单元提供)连接以实现电荷中和，以使电容式负载单元(例如，Cc1、Cc2、Csar1或Csar2)复位。
应注意，图2所示开关电容器网络架构(包含电容器CS及Cf，并由参考电压源Vr操作)并非旨在限制开关电容器网络的结构。图2所示开关电容器网络架构可由其他可实现的开关电容器网络电路取代。
此外，图2所示实施例并非旨在将运算放大器OP限制为2级式架构204，且作为电容式负载而耦接到运算放大器OP的任何电容式设备均可通过前述技术复位。
图3是本发明一实施例的用于操作图2所示运算放大器共享架构(opamp-sharingarchitecture)的波形图。当运算放大器OP切换到通道2的信号放大阶段时，专门设计用于通道1的补偿电容器单元Cc1及采样电容器单元Csar1复位，而无需牺牲通道1的正常操作。当运算放大器OP切换到通道1的信号放大阶段时，专门设计用于通道2的补偿电容器单元Cc2及采样电容器单元Csar2复位，而无需牺牲通道2的正常操作。应注意，采样电容器单元Csar1是在对采样电容器单元Csar1中所采样的模拟输出Vo进行逐次逼近之后复位，并且采样电容器单元Csar2是在对采样电容器单元Csar2中所采样的模拟输出Vo进行逐次逼近之后复位。
图4是本发明一实施例的用于调节SAR1的采样电容器单元Csar1及SAR2的采样电容器单元Csar2的复位持续时间的波形图。信号CK为时钟信号。在SAR1/SAR2为异步架构的情形中，信号CK是由异步SAR ADC自身产生的异步ADC时钟信号。每一次SAR ADC转换均具有固定数目的时钟循环。SAR ADC的采样电容器单元的复位持续时间取决于在采样电容器单元中采样的信号提供的逐次逼近的亚稳定性(metastability)。参见波形402，当在恰当数目的逐次逼近循环期间获得在采样电容器单元中所采样的信号的数字表现形式时，不会出现亚稳定性误差且因此所述采样电容器单元被在预定的复位持续时间T内复位。参见波形404，当出现亚稳定性误差从而指示固定数目的时钟循环需要更长的转换时间时，采样电容器单元的复位持续时间会缩短到T’或甚至为零。
再次说明，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (13)

1.一种乘法数模转换器，其特征在于，用于根据数字输入位来产生模拟输出，包括：
运算放大器；以及
第一开关电容器网络及第二开关电容器网络，所述第一开关电容器网络及所述第二开关电容器网络共享所述运算放大器，
其中：
当所述第一开关电容器网络从所述运算放大器断开时，所述第一开关电容器网络对模拟信号采样；
当所述第二开关电容器网络从所述运算放大器断开时，所述第一开关电容器网络耦接到所述运算放大器以基于所述数字输入位放大所采样信号；
当所述第二开关电容器网络从所述运算放大器断开时，所述第二开关电容器网络对所述模拟信号采样；
当所述第一开关电容器网络从所述运算放大器断开时，所述第二开关电容器网络耦接到所述运算放大器以基于所述数字输入位来放大所采样信号；
当所述第一开关电容器网络耦接到所述运算放大器时，所述运算放大器进一步与第一电容式负载单元耦接，且当所述第一开关电容器网络从所述运算放大器断开时，所述第一电容式负载单元复位；以及
当所述第二开关电容器网络耦接到所述运算放大器时，所述运算放大器进一步与第二电容式负载单元耦接，且当所述第二开关电容器网络从所述运算放大器断开时，所述第二电容式负载单元复位。
2.如权利要求1所述的乘法数模转换器，其特征在于：
所述第一电容式负载单元被提供用于所述第一开关电容器网络及所述运算放大器以进行环路补偿；以及
所述第二电容式负载单元被提供用于所述第二开关电容器网络及所述运算放大器以进行环路补偿。
3.如权利要求2所述的乘法数模转换器，其特征在于：
通过将所述第一电容式负载单元的顶板及底板连接到共模电压电平，使得所述第一电容式负载单元复位；以及
通过将所述第二电容式负载单元的顶板及底板连接到共模电压电平，使得所述第二电容式负载单元复位。
4.如权利要求2所述的乘法数模转换器，其特征在于：
所述乘法数模转换器为差分架构；
通过将所述第一电容式负载单元之间的正电容器单元与所述第一电容式负载单元之间的负电容器单元连接以实现电荷中和，以使所述第一电容式负载单元复位；以及
通过将所述第二电容式负载单元之间的正电容器单元与所述第二电容式负载单元之间的负电容器单元连接以实现电荷中和，以使所述第二电容式负载单元复位。
5.如权利要求1所述的乘法数模转换器，其特征在于：
所述乘法数模转换器的所述模拟输出进一步耦接到模数转换器，所述模数转换器包括第一逐次逼近寄存器模数转换器及第二逐次逼近寄存器模数转换器；
所述第一电容式负载单元是由所述第一逐次逼近寄存器模数转换器提供，当所述第一开关电容器网络耦接到所述运算放大器时，所述第一电容式负载单元对所述乘法数模转换器的所述模拟输出采样；以及
所述第二电容式负载单元是由所述第二逐次逼近寄存器模数转换器提供，当所述第二开关电容器网络耦接到所述运算放大器时，所述第二电容式负载单元对所述乘法数模转换器的所述模拟输出采样。
6.如权利要求5所述的乘法数模转换器，其特征在于：
当所述第一开关电容器网络从所述运算放大器断开时，所述第一逐次逼近寄存器模数转换器以逐次逼近方式确定在所述第一电容式负载单元中所采样的所述模拟输出的数字表现形式；以及
当所述第二开关电容器网络从所述运算放大器断开时，所述第二逐次逼近寄存器模数转换器以逐次逼近方式确定在所述第二电容式负载单元中所采样的所述模拟输出的数字表示形式。
7.如权利要求6所述的乘法数模转换器，其特征在于：
对所述第一电容式负载单元中所采样的所述模拟输出进行逐次逼近之后，使所述第一电容式负载单元复位；以及
对所述第二电容式负载单元中所采样的所述模拟输出进行逐次逼近之后，使所述第二电容式负载单元复位。
8.如权利要求7所述的乘法数模转换器，其特征在于：
所述第一电容式负载单元的复位持续时间取决于为所述第一电容式负载单元中采样的所述模拟输出提供的所述逐次逼近的亚稳定性；以及
所述第二电容式负载单元的复位持续时间取决于为所述第二电容式负载单元中采样的所述模拟输出提供的所述逐次逼近的亚稳定性。
9.如权利要求8所述的乘法数模转换器，其特征在于：
当出现亚稳定性误差从而指示为所述第一电容式负载单元中采样的所述模拟输出提供的所述逐次逼近需要更多次循环时，所述第一电容式负载单元的所述复位持续时间缩短；以及
当出现亚稳定性误差从而指示为所述第二电容式负载单元中采样的所述模拟输出提供的所述逐次逼近需要更多次循环时，所述第二电容式负载单元的所述复位持续时间缩短。
10.如权利要求5所述的乘法数模转换器，其特征在于：
通过将所述第一电容式负载单元的顶板及底板连接到共模电压电平，使所述第一电容式负载单元复位；以及
通过将所述第二电容式负载单元的顶板及底板连接到共模电压电平，使所述第二电容式负载单元复位。
11.如权利要求5所述的乘法数模转换器，其特征在于：
所述乘法数模转换器为差分架构；
通过将所述第一电容式负载单元之间的正电容器单元与所述第一电容式负载单元之间的负电容器单元连接以实现电荷中和，以使所述第一电容式负载单元复位；以及
通过将所述第二电容式负载单元之间的正电容器单元与所述第二电容式负载单元之间的负电容器单元连接以实现电荷中和，以使所述第二电容式负载单元复位。
12.如权利要求1所述的乘法数模转换器，其特征在于：
当所述第二开关电容器网络耦接到所述运算放大器时，所述第一开关电容器网络对所述模拟信号采样，以基于所述数字输入位放大所采样信号；以及
当所述第一开关电容器网络耦接到所述运算放大器时，所述第二开关电容器网络对所述模拟信号采样，以基于所述数字输入位放大所采样信号。
13.一种管线式模数转换器，其特征在于，包括多个级，其中，除最后一个级之外的每一个级包括：
如权利要求1-12任意一项所述的乘法数模转换器，耦接到所述管线式模数转换器的模拟输入以接收模拟信号；以及
第一模数转换器，用于基于所述模拟信号对所述乘法数模转换器提供所述数字输入位；
其中，所述最后一级包括第二模数转换器，耦接到所述最后一级的前一级的所述乘法数模转换器的所述模拟输出以产生数字表现形式；以及
其中，所述管线式模数转换器还包括：用于时间对准及数字误差校正的处理单元，其接收由所述第一模数转换器产生的所述数字输入位及由所述第二模数转换器产生的所述数字表现形式，以产生所述管线式模数转换器的数字输出。
CN201510130508.8A 2014-03-27 2015-03-24 管线式模数转换器及其乘法数模转换器 Active CN104954019B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461971043P 2014-03-27 2014-03-27
US61/971,043 2014-03-27
US14/508,208 US9160360B1 (en) 2014-03-27 2014-10-07 Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same
US14/508,208 2014-10-07

Publications (2)

Publication Number Publication Date
CN104954019A CN104954019A (zh) 2015-09-30
CN104954019B true CN104954019B (zh) 2018-04-06

Family

ID=52423618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510130508.8A Active CN104954019B (zh) 2014-03-27 2015-03-24 管线式模数转换器及其乘法数模转换器

Country Status (3)

Country Link
US (1) US9160360B1 (zh)
EP (1) EP2924880A1 (zh)
CN (1) CN104954019B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9294116B2 (en) * 2014-03-11 2016-03-22 Texas Instruments Incorporated Digital to analog converter discharge circuit and associated method for analog to digital converter circuits
KR101524982B1 (ko) * 2014-07-31 2015-06-03 중앙대학교 산학협력단 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기
US9386240B1 (en) * 2015-03-12 2016-07-05 Omnivision Technologies, Inc. Compensation for dual conversion gain high dynamic range sensor
CN106788428B (zh) * 2016-11-28 2020-03-03 北京特邦微电子科技有限公司 用于流水线模数转换器的调节电路及流水线模数转换器
TWI641213B (zh) 2017-09-05 2018-11-11 瑞昱半導體股份有限公司 放大器與其重置方法
CN108011637A (zh) * 2017-11-28 2018-05-08 海宁海微电子科技有限公司 一种运放共享的流水型模数转换器
US10382050B1 (en) * 2018-05-25 2019-08-13 Dialog Semiconductor (Uk) Limited Integrated multiplying successive approximation analog to digital converter
US10749542B2 (en) 2018-06-29 2020-08-18 Luxtera Llc. Method and system for an asynchronous successive approximation register analog-to-digital converter with word completion algorithm
US11811419B2 (en) 2018-06-29 2023-11-07 Cisco Technology, Inc. Method and system for an asynchronous successive approximation register analog-to-digital converter with word completion algorithm
TWI782692B (zh) * 2020-10-21 2022-11-01 聯發科技股份有限公司 具有預採樣的乘法數位類比轉換器以及相關的流水線類比數位轉換器
CN112910462B (zh) * 2021-01-15 2023-02-21 迈科微电子(深圳)有限公司 一种基于亚稳态检测的pipeline-SAR ADC数字级间增益校准方法
CN114593117B (zh) * 2021-11-02 2023-09-08 杭州远视智能科技有限公司 基于举升液压缸压力测量的叉车载荷重量测量系统及方法
CN116366066A (zh) * 2021-12-27 2023-06-30 圣邦微电子（北京）股份有限公司 运算电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197559A (zh) * 2006-08-30 2008-06-11 英飞凌科技股份公司 共享放大器电路
CN101783684A (zh) * 2009-01-16 2010-07-21 联发科技股份有限公司 管线式模数转换器
CN101931413A (zh) * 2009-06-25 2010-12-29 联发科技股份有限公司 流水线模数转换器以及乘法数模转换器
CN102970039A (zh) * 2011-08-31 2013-03-13 原相科技股份有限公司 管线式模拟数字转换器及其方法
US8659461B1 (en) * 2012-11-13 2014-02-25 University Of Macau Analog to digital converter circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197559A (zh) * 2006-08-30 2008-06-11 英飞凌科技股份公司 共享放大器电路
CN101783684A (zh) * 2009-01-16 2010-07-21 联发科技股份有限公司 管线式模数转换器
CN101931413A (zh) * 2009-06-25 2010-12-29 联发科技股份有限公司 流水线模数转换器以及乘法数模转换器
CN102970039A (zh) * 2011-08-31 2013-03-13 原相科技股份有限公司 管线式模拟数字转换器及其方法
US8659461B1 (en) * 2012-11-13 2014-02-25 University Of Macau Analog to digital converter circuit

Also Published As

Publication number Publication date
US20150280727A1 (en) 2015-10-01
US9160360B1 (en) 2015-10-13
EP2924880A1 (en) 2015-09-30
CN104954019A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN104954019B (zh) 管线式模数转换器及其乘法数模转换器
US9391628B1 (en) Low noise precision input stage for analog-to-digital converters
CN104320140B (zh) 无负载多级逐次逼近寄存器辅助的流水线式模数转换器
CN208768053U (zh) 模数转换器中的被动模拟采样及保持
KR101926605B1 (ko) 멀티 입력채널을 가지는 샘플 앤 홀드 회로 및 이를 이용한 아날로그 디지털 변환기
US20140184434A1 (en) Analog/digital converter
US8643529B2 (en) SAR assisted pipelined ADC and method for operating the same
US8581769B2 (en) Multiplying digital-to-analog converter configured to maintain impedance balancing
CN102811057B (zh) 模数转换装置和信号处理系统
CN109104189B (zh) 用于采样和放大的无源开关电容电路
EP3567720B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
CN106921392A (zh) 具有输入信号预比较与电荷重分配的流水线模数转换器
CN104283562A (zh) 逐次逼近型模数转换装置
CN102916701B (zh) 乘法数模转换器以及流水线模数转换器
CN103281080B (zh) 一种流水线结构模数转换器的前端电路及其时序控制方法
CN103746694B (zh) 一种应用于两步式积分型模数转换器的斜坡转换电路
CN109462402B (zh) 混合型流水线adc结构
EP3570436A1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
CN207475535U (zh) 一种逐次逼近型模数转换器
CN109586727A (zh) Δς调制器
CN108540135A (zh) 一种数模转换器及转换电路
US10911058B2 (en) Switched capacitor comparator
CN107786206A (zh) 一种Pipeline SAR‑ADC系统
CN207410329U (zh) 一种Pipeline SAR-ADC装置
CN107332564B (zh) 一种提高adc转换精度的装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant