KR101524982B1 - 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기 - Google Patents

비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기 Download PDF

Info

Publication number
KR101524982B1
KR101524982B1 KR1020140098591A KR20140098591A KR101524982B1 KR 101524982 B1 KR101524982 B1 KR 101524982B1 KR 1020140098591 A KR1020140098591 A KR 1020140098591A KR 20140098591 A KR20140098591 A KR 20140098591A KR 101524982 B1 KR101524982 B1 KR 101524982B1
Authority
KR
South Korea
Prior art keywords
internal clock
pulse
external clock
delay
bias voltage
Prior art date
Application number
KR1020140098591A
Other languages
English (en)
Inventor
백광현
이창우
김주언
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020140098591A priority Critical patent/KR101524982B1/ko
Priority to CN201480060867.4A priority patent/CN105706368B/zh
Priority to PCT/KR2014/012814 priority patent/WO2016017872A1/ko
Application granted granted Critical
Publication of KR101524982B1 publication Critical patent/KR101524982B1/ko
Priority to US15/140,963 priority patent/US9509329B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Pulse Circuits (AREA)

Abstract

비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기가 개시된다. 연속 근사 레지스터 아날로그 디지털 변환기에 포함되는 내부 클럭 발생기는, 최종 내부 클럭과 다음 외부 클럭의 발생 시점을 감지하여 업 펄스 또는 다운 펄스를 생성하는 검출부; 및 상기 업 펄스 또는 다운 펄스에 따라 바이어스 전압을 제어하여 지연 시간을 증가 또는 감소시키는 딜레이 블록을 포함한다.

Description

비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기{Asynchronous SAR ADC and internal clock generator included the SAR ADC}
본 발명은 내부 클럭이 온도와 코너의 변화에 상관없이 안정된 동작을 유지할 수 있는 비동기식 연속 근사 레지스터 아날로그 디지털 변환기에 관한 것이다.
모바일 기기와 같은 저전력 어플리케이션의 사용 증대에 따라 적은 면적과 저전력의 장점을 갖는 비동기식 연속 근사 레지스터 아날로그 디지털 변환기(SAR ADC: Successive Approximation Resister Analog-to-Digital Converters, 이하 SAR ADC라 칭하기로 함)의 필요성은 더욱 증대되고 있다.
비동기식 SAR ADC는 하나의 외부 클럭에 원하는 비트(bit) 수만큼 내부 클럭을 발생시켜 빠른 변환속도를 갖는 장점이 있다. 그러나, 비동기식 SAR ADC는 커패시터 디지털 아날로그 변환기(CDAC: Capacitor Digital-to-Analog Converter)의 안정화 시간을 보장하기 위한 딜레이 블록이 코너와 온도 변화에 따라 지연 시간이 수동적으로 변하는 단점을 가지고 있다. 즉, 비동기식 SAR ADC는 코너와 온도 변화에 따라 딜레이 블록이 발생시키는 지연 시간들이 수동적으로 변하게 되며, 이는 SAR ADC가 포함하는 커패시터 DAC의 안정화 에러와 같은 문제를 발생시키거나 하나의 외부 클럭내에서 모든 비트를 변환하지 못하는 문제를 야기시킨다.
본 발명은 내부 클럭이 코너의 변화와 회로의 전체 또는 일부분의 온도 변화에 상관없이 안정된 동작을 유지할 수 있는 비동기식 연속 근사 레지스터 아날로그 디지털 변환기를 제공하기 위한 것이다.
본 발명의 일 측면에 따르면, 내부 클럭 온도와 코너 변화에 상관없이 안정된 동작을 유지할 수 있는 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기가 제공된다.
본 발명의 일 실시예에 따르면, 최종 내부 클럭과 다음 외부 클럭의 발생 시점을 감지하여 업 펄스 또는 다운 펄스를 생성하는 검출부; 및 상기 업 펄스 또는 다운 펄스에 따라 바이어스 전압을 제어하여 지연 시간을 증가 또는 감소시키는 딜레이 블록을 포함하는 SAR ADC에 포함되는 내부 클럭 발생기가 제공될 수 있다.
상기 검출부는, 상기 최종 내부 클럭이 상기 다음 외부 클럭보다 먼저 감지되면, 상기 업 펄스를 생성하고, 상기 다음 외부 클럭이 상기 최종 내부 클럭보다 먼저 감지되면, 상기 다운 펄스를 생성할 수 있다.
상기 딜레이 블록은, 상기 업 펄스에 따라 상기 바이어스 전압을 상승시켜 상기 지연 시간을 감소시키고, 상기 다운 펄스에 따라 상기 바이어스 전압을 감소시켜 상기 지연 시간을 증가시킬 수 있다.
상기 딜레이 블록은, 상기 업 펄스 또는 상기 다운 펄스에 따라 상기 바이어스 전압을 상승 또는 감소시키는 딜레이 컨트롤러;와 상기 바이어스 전압의 상승 또는 감소에 따라 지연 시간을 증가 또는 감소시키는 인버터 체인을 포함할 수 있다.
상기 딜레이 블록의 구동을 위한 구동 신호를 생성하여 출력하는 구동신호 생성부를 더 포함할 수 있다.
상기 구동 신호에 따라 n개의 내부 클럭을 순차적으로 생성하는 플립플롭 어레이를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 비교기; 및 상기 비교기의 출력 신호에 따라 n개의 내부 클럭을 생성하는 내부 클럭 발생기를 포함하되, 상기 내부 클럭 발생기는 최종 발생된 내부 클럭과 다음 외부 클럭의 발생 시점을 감지하여 바이어스 전압을 제어함으로써 상기 비교기의 동작을 위한 지연 시간을 증가 또는 감소시키는 것을 특징으로 하는 연속 근사 레지스터 아날로그 디지털 변환기가 제공될 수 있다.
본 발명의 일 실시예에 따른 비동기식 연속 근사 레지스터 아날로그 디지털 변환기를 제공함으로써, 내부 클럭 온도와 코너 변화에 상관없이 안정된 동작을 유지할 수 있다.
도 1은 종래의 SAR ADC의 구조를 개략적으로 도시한 도면.
도 2는 본 발명의 일 실시예에 따른 비동기식 SAR ADC의 내부 구성을 도시한 블록도.
도 3은 본 발명의 일 실시예에 따른 딜레이 블록의 스케메틱을 나타낸 도면.
도 4 및 도 5는 본 발명의 일 실시예에 따른 최종 내부 클럭과 외부 클럭의 발생 시점을 설명하기 위해 도시한 도면.
도 6에는 종래와 본 발명의 일 실시예에 따른 SAR ADC에 대한 시뮬레이션 결과를 도시한 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.
도 1은 종래의 SAR ADC의 구조를 개략적으로 도시한 도면이다.
도 1을 참조하면, 종래의 SAR ADC는 비교기(110), 연속 근사 레지스터 로직(120)(이하 SAR 로직이라 칭하기로 함) 및 커패시터 디지털 아날로그 변환부(130)(이하 CDAC라 칭하기로 함)를 포함하여 구성된다.
도 1에 도시된 바와 같이, 비동기식 SAR ADC(100)는 비교기(110)의 출력이 SAR 로직(120)을 통해 CDAC(130)로 입력되어 아날로그-디지털 변환이 수행되는 구조이다.
동기식 SAR ADC의 경우 순차적으로 진행되는 아날로그-디지털 변환이 외부 클럭에 의해 동기화되지만 비동기식 SAR ADC는 내부 로직에 의해 아날로그-디지털 변환이 수행된다.
비교기(110)는 CDAC(130)의 출력을 입력받고, 입력된 CDAC(130)의 출력이 지정된 값(예를 들어, 0)보다 큰지 또는 작은지를 판단하여 판단 결과를 SAR 로직(120)으로 출력하는 기능을 한다.
이러한 비교기(110)의 정확한 비교를 위해서는 CDAC(130)의 아날로그 전압이 충분히 안정화되기 위한 시간이 요구된다. 일반적으로 비동기식 SAR ADC에서는 딜레이 블록을 이용하여 이를 구현한다.
딜레이 블록은 일반적으로 롱 채널 인버터 체인으로 구현되거나 인버터 체인의 각 인버터 사이에 커패시터를 추가하여 구현될 수 있다. 이러한 딜레이 블록은 주어진 온도범위와 코너를 모두 고려하여 최악의 상황에서도 아날로그-디지털 변환이 수행되도록 설계되어야 한다. 그러나 기존의 딜레이 블록은 온도와 코너가 변함에 따라 수동적으로 지연 시간이 변하게 되는 문제가 있다. 이로 인해 특정 온도와 코너에서 지연되는 시간이 과도하게 짧아질 수 있고, 이에 따라 CDAC(130)의 안정화 시간을 보장하지 못하게 되고, 전체 회로의 성능 저하를 야기하는 문제가 발생한다.
SAR 로직(120)은 연속 근사(Successive Approximation) 동작을 수행하여 n비트의 디지털 신호를 출력한다. 또한, SAR 로직(120)은 비교기(110)의 출력을 입력받고 입력된 비교기(110)의 출력을 CDAC(130)로 출력하는 기능을 한다.
도 2는 본 발명의 일 실시예에 따른 비동기식 SAR ADC의 내부 구성을 도시한 블록도이고, 도 3은 본 발명의 일 실시예에 따른 딜레이 블록의 스케메틱을 나타낸 도면이고, 도 4 및 도 5는 본 발명의 일 실시예에 따른 최종 내부 클럭과 외부 클럭의 발생 시점을 설명하기 위해 도시한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 비동기식 SAR ADC(200)는 비교기(210)와 내부 클럭 발생기(220)를 포함하여 구성된다.
비교기(210)는 내부 클럭 발생기(220)의 출력을 입력받고, 내부 클럭 발생기(220)의 출력에 따라 동작된다. 비교기(210)는 내부 클럭 발생기(220)를 통해 출력된 출력 신호가 지정된 값(예를 들어, 0)보다 큰지 또는 작은지를 판단하여 판단 결과를 내부 클럭 발생기(220)로 출력하는 기능을 한다.
내부 클럭 발생기(220)는 하나의 외부 클럭 신호를 이용하여 n개의 내부 클럭 신호를 발생하는 기능을 수행한다.
내부 클럭 발생기(220)는 도 2에 도시된 바와 같이, 플립플롭 어레이(221), 구동신호 생성부(222), 검출부(223), 딜레이 블록(224)을 포함하여 구성된다.
플립플롭 어레이(221)는 구동신호 생성부(222)를 통해 입력된 구동 신호(CKcomp)에 따라 동작되어 CDAC를 구동하는데 필요한 n개의 내부 클럭 신호를 출력하는 기능을 수행한다. 플립플롭 어레이(221)는 구동 신호(CKcomp)마다 각각의 플립플롭을 통해 순차적으로 하나의 내부 클럭 신호를 출력할 수 있다.
결과적으로 플립플롭 어레이(221)는 구동신호 생성부(222)를 통해 입력된 구동 신호(CKcomp)에 따라 동작되어 CDAC의 n개의 커패시터를 순차적으로 구동하는 내부 클럭(ICK)을 순차적으로 발생시키며, CDAC는 내부 클럭(ICK)에 동기화되어 비교기(210)를 통해 입력되는 판단 결과를 이용하여 순차적으로 변환을 수행할 수 있다.
이때, 이해와 설명의 편의를 도모하기 위해 도 2를 참조하여 가장 먼저 출력되는 신호를 제1 내부 클럭 신호라 칭하며, 가장 나중에 출력되는 신호를 제n 내부 클럭 신호라 칭하기로 하자. 각각의 내부 클럭 신호는 각각 한 사이클(cycle) 간격으로 출력될 수 있다.
플립플롭 어레이(221)를 통해 출력되는 가장 마지막 내부 클럭 신호(즉, 제n 내부 클럭 신호)는 검출부(223)로도 출력될 수 있다.
검출부(223)는 플립플롭 어레이(221)를 통해 입력되는 가장 마지막 내부 클럭 신호(즉, 제n 내부 클럭 신호)와 다음 외부 클럭 신호를 이용하여 지연 시간의 증가 또는 감소 여부를 결정하는 기능을 수행한다.
즉, 검출부(223)는 플립플롭 어레이(221)를 통해 입력되는 제n 내부 클럭 신호와 다음 외부 클럭 신호 중 어느 신호가 먼저 발생하는지 여부를 감지하고, 감지 결과에 따라 지연 시간을 증가 또는 감소 여부를 결정할 수 있다.
예를 들어, 검출부(223)는 플립플롭 어레이(221)에 의해 발생된 가장 마지막 내부 클럭 신호(즉, 제n 내부 클럭 신호)가 다음 외부 클럭 신호보다 먼저 감지되는 경우, 다운 펄스를 딜레이 블록(224)으로 출력한다.
그러나 만일 플립플롭 어레이(221)에 의해 발생된 가장 마지막 내부 클럭 신호(즉, 제n 내부 클럭 신호)보다 다음 외부 클럭 신호가 먼저 감지되는 경우, 검출부(223)는 업 펄스를 딜레이 블록(224)으로 출력할 수 있다.
구동신호 생성부(222)는 구동 신호를 생성하여 플립플롭 어레이(221)와 딜레이 블록(224)으로 출력한다.
딜레이 블록(224)은 구동신호 생성부(222)에 의해 입력된 구동 신호에 따라 동작되어 지연 시간을 상승 또는 감소시키는 기능을 수행한다.
딜레이 블록(224)은 도 2에 도시된 바와 같이, 딜레이 컨트롤러(225)와 인버터 체인(226)을 포함하여 구성된다.
딜레이 블록(224)의 스케메틱은 도 3에 도시된 바와 같다.
도 3에 도시된 바와 같이, 딜레이 컨트롤러(0는 인버터 체인(226)에 바이어스 전압이 조정 가능한 트랜지스터(M1)과 바이어스 전압을 제어하기 위한 회로들로 구성된다.
예를 들어, 도 4에 도시된 바와 같이 마지막 내부 클럭(제n 내부 클럭)(410)이 다음 외부 클럭(420)보다 먼저 발생(감지)되면, 검출부(223)는 다운 펄스를 딜레이 블록(224)의 딜레이 컨트롤러(225)로 출력한다.
이에 따라, 딜레이 컨트롤러(225)는 검출부(223)를 통해 입력된 다운 펄스에 따라 Cbias를 방전하고 바이어스 전압(Vbias)를 감소시킨다. 이와 같은 바이어스 전압(Vbias) 감소에 따라 결과적으로 딜레이 블록(224)은 지연 시간을 상승시켜 비교기(210)로 출력하게 된다.
그러나 만일 도 5에 도시된 바와 같이 마지막 내부 클럭(제n 내부 클럭)(510) 보다 다음 외부 클럭(520)이 먼저 발생(감지)되면, 검출부(223)는 업 펄스를 딜레이 컨트롤러(225)로 출력한다.
이에 따라 딜레이 컨트롤러(225)는 검출부(223)를 통해 입력된 업 펄스에 따라 Cbias를 충전하여 바이어스 전압(Vbias)를 상승시키게 된다. 이러한 바이어스 전압의 상승에 따라 결과적으로 딜레이 블록(224)은 지연 시간을 감소시켜 비교기(210)로 출력하게 된다.
상술한 바와 같이, 외부 클럭에 따라 업 펄스 또는 다운 펄스를 동기화하여 새로운 아날로그 입력이 샘플링될때마다 바이어스 전압(Vbias)를 재조정하여 지연 시간을 최적화할 수 있는 이점이 있다.
도 6에는 종래와 본 발명의 일 실시예에 따른 SAR ADC에 대한 시뮬레이션 결과를 도시한 도면이다.
도 6의 (a)는 종래의 SAR ADC를 125℃, SS 코너에서 시뮬레이션 한 결과이며, (b)는 종래의 SAR ADC를 -40℃, FF 코너에서 시뮬레이션 한 결과를 나타낸 것이다. 또한, 도 6의 (c)는 본 발명의 일 실시예에 따른 SAR ADC를 125℃, SS 코너에서 시뮬레이션 한 결과이며, (d)는 본 발명의 일 실시예에 따른 SAR ADC를 -40℃, FF 코너에서 시뮬레이션 한 결과를 나타낸 것이다.
도 6의 (a) 및 (b)에서 보여지는 바와 같이 종래의 SAR ADC 방식은 온도 변화와 코너에 내부 클럭이 민감하게 반응하여 SAR ADC의 변환 시간 변화폭이 큰 것을 알 수 있다.
반면, 도 6의 (c) 및 (d)에서 보여지는 바와 같이 본 발명의 일 실시예에 따른 SAR ADC는 넓은 온도범위와 코너 조건에 대하여 안정되고 한 주기 대부분의 시간을 적절하게 나눈 내부 클럭을 발생시켜 SAR ADC 변환시 충분한 안정화 시간을 확보해주는 것을 알 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
200: SAR ADC
210: 비교기
220: 내부 클럭 발생기
221: 플립플롭 어레이
222: 구동신호 생성부
223: 검출부
224: 딜레이 블록
225: 딜레이 컨트롤러
226: 인버터 체인

Claims (7)

  1. SAR ADC에 포함되는 내부 클럭 발생기에 있어서,
    구동 신호에 따라 n개의 내부 클럭을 순차적으로 생성하는 플립플롭 어레이;
    현재 외부 클럭 내에서 발생하는 상기 n개의 내부 클럭들 중 가장 마지막에 발생된 최종 내부 클럭과 다음 외부 클럭의 발생 시점을 감지하여 상기 최종 내부 클럭이 상기 다음 외부 클럭보다 먼저 감지되면, 업 펄스를 생성하고, 상기 다음 외부 클럭이 상기 최종 내부 클럭보다 먼저 감지되면, 다운 펄스를 생성하는 검출부; 및
    상기 업 펄스 또는 다운 펄스에 따라 바이어스 전압을 제어하여 지연 시간을 증가 또는 감소시키는 딜레이 블록을 포함하되,
    상기 딜레이 블록은,
    상기 업 펄스 또는 상기 다운 펄스에 따라 상기 바이어스 전압을 상승 또는 감소시키는 딜레이 컨트롤러;와
    상기 바이어스 전압의 상승 또는 감소에 따라 지연 시간을 증가 또는 감소시키는 인버터 체인을 포함하는 것을 특징으로 하는 내부 클럭 발생기.
  2. 삭제
  3. 제1 항에 있어서,
    상기 딜레이 블록은,
    상기 업 펄스에 따라 상기 바이어스 전압을 상승시켜 상기 지연 시간을 감소시키고,
    상기 다운 펄스에 따라 상기 바이어스 전압을 감소시켜 상기 지연 시간을 증가시키는 것을 특징으로 하는 내부 클럭 발생기.
  4. 삭제
  5. 제1 항에 있어서,
    상기 딜레이 블록의 구동을 위한 구동 신호를 생성하여 출력하는 구동신호 생성부를 더 포함하는 하는 내부 클럭 발생기.
  6. 삭제
  7. 비교기; 및
    상기 비교기의 출력 신호에 따라 n개의 내부 클럭을 생성하는 내부 클럭 발생기를 포함하되,
    상기 내부 클럭 발생기는,
    상기 출력 신호에 따라 상기 n개의 내부 클럭을 순차적으로 생성하는 플립플롭 어레이;
    현재 외부 클럭 내에서 발생하는 상기 n개의 내부 클럭들 중 가장 마지막에 발생된 최종 내부 클럭과 다음 외부 클럭의 발생 시점을 감지하여 상기 최종 내부 클럭이 상기 다음 외부 클럭보다 먼저 감지되면, 업 펄스를 생성하고, 상기 다음 외부 클럭이 상기 최종 내부 클럭보다 먼저 감지되면, 다운 펄스를 생성하는 검출부; 및
    상기 업 펄스 또는 다운 펄스에 따라 바이어스 전압을 상승 또는 감소시키는 딜레이 컨트롤러 및 상기 바이어스 전압의 상승 또는 감소에 따라 지연 시간을 증가 또는 감소시키는 인버터 체인을 포함하는 딜레이 블록을 포함하는 것을 특징으로 하는 연속 근사 레지스터 아날로그 디지털 변환기.
KR1020140098591A 2014-07-31 2014-07-31 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기 KR101524982B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140098591A KR101524982B1 (ko) 2014-07-31 2014-07-31 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기
CN201480060867.4A CN105706368B (zh) 2014-07-31 2014-12-24 非同步式逐次逼近寄存器型模数转换器及包含于其中的内部时钟发生器
PCT/KR2014/012814 WO2016017872A1 (ko) 2014-07-31 2014-12-24 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기
US15/140,963 US9509329B2 (en) 2014-07-31 2016-04-28 Asynchronous successive approximation register analog-to-digital converter and internal clock generator included therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140098591A KR101524982B1 (ko) 2014-07-31 2014-07-31 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기

Publications (1)

Publication Number Publication Date
KR101524982B1 true KR101524982B1 (ko) 2015-06-03

Family

ID=53505202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140098591A KR101524982B1 (ko) 2014-07-31 2014-07-31 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기

Country Status (4)

Country Link
US (1) US9509329B2 (ko)
KR (1) KR101524982B1 (ko)
CN (1) CN105706368B (ko)
WO (1) WO2016017872A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9584144B1 (en) * 2016-04-21 2017-02-28 Xilinx, Inc. Asynchronous clock generation for time-interleaved successive approximation analog to digital converters
US9871529B1 (en) * 2017-02-06 2018-01-16 Huawei Technologies Co., Ltd. Asynchronous SAR ADC with conversion speed control feedback loop
US9973178B1 (en) * 2017-02-16 2018-05-15 Nuvoton Technology Corporation Method and apparatus for clock frequency multiplier
US10050639B1 (en) 2017-11-29 2018-08-14 Nxp Usa, Inc. Partially asynchronous clock scheme for SAR ADC
US10454492B1 (en) 2018-06-19 2019-10-22 Analog Devices, Inc. Analog-to-digital converter speed calibration techniques
CN111193513A (zh) * 2018-11-15 2020-05-22 珠海格力电器股份有限公司 一种adc电路
JPWO2022102035A1 (ko) * 2020-11-12 2022-05-19
CN114360457B (zh) * 2022-01-26 2023-05-02 深圳市华星光电半导体显示技术有限公司 发射驱动电路以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278500A (ja) * 2008-05-16 2009-11-26 Dainippon Printing Co Ltd Ａ／ｄ変換器、ａ／ｄ変換方法、およびａ／ｄ変換器もしくはａ／ｄ変換方法を備えた固体撮像装置
JP2010041098A (ja) * 2008-07-31 2010-02-18 Olympus Corp Ａ／ｄ変換装置
JP2012039475A (ja) * 2010-08-09 2012-02-23 Fujitsu Ltd 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
KR20140084577A (ko) * 2012-12-27 2014-07-07 삼성전자주식회사 아날로그 디지털 변환장치 및 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487674B1 (en) * 2000-03-08 2002-11-26 Cirrus Logic, Inc. Single wire interface for an analog to digital converter
KR101842020B1 (ko) 2010-10-15 2018-03-29 한화테크윈 주식회사 원격지 관리 시스템, 원격지 관리 방법, 및 모니터링 서버
KR101681948B1 (ko) * 2011-09-05 2016-12-06 한국전자통신연구원 클럭 딜레이를 이용한 아날로그-디지털 변환장치 및 변환방법
GB2495177B (en) * 2011-09-29 2015-03-04 Ibm Analog-digital converter
EP2629427B1 (en) * 2012-02-17 2019-01-23 IMEC vzw Device, system and method for analogue-to-digital conversion using a current integrating circuit
US9124291B2 (en) * 2012-07-18 2015-09-01 Maxlinear, Inc. Method and system for asynchronous successive approximation analog-to-digital convertor (ADC) architecture
CN102916679B (zh) * 2012-10-19 2016-03-16 钜泉光电科技(上海)股份有限公司 提供精准低频时钟信号的电路及其控制方法
CN103152049A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 一种逐次逼近寄存器型模数转换器
US8872691B1 (en) * 2013-05-03 2014-10-28 Keysight Technologies, Inc. Metastability detection and correction in analog to digital converter
JP6093265B2 (ja) * 2013-08-07 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置
US9197233B2 (en) * 2013-09-30 2015-11-24 Black Forest Engineering, LLC Low power ADC for high dynamic range integrating pixel arrays
US9083375B1 (en) * 2014-02-17 2015-07-14 Ncku Research And Development Foundation Asynchronous successive approximation register ADC
US9160360B1 (en) * 2014-03-27 2015-10-13 Mediatek Inc. Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same
US9258008B2 (en) * 2014-03-31 2016-02-09 Stmicroelectronics International N.V. Adaptive delay based asynchronous successive approximation analog-to-digital converter
US9350375B1 (en) * 2015-04-13 2016-05-24 Nxp B.V. Method and system for performing analog-to-digital conversion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278500A (ja) * 2008-05-16 2009-11-26 Dainippon Printing Co Ltd Ａ／ｄ変換器、ａ／ｄ変換方法、およびａ／ｄ変換器もしくはａ／ｄ変換方法を備えた固体撮像装置
JP2010041098A (ja) * 2008-07-31 2010-02-18 Olympus Corp Ａ／ｄ変換装置
JP2012039475A (ja) * 2010-08-09 2012-02-23 Fujitsu Ltd 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
KR20140084577A (ko) * 2012-12-27 2014-07-07 삼성전자주식회사 아날로그 디지털 변환장치 및 방법

Also Published As

Publication number Publication date
WO2016017872A1 (ko) 2016-02-04
CN105706368A (zh) 2016-06-22
US20160241254A1 (en) 2016-08-18
CN105706368B (zh) 2018-11-30
US9509329B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
KR101524982B1 (ko) 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기
US9300317B2 (en) Adaptive delay based asynchronous successive approximation analog-to-digital converter
JP5407685B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
US9479190B2 (en) Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
KR102276893B1 (ko) 축차 근사 레지스터 아날로그 디지털 변환기와 이를 포함하는 반도체 장치
US8659464B2 (en) Analog-digital converter and converting method using clock delay
US7268719B2 (en) Analogue to digital conversion device operable on different sampling clocks
US8362933B2 (en) Time-to-digital converter and operating method
JP2009528015A (ja) 自己補正式デジタル・パルス幅変調器（ｄｐｗｍ）
JP4626581B2 (ja) 数値化装置
JP2015115883A (ja) 半導体装置
US9258009B2 (en) AD converter
KR20140084577A (ko) 아날로그 디지털 변환장치 및 방법
US8912942B2 (en) Successive-approximation-register analog-to-digital converter (SAR ADC) and method thereof
TWI532323B (zh) 數位脈波寬度產生器及其產生方法
KR102082288B1 (ko) 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
CN105406868B (zh) 用于模/数转换的自适应计时
JP4058612B2 (ja) クロック同期装置
KR102126619B1 (ko) 낮은 전원 전압에서 동작하는 아날로그 디지털 컨버터 및 이에 포함되는 전압 제어 장치
US10263631B2 (en) Analog digital converter
JP5882539B2 (ja) Ｄ／ａ変換器及びｄ／ａ変換器の制御方法
KR101408810B1 (ko) 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기
Chen et al. A low power 10-bit time-to-digital converter utilizing vernier delay lines
KR20090071705A (ko) 기준전압 선택회로를 이용한 아날로그-디지털 변환기
TW201733272A (zh) 類比數位轉換器與資料轉換方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 6