CN102916679B - 提供精准低频时钟信号的电路及其控制方法 - Google Patents

Abstract

本发明涉及电子通信领域，公开了一种提供精准低频时钟信号的电路及其控制方法。本发明中，该提供精准低频时钟信号的电路，包括外部精准时钟，和制作于同一芯片中的RC振荡电路和RC校准电路，该RC校准电路通过外部精准时钟和SAR逻辑校准，得到固定的RC常数，产生的控制电容阵列的校准码可以调整同一芯片中RC振荡电路的电容阵列，从而使RC振荡电路输出低频的精准时钟，简单有效。且在对RC振荡电路校准结束后，可以关掉外部高频精准时钟及RC校准电路，从而可以大幅降低功耗。

Description

提供精准低频时钟信号的电路及其控制方法

技术领域

本发明涉及电子通信领域，特别涉及通信电路设计技术。

背景技术

低频精准时钟可以应用在微控制单元（MicroControllerUnit，简称“MCU”）状态保存，数据保存和watchdog等电路中。但是芯片在互补型金属氧化物半导体（ComplementaryMetal-OxideSemiconductor，简称“CMOS”）工艺制造过程中会产生偏差，从而使电阻和电容的值产生一定偏差，而且由于环境温度、湿度、压力等因素，电阻、电容的值也会受到影响。因此取决于RC常数的电路会由于RC常数高达60%的偏差而满足不了指标要求。

RC校准技术在集成电路（IntegratedCircuit，简称“IC”）设计中比较常见，主要应用于校准低通滤波器的截止频率，这种技术能使RC常数维持在一个稳定的值。在现有技术中，各种RC校准技术方案被提出，但是本发明的发明人发现，这些技术方案大多需要RC校准电路实时追踪RC常数的变化，功耗比较大，且结构复杂，不太容易实现。

发明内容

本发明的目的在于提供一种提供精准低频时钟信号的电路及其控制方法。

为解决上述技术问题，本发明的实施方式公开了一种提供精准低频时钟信号的电路，其特征在于，包括外部精准时钟，和制作于同一芯片中的RC振荡电路和RC校准电路；

RC校准电路包括第一电流源，第二电流源，第一比较器，逐次逼近寄存器型（SAR，successiveapprosimationregister）逻辑电路，第一电容阵列和第一电阻阵列，其中第一电流源和第二电流源输出的电流大小的相对比例是固定的；

RC振荡电路包括第二电容阵列；

第二电流源与第一电容阵列间存在充放电控制电路，该充放电控制电路根据外部精准时钟控制第二电流源对第一电容阵列充放电；

第一电阻阵列一端接地，另一端与第一电流源连接，并向第一比较器的一个输入端输出电压，该第一比较器的另一个输入端接第一电容阵列的一端，该第一电容阵列的另一端接地，该第一比较器的输出端接SAR逻辑电路的输入端，由该SAR逻辑电路根据该比较器的输出结果产生校准码，并将该校准码输出给第二电容阵列进行电容值的校准，使RC振荡电路产生精准低频时钟信号。

本发明的实施方式还公开了一种提供精准低频时钟信号的电路的控制方法，提供精准低频时钟信号的电路为上述提供精准低频时钟信号的电路，该方法包括以下步骤：

电路上电，得到校准码，对RC振荡电路进行校准，使RC振荡电路产生精准低频时钟信号；

关闭RC校准电路及外部精准时钟，RC振荡电路继续工作。

本发明实施方式与现有技术相比，主要区别及其效果在于：

本发明采用传统的RC校准技术，即利用外部精准高频时钟，通过SAR逻辑校准，得到固定的RC常数，产生的控制电容阵列的校准码可以调整同一芯片中RC振荡电路的电容阵列，从而使RC振荡电路输出低频的精准时钟，简单有效。外部精准时钟控制，不会随着环境和工艺的变化而偏移，保证了实际电路中的RC时间常数为一个恒定的值；RC校准电路与RC振荡电路制作于同一芯片中，两电路受到的环境因素影响相同，使得对RC振荡电路的校准更为准确。

在RC振荡电路校准结束后，可以关掉外部高频精准时钟及RC校准电路，从而可以大幅降低功耗。

进一步地，采用相同的电阻阵列基本单元，使RC振荡电路获得的RC乘积的精度与RC校准电路中的RC精度一致，从而实现高精度时钟。

进一步地，使用锁存单元对SAR逻辑电路输出的校准码进行锁存，可在RC振荡电路校准后，关闭外部精准高频时钟及RC校准电路，由锁存单元向RC振荡电路电容阵列输出校准码，从而大幅降低功耗。

进一步地，比较器中用到的高低电平由带隙基准电路提供，可以保证较高的准确性。

进一步地，通过可变编程电流源结构可实现对RC振荡电路的频率变换。

进一步地，在RC振荡电路工作过程中，对其进行三次校准，可防止芯片工作一段时间温度升高后，RC乘积偏离，从而实现高精度时钟。

附图说明

图1是本发明第一实施方式中一种提供精准低频时钟信号的电路的结构示意图；

图2是本发明第一实施方式中一种RC校准电路的结构示意图；

图3是本发明第一实施方式中一种RC校准电路的时序图；

图4是本发明第二实施方式中一种RC校准电路的结构示意图；

图5是本发明第二实施方式中RC校准电路与RC振荡电路RC匹配关系示意图；

图6是本发明第二实施方式中一种RC振荡电路中的电流源结构示意图；

图7是本发明第三实施方式中一种提拱精准低频时钟信号的电路的控制方法的流程示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。

本发明第一实施方式涉及一种提供精准低频时钟信号的电路。图1是该提供精准低频时钟信号的电路的结构示意图。如图1所示，该提供精准低频时钟信号的电路包括外部精准时钟，和制作于同一芯片中的RC振荡电路和RC校准电路，其中该RC校准电路利用该外部精准时钟，通过SAR逻辑校准，得到校准码，并将该校准码输出给该RC振荡电路进行校准。作为可选实施方式，RC振荡电路和RC校准电路可制作于同一芯片的相邻块中。

具体地说：

如图2所示，RC校准电路包括第一电流源101，第二电流源103，第一比较器108，SAR逻辑电路109，第一电容阵列106和第一电阻阵列102，其中第一电流源101和第二电流源103输出的电流大小的相对比例是固定的，第一电容阵列106的总电容值为Cap_Array，第一电阻阵列102的总电阻值为Res_Array。

RC振荡电路包括第二电容阵列511，其总电容值为Cap，如图5所示。

第二电流源103与第一电容阵列106间存在充放电控制电路，该充放电控制电路根据外部精准时钟控制第二电流源103对第一电容阵列106充放电。

第一电阻阵列102一端接地，另一端与第一电流源101连接，并向第一比较器108的一个输入端输出电压，该第一比较器108的另一个输入端接第一电容阵列106的一端，该第一电容阵列106的另一端接地，该第一比较器108的输出端接SAR逻辑电路109的输入端，由该SAR逻辑电路109根据该第一比较器108的输出结果产生校准码，并将该校准码输出给第二电容阵列511进行电容值的校准，使RC振荡电路产生精准低频时钟信号。

在本发明的实施方式中，RC振荡电路是包括电阻阵列、电容阵列的电路结构，其中电阻阵列、电容阵列分别为不同大小或相同大小的电阻、电容以串并联形式构成的电路网络结构，并可通过输入二进制码控制电路网络结构中的模拟开关，从而调整整个电阻阵列或电容阵列的大小。

在一个优选的例子中，如图2所示，RC校准电路采用6位校准电路。可以理解，在本发明的其他实施例中，也可采用8位、16位的校准电路。

第一电流源101和第二电流源103是输出相同大小电流的镜像电流源，其中第一电流源101输出电流I1，第二电流源103输出电流I2。可以理解，在本发明的其他实施例中，两个电流源输出的电流大小是不同的，只要相对的比例是固定的就可以，比例可以是0.5、2、3等。

第一比较器108正端与基准电压V_BG107相连，其中V_BG=I1*Res_Array，该第一比较器108的负端与第一电容阵列106相连。在放电的时候，通过开关S2105对第一电容阵列106进行放电，此时第一比较器108的负端电压V_为0。当充电的时候，第二电流源103通过开关S1104对第一电容阵列106进行充电，充电时间为ΔT₁，充电结束时的电压第一比较器108在转换时间内，对正端电压V₊与负端电压V_-的电压值进行比较。如果V₊>V_{_}，该第一比较器108输出结果为高电平，这样通过SAR逻辑电路109控制相应的比特位，使该比特位置“1”，即相应的电容接入第一电容阵列106。如果V₊<V_{_}，该第一比较器108输出结果为低电平，这样通过SAR逻辑电路109控制相应的比特位，使该比特位置“0”，即相应的电容就不接入第一电容阵列106。通过6次比较，就能顺次确定二进制码D5至D0的值，通过SAR逻辑电路109中的串并转换电路得到并行的校准码D[5:0]。这样确定的比特值就决定了第一电容阵列106的总电容大小Cap_Array，使得V₊的值尽可能得逼近V_{_}的值。理想情况下，有V₊=V_{_}，这样即Res_Array·Cap_Array＝ΔT₁。ΔT₁可由外部精准时钟控制，不会随着环境和工艺的变化而偏移。这样，就能保证实际电路中的RC时间常数为一个恒定的值。

RC校准电路的时序图如图3所示，信号Current_charge和Current_discharge分别控制开关S1和开关S2，它们都为高时，第一电容阵列106放电。Current_charge为高，Current_discharge为低时，对第一电容阵列106充电。信号Bit_conversion控制第一电容阵列106的电压传递，当Bit_conversion为高时，第一电容阵列106上的电压被传递到第一比较器109的负端，其中V_cap_array为第一电容阵列106上的电压。

可以理解，在本发明的其他实施例中，也可采用其他结构的充放电控制电路对电容阵列进行充放电。

本发明采用传统的RC校准技术，即利用外部精准高频时钟，通过SAR逻辑校准，得到固定的RC常数，产生的控制电容阵列的校准码可以调整同一芯片中RC振荡电路的电容阵列，从而使RC振荡电路输出低频的精准时钟，简单有效。外部精准时钟控制，不会随着环境和工艺的变化而偏移，保证了实际电路中的RC时间常数为一个恒定的值。RC校准电路与RC振荡电路制作于同一芯片中，两电路受到的环境因素影响相同，使得对RC振荡电路的校准更为准确。

本发明第二实施方式涉及一种提供精准低频时钟信号的电路。图4为RC校准电路的结构示意图，图5为RC校准电路与RC振荡电路RC匹配关系示意图，图6为RC振荡电路中的电流源结构示意图。

第二实施方式在第一实施方式的基础上进行了改进，主要对上述电路进行了改进，具体地说：

如图4所示，RC校准电路还包括锁存单元110，与SAR逻辑电路109的输出端相连接，锁存SAR逻辑电路109输出的校准码，并输出给第二电容阵列511进行校准。使用锁存单元对SAR逻辑电路输出的校准码进行锁存，可在RC振荡电路校准后，关闭外部精准高频时钟及RC校准电路，由锁存单元向RC振荡电路电容阵列输出校准码，从而大幅降低功耗。可以理解，在本发明的其他实施方式中，也可以不使用锁存单元，直接通过SAR逻辑电路输出校准码对RC振荡电路进行校准。

优选地，外部精准时钟由一锁相环提供。锁相环（PLL，phaselockedloop）是一种反馈电路，通过比较外部信号的相位和压控晶振（VCXO，VoltageControlledX'talOscillator）的相位来实现同步，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步，从而使得电路上的时钟和一外部时钟的相位同步。可以理解，在本发明的其他实施方式中，同步的外部精准时钟还可由其他的电路结构提供。

如图5所示，RC振荡电路包括电流源结构，带隙基准（Bandgap）电路501，运算放大器502，第二电阻阵列503，第三电阻阵列504，第二电容阵列511，第二比较器512，第三比较器513和SR锁存器514，其中第二电阻阵列503的总电阻值为R1，第三电阻阵列504的总电阻值为R2。

带隙基准电路501的输出端接运算放大器502的同相输入端，该运算放大器502的反相输入端接第三比较器513的一个输入端，该第三比较器513的另一个输入端接第二电容阵列511的一端，该第二电容阵列511的另一端接地。

第三电阻阵列504的一端接地，该第三电阻阵列504的另一端接第二电阻阵列503的一端，该第二电阻阵列503的另一端接运算放大器502的输出端，该运算放大器502的输出端接第二比较器512的一个输入端，该第二比较器512的另一个输入端接第二电容阵列511的非接地端。

第二比较器512的输出端和第三比较器513的输出端分别接SR锁存器514的输入端，由该SR锁存器514输出时钟信号515，电流源结构的输出端接第二电容阵列511的非接地端，并在该时钟信号515控制下对第二电容阵列511充放电。

在一个优选的例子中，如图5所示，在RC振荡电路中，上述电流源结构由两个电流源507、510，开关S3508和开关S4509组成。电流源507、510对第二电容阵列511进行充（放）电，第二比较器512和第三比较器513分别比较第二电容阵列511上的电压和另一输入端输入的参考电压505、506的高低关系输出SR锁存器514，其中参考电压505为高电平V_H=1.5V,参考电压506为低电平V_L=1.2V,但不限于此，高低电平的参数可根据具体情况进行调整。由SR锁存器514输出的时钟信号515返回控制开关S3508和S4509，从而反复对第二电容阵列511充（放）电。上述过程在该RC振荡电路使能后反复进行，就产生了所需要的时钟。

在本实施方式中，比较器中用到的高低电平由带隙基准电路提供，可以保证较高的准确性。可以理解，在本发明的其他实施例中，还可由其他电路结构提供高低电平。

此外，在其他实施方式中，并不限于这一形式的RC振荡电路，可采用其它类型的RC振荡电路，只要其振荡频率由RC乘积决定就行。

优选地，图5中RC振荡电路中的第二电阻阵列503和第三电阻阵列504中的基本单元与RC校准电路中的第一电阻阵列102的基本单元相同，使得各电阻阵列具有同样的精度。两电阻阵列中的基本单元相同，是指都采用了相同大小的电阻，如一个10欧的电阻，但这些相同大小的电阻在两阵列中的数量及连接方式可以不同。同样的，RC校准电路的电容阵列采用RC振荡电路中的电容阵列，将使两电容阵列具有同样的精度。这样RC振荡电路获得的RC乘积的精度与RC校准电路中的RC精度一致，从而实现高精度时钟。在图5所示的电路结构中， $\mathrm{Res}\_\mathrm{Array}=\frac{1}{\mathrm{fcl}{k}_{\mathrm{out}}\&CenterDot;\mathrm{Cap}\_\mathrm{Array}},$ 其中fclk_out＝1/ΔT₁，为外部精准时钟频率，按照最小间隔，可以实现3%左右的精度。

对于RC振荡电路来说，其中I为给第二电容阵列511充电的总电流，ΔV为充电后第二电容阵列511上的电压，T为该RC振荡电路时钟信号的周期，fclk为该RC振荡电路时钟信号的频率，则作为可选实施方式，RC振荡电路中的电流源结构可进一步配置成通过编程改变输出的电流，在SR锁存器输出的时钟信号控制下对第二电容阵列511充放电，如图6所示，上述电流源结构包括电流源601、602、603、604、605、606、607、608、609、610、611、612和开关608、609、610、611、612、613、614、615、616，可以通过二进制码控制各开关，改变I3、I4，从而改变RC振荡电路时钟信号的频率。优选地，图6所示的电流源结构中，电流源601和602输出电流为5μA，其余电流源输出电流为1μA，可以把I配置成四种形式，对应得到4种可配置的频率。在本发明的其他实施方式中，也可采用其他的配置方式。

以上各改进组合后形成本发明的较佳实施方式，但各改进也可以分别使用。

需要说明的是，本发明各设备实施方式中提到的各单元都是逻辑单元，在物理上，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现，这些逻辑单元本身的物理实现方式并不是最重要的，这些逻辑单元所实现的功能的组合才是解决本发明所提出的技术问题的关键。此外，为了突出本发明的创新部分，本发明上述各设备实施方式并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，这并不表明上述设备实施方式并不存在其它的单元。

本发明第三实施方式涉及一种提供精准低频时钟信号的电路的控制方法。该提供精准低频时钟信号的电路为上述提供精准低频时钟信号的电路。如图所示，图7是该提供精准低频时钟信号的电路的控制方法的流程示意图。该控制方法包括以下步骤：

在步骤701中，电路上电，得到校准码，对RC振荡电路进行校准，使RC振荡电路产生精准低频时钟信号。

此后进入步骤702，关闭RC校准电路及外部精准时钟，RC振荡电路继续工作。

在RC振荡电路校准结束后，可以关掉外部高频精准时钟及RC校准电路，从而可以大幅降低功耗。当芯片工作一段时间温度升高后，RC乘积再次偏离，可以手动启动外部精准时钟和RC校准电路，重新进行一次校准。

此外，在RC振荡电路工作过程中，对其进行三次校准，可防止芯片工作一段时间温度升高后，RC乘积偏离，从而实现高精度时钟。可以理解，在本发明的其他实施方式中，在RC振荡电路工作过程中，也可以对进行一次校准或是更多次的校准，其次数的设定与周围的环境有关。

本实施方式是与第一，第二实施方式相对应的方法实施方式，本实施方式可与第一，第二实施方式互相配合实施。第一，第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一，第二实施方式中。

需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (9)

1.一种提供精准低频时钟信号的电路，其特征在于，包括外部精准时钟，和制作于同一芯片中的RC振荡电路和RC校准电路；

所述RC校准电路包括第一电流源，第二电流源，第一比较器，逐次逼近寄存器型SAR逻辑电路，第一电容阵列和第一电阻阵列，其中第一电流源和第二电流源输出的电流大小的相对比例是固定的；

所述RC振荡电路包括第二电容阵列；

所述第二电流源与所述第一电容阵列间存在充放电控制电路，该充放电控制电路根据所述外部精准时钟控制所述第二电流源对所述第一电容阵列充放电；

所述第一电阻阵列一端接地，另一端与所述第一电流源连接，并向所述第一比较器的一个输入端输出电压，该第一比较器的另一个输入端接所述第一电容阵列的一端，该第一电容阵列的另一端接地，该第一比较器的输出端接所述SAR逻辑电路的输入端，由该SAR逻辑电路根据该第一比较器的输出结果产生校准码，并将该校准码输出给所述第二电容阵列进行电容值的校准，使所述RC振荡电路产生精准低频时钟信号；

所述RC振荡电路还包括电流源结构，带隙基准电路，运算放大器，第二电阻阵列，第三电阻阵列，第二比较器，第三比较器和SR锁存器；

所述带隙基准电路的输出端接所述运算放大器的同相输入端，该运算放大器的反相输入端接所述第三比较器的一个输入端，该第三比较器的另一个输入端接所述第二电容阵列的一端，该第二电容阵列的另一端接地；

所述第三电阻阵列的一端接地，该第三电阻阵列的另一端接所述第二电阻阵列的一端，该第二电阻阵列的另一端接所述运算放大器的输出端，该运算放大器的输出端接所述第二比较器的一个输入端，该第二比较器的另一个输入端接所述第二电容阵列的非接地端；

所述第二比较器的输出端和第三比较器的输出端分别接所述SR锁存器的输入端，由该SR锁存器输出时钟信号，所述电流源结构的输出端接所述第二电容阵列的非接地端，并在该时钟信号控制下对所述第二电容阵列充放电。

2.根据权利要求1所述的提供精准低频时钟信号的电路，其特征在于，所述第一电流源和第二电流源是输出相同大小电流的镜像电流源。

3.根据权利要求2所述的提供精准低频时钟信号的电路，其特征在于，所述第二电阻阵列中的基本单元与所述第一电阻阵列中的基本单元相同。

4.根据权利要求3所述的提供精准低频时钟信号的电路，其特征在于，所述RC振荡电路和RC校准电路制作于同一芯片的相邻块中。

5.根据权利要求4所述的提供精准低频时钟信号的电路，其特征在于，所述RC校准电路还包括锁存单元，与所述SAR逻辑电路的输出端相连接，锁存所述SAR逻辑电路输出的校准码，并输出给所述第二电容阵列进行校准。

6.根据权利要求5所述的提供精准低频时钟信号的电路，其特征在于，所述外部精准时钟由一锁相环提供。

7.根据权利要求1所述的提供精准低频时钟信号的电路，其特征在于，所述RC振荡电路的电流源结构配置成通过编程改变输出的电流，在所述SR锁存器输出的时钟信号控制下对所述第二电容阵列充放电。

8.一种提供精准低频时钟信号的电路的控制方法，其特征在于，所述提供精准低频时钟信号的电路为权利要求1至7中任一项所述的提供精准低频时钟信号的电路，该方法包括以下步骤：

电路上电，得到校准码，对RC振荡电路进行校准，使RC振荡电路产生精准低频时钟信号；

关闭RC校准电路和外部精准时钟，RC振荡电路继续工作。

9.根据权利要求8所述的提供精准低频时钟信号的电路的控制方法，其特征在于，在RC振荡电路工作过程中，对其进行三次校准。