TWI782692B - 具有預採樣的乘法數位類比轉換器以及相關的流水線類比數位轉換器 - Google Patents

具有預採樣的乘法數位類比轉換器以及相關的流水線類比數位轉換器 Download PDF

Info

Publication number
TWI782692B
TWI782692B TW110133010A TW110133010A TWI782692B TW I782692 B TWI782692 B TW I782692B TW 110133010 A TW110133010 A TW 110133010A TW 110133010 A TW110133010 A TW 110133010A TW I782692 B TWI782692 B TW I782692B
Authority
TW
Taiwan
Prior art keywords
sampling capacitor
switch
node
sampling
coupled
Prior art date
Application number
TW110133010A
Other languages
English (en)
Other versions
TW202218343A (zh
Inventor
謝頌恩
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/076,785 external-priority patent/US11159174B2/en
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202218343A publication Critical patent/TW202218343A/zh
Application granted granted Critical
Publication of TWI782692B publication Critical patent/TWI782692B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種乘法數位類比轉換器包括運算放大器、採樣和預採樣電容器電路和開關電路。在採樣週期，開關電路將預定義電壓、多個參考電壓連接預採樣電容器電路，斷開預採樣電容器與運算放大器的輸入埠和採樣電容器電路的連接，斷開運算放大器的輸出埠與採樣電容器電路的連接，將電壓輸入連接到採樣電容器電路。在轉換週期，將預採樣電容器電路連接到採樣電容器電路，將預定義電壓和多個參考電壓與預採樣電容器電路斷開，將預採樣電容器電路連接運算放大器的輸入埠，將運算放大器的輸出埠連接採樣電容器電路，以及將電壓輸入與採樣電容器電路斷開。

Description

具有預採樣的乘法數位類比轉換器以及相關的流水線類比數 位轉換器
本發明涉及類比信號和數位信號之間的轉換，更具體地，涉及具有預採樣的乘法數位類比轉換器(multiplying digital-to-analog converter，MDAC)和相關的流水線的(pipelined)類比數位轉換器(analog-to-digital converter，ADC)。
類比數位轉換器(ADC)被用於各種電子系統中。此類系統需要具有成本效益的ADC，這些ADC可以在很寬的頻率範圍和信號幅度內有效地將類比輸入信號轉換為數位輸出信號，同時將雜訊和失真降至最低。
ADC通常通過以預定採樣間隔對類比信號進行採樣並經由量化器生成二進位(binary)數字序列來將類比信號轉換為數位信號，其中二進位數字序列是採樣的類比信號的數位表示信號。一些常用類型的ADC包括快閃記憶體ADC、流水線ADC、逐次逼近寄存器(successive approximation register，SAR)ADC等。在這些不同類型中，流水線ADC在需要較高解析度的應用中特別受歡迎。典型的流水線ADC使用開關電容器電路來增加或減少電荷，並使用運算放大器等有源電路來實現乘法，它們非常容易受到組件不匹配(如電容器不匹配)和電路缺陷(如有限的放大器增益)的影響。此外，典型的流水線ADC可能採用高增益和高速運算放大器，其具有高功耗且需要後臺校準(background calibration)。因此，需要一種無需後臺校準的創新型低功耗流水線ADC。
本發明的目的之一是提供一種具有預採樣的乘法數位類比轉換器(MDAC)和相關聯的流水線類比數位轉換器(ADC)。
根據本發明的第一方面，公開了示例性乘法數位類比轉換器(MDAC)。示例性MDAC包括運算放大器、採樣電容器電路、預採樣電容器電路和開關電路。其中，運算放大器具有輸入埠和輸出埠；所述開關電路用於控制所述運算放大器、所述採樣電容器電路和所述預採樣電容器電路之間的互連；其中，在所述MDAC的採樣週期期間，所述開關電路設置為將預定義電壓連接到所述預採樣電容器電路，將多個參考電壓連接到所述預採樣電容器電路，斷開所述預採樣電容器電路與所述運算放大器的輸入埠的連接，斷開所述預採樣電容器電路和所述採樣電容器電路的連接，斷開所述運算放大器的輸出埠與所述採樣電容器電路的連接，將所述MDAC的電壓輸入連接到所述採樣電容器電路；以及其中，在所述MDAC的轉換週期期間，所述開關電路用於將所述預採樣電容器電路連接到所述採樣電容器電路，其中所述預採樣電容器電路與所述採樣電容器電路之間的連接配置取決於所述電壓輸入的量化結果，進一步將所述預定義電壓與所述預採樣電容器電路斷開，將所述多個參考電壓與所述預採樣電容器電路斷開，將所述預採樣電容器電路連接至所述運算放大器的輸入埠，將所述運算放大器的輸出埠連接到所述採樣電容器電路，以及將所述電壓輸入與所述採樣電容器電路斷開。
其中，將預定義電壓連接到預採樣電容器電路表示為將預定義電壓提供給預採樣電容器電路；將多個參考電壓連接到所述預採樣電容器電路表示將多個參考電壓提供給預採樣電容器電路；將所述MDAC的電壓輸入連接到所 述採樣電容器電路表示將MDAC的電壓輸入提供給採樣電容器電路；將預定義電壓與預採樣電容器電路斷開表示不將預定義電壓提供給預採樣電容器電路；將多個參考電壓與預採樣電容器電路斷開表示不將多個參考電壓提供給預採樣電容器電路；將所述電壓輸入與所述採樣電容器電路斷開表示不將電壓輸入提供給採樣電容器電路。
根據本發明的第二方面，公開了示例性流水線類比數位轉換器(ADC)。示例性流水線ADC包括多個級和組合電路。這些級被安排成分別產生多個數位輸出。組合電路被佈置為組合所述多個數位輸出。所述多個級中的至少一個包括量化電路和乘法數位類比轉換器(MDAC)。量化電路被佈置為產生所述多個級中的所述至少一個的電壓輸入的量化結果，其中所述多個級中的所述至少一個的數位輸出取決於電壓輸入的量化結果。MDAC包括運算放大器、採樣電容電路、預採樣電容電路和開關電路。其中運算放大器具有輸入埠和輸出埠。開關電路用於控制運算放大器、採樣電容電路和預採樣電容電路之間的互連。其中，在所述MDAC的採樣週期期間，所述開關電路設置為將預定義電壓連接到所述預採樣電容器電路，將多個參考電壓連接到所述預採樣電容器電路，斷開所述預採樣電容器電路與所述運算放大器的輸入埠的連接，斷開所述預採樣電容器電路和所述採樣電容器電路的連接，斷開所述運算放大器的輸出埠與所述採樣電容器電路的連接，將所述MDAC的電壓輸入連接到所述採樣電容器電路；以及其中，在所述MDAC的轉換週期期間，所述開關電路用於將所述預採樣電容器電路連接到所述採樣電容器電路，其中所述預採樣電容器電路與所述採樣電容器電路之間的連接配置取決於所述電壓輸入的量化結果，進一步將所述預定義電壓與所述預採樣電容器電路斷開，將所述多個參考電壓與所述預採樣電容器電路斷開，將所述預採樣電容器電路連接至所述運算放大器的輸入埠，將所述運算放大器的輸出埠連接到所述採樣電容器電路，以及將所述電壓 輸入與所述採樣電容器電路斷開。
根據本發明的第三方面，提供一種MDAC，包括：運算放大器；採樣電容器電路；以及預採樣電容器電路；其中，在所述MDAC的採樣週期期間，所述預採樣電容器電路採樣並保持多個預採樣參考電壓，所述採樣電容器電路採樣所述MDAC的電壓輸入；其中，在所述MDAC的轉換週期期間，所述預採樣電容器電路耦接所述採樣電容器電路，所述運算放大器根據所述電壓輸入和所述多個預採樣參考電壓之一設置所述運算放大器的輸出埠的電壓輸出；所述預採樣電容器電路和採樣電容器電路之間的連接配置取決於所述電壓輸入的量化結果，所述電壓輸出是從基於所述電壓輸入和所述多個預採樣參考電壓之一的電壓組合獲得的。
根據本發明的第四方面，提供一種流水線類比數位轉換器ADC，包括多個級，以流水線方式連接，並被佈置為分別產生多個數位輸出；以及組合電路，用於組合所述多個數位輸出；其中所述多個級中的至少一個包括：量化電路和上述MDAC。
本發明實施例提供的乘法數位類比轉換器MDAC以及流水線ADC，能夠減少運算放大器消耗的功率。
在閱讀了在各個附圖和附圖中示出的優選實施例的以下詳細描述之後，本發明的這些和其他目的對於所屬領域具有通常知識者來說無疑將變得顯而易見。
100:MDAC
102:運算放大器
112:輸入埠
114:輸出埠
104:開關電路
106:預採樣電容器電路
108:採樣電容器電路
200,1100:MDAC
1700:流水線ADC
1702_1-1702_N:級
1712:量化電路
1714:決定電路
1716:MDAC
1704:組合電路
1800,1900,2000:MDAC
第1圖是示出根據本發明實施例的具有預採樣的乘法數位類比轉換器(MDAC)的框圖。
第2圖是根據本發明實施例的具有預採樣的MDAC的電路圖。
第3圖是示出根據本發明實施例的具有預採樣的所提出的MDAC設計的原理的示意圖。
第4圖為示出第2圖中所示MDAC的傳輸曲線圖。
第5圖是示出第2圖中所示的在採樣週期期間運行的MDAC的等效電路圖。
第6圖是示出第2圖中所示的在轉換週期期間在(Vip-Vin)>Vref/4的條件下運行的MDAC的等效電路圖。
第7圖是示出第2圖所示的在轉換週期期間在-Vref/4≦(Vip-Vin)≦Vref/4的條件下運行的MDAC的等效電路圖，其中，≦表示小於或者等於。
第8圖是示出第2圖所示的在轉換週期期間在(Vip-Vin)<-Vref/4的條件下運行的MDAC的等效電路圖。
第9圖是示出根據本發明實施例的通過具有預採樣的所提出的MDAC實現的共模抑制的示意圖。
第10圖是示出根據本發明實施例的沒有尾(tail)電流源的差分放大器的示意圖。
第11圖是根據本發明實施例的具有預採樣和CLS輔助運算放大器(CLS-assisted operational amplifier)的MDAC的電路圖。
第12圖是示出由第11圖中所示的MDAC執行的DAC減增益功能(DAC-subtract-gain function)的操作的示意圖，其中，該MDAC包括採樣週期、轉換週期的第一階段和轉換週期的第二階段，其中第二階段包括重置(reset，RST)操作。
第13圖是示出在第11圖所示的MDAC的轉換週期期間放大器輸出的電壓電平和MDAC輸出的電壓電平的示意圖。
第14圖是示出在第11圖中所示的操作在轉換週期的第一階段的MDAC的等效電路圖。
第15圖是示出在第11圖中所示的操作在轉換週期的第二階段的開始時段的MDAC的等效電路圖。
第16圖是示出第11圖所示的操作在轉換週期的第二階段的剩餘時段的MDAC的等效電路圖。
第17圖是示出根據本發明實施例的流水線ADC的示意圖。
第18圖是示出根據本發明實施例的具有預採樣的另一MDAC的電路圖。
第19圖是根據本發明實施例的利用共模電壓作為預定義電壓的具有預採樣的MDAC的電路圖。
第20圖是根據本發明實施例的利用不同開關佈置的具有預採樣的MDAC的電路圖。
在以下描述和請求項使用了指示特定組件的某些術語。所屬領域具有通常知識者將理解，電子設備製造商可能會用不同的名稱來指代組件。本申請不打算區分名稱不同但功能相同的組件。在以下描述和請求項中，術語“包括”和“包含”以開放式方式使用，因此應解釋為“包括但不限於......”。此外，術語“耦接”旨在表示間接或直接電連接。因此，如果一個設備耦接到另一設備，則該連接可以是通過直接電連接，或通過經由其他設備和連接的間接電連接。
第1圖是示出根據本發明實施例的具有預採樣的乘法數位類比轉換器(multiplying digital-to-analog converter，MDAC)的框圖。MDAC100包括運算放大器102、開關電路104和包括預採樣電容器電路106和採樣電容器電路108的多個電容電路。運算放大器102具有輸入埠112和輸出埠114。例如，輸入埠112可以包括同相(non-inverting)輸入節點(+)和反相輸入節點(-)，輸出埠114可以包括同相輸出節點(+)和反相輸出節點(-)。由於MDAC100是開關電容器電路，開關電 路104被佈置為控制運算放大器102、採樣電容器電路108和預採樣電容器電路106之間的互連。
由MDAC 100執行的DAC減增益功能(DAC-subtract-gain function)的操作可以被劃分為採樣週期和採樣週期之後的轉換週期。在MDAC 100的採樣週期期間，開關電路104設置為將預定義電壓Vpd連接到預採樣電容器電路106，連接多個參考電壓(例如，Vrefn、Vcm和Vrefp，其中Vrefp>Vcm>Vrefn且Vcm=Vrefp+Vrefn=0V)到預採樣電容器電路106，將預採樣電容器電路106與運算放大器102的輸入埠112斷開連接，將預採樣電容器電路106與採樣電容器電路108斷開連接，將運算放大器102的輸出埠114與採樣電容器電路108斷開連接，並將MDAC 100的電壓輸入V_IN連接到採樣電容器電路108。例如，電壓輸入V_IN可以是差分輸入，該差分輸入包括正信號Vip和負信號Vin(即，V_IN=Vip-Vin)。
在MDAC 100的轉換週期期間，開關電路104用於將預採樣電容器電路106連接到採樣電容器電路108，其中預採樣電容器電路106和採樣電容器電路108之間的連接配置取決於電壓輸入V_IN的量化(quantization)結果，而開關電路104還用於將預定義電壓Vpd與預採樣電容器電路106斷開連接，將參考電壓(例如，Vrefn、Vcm、和Vrefp)與預採樣電容器電路106斷開連接，將預採樣電容器電路106連接到運算放大器102的輸入埠112，將運算放大器102的輸出埠114連接到採樣電容器電路108，將採樣電容電路108與電壓輸入V_IN斷開連接。使用預採樣電容器電路106可以放寬(relaxation)運算放大器的功率需求以及放寬參考緩衝器的功率需求。
第2圖是根據本發明實施例的具有預採樣的MDAC的電路圖。第1圖所示的MDAC 100可以由第2圖所示的MDAC 200實現。MDAC 200包括運算放大器OPAMP、多個預採樣電容器Cps1、Cps0、Cps-1、C'ps1、C'ps0、C'ps-1，多個 採樣電容器Csam、C'sam，以及多個開關SW1,SW2,SW3,SW4,SW5,SW6,SW7,SW8,SW9,SW10,SW11,SW'1,SW'2,SW'3,SW'4,SW'5,SW'6、SW'7、SW'8、SW'9、SW'10、SW'11。第1圖所示的運算放大器102可以使用第2圖中所示的運算放大器OPAMP來實現，其中運算放大器OPAMP是差分放大器，其輸入埠包括同相輸入節點(+)和反相輸入節點(-)，輸出埠包括反相輸出節點(-)和同相輸出節點(+)。第1圖所示的預採樣電容器電路106可以使用第2圖所示的預採樣電容器Cps1、Cps0、Cps-1、C'ps1、C'ps0、C'ps-1來實現。第1圖所示的採樣電容器電路108可以使用第2圖所示的採樣電容器Csam、C'sam來實現。第1圖所示的開關電路104可以使用第2圖中所示的開關SW1-SW11、SW'1-SW'11來實現。
預採樣電容器Cps1、Cps0、Cps-1、C'ps1、C'ps0、C'ps-1用於對Vref、0V和-Vref進行預採樣，其中Vrefp-Vrefn=Vref，Vrefn-Vrefp=-Vref，Vcm=0V。採樣電容器Csam和C'sam用於對電壓輸入(Vip-Vin)進行採樣，該電壓輸入(Vip-Vin)是包括正信號Vip和負信號Vin的差分輸入。所提出的具有預採樣的MDAC設計的原理是結合電容器保持(held)的電壓差來實現參考電壓相減和輸入電壓放大。第3圖是示出根據本發明實施例的具有預採樣的所提出的MDAC設計的原理的示意圖。假設電容器C1的頂板和底板之間保持一個電壓差△V1，電容器C2的頂板和底板之間保持另一個電壓差△V2。當電容C1和C2串聯時，跨串聯的電容器C1和C2的電壓等於△V1+△V2。對於MDAC200，電壓輸出V_OUT作為MDAC輸出，並且由△V1=2*(Vip-Vin)和△V2=Dout*Vref決定，即V_OUT=2*(Vip-Vin)+Dout*Vref。電壓2*(Vip-Vin)是通過採樣電容器獲得的。電壓Dout*Vref是通過預採樣電容器的選擇實現的。第4圖是示出第2圖中所示的MDAC 200的轉換曲線(transfer curve)的示意圖。如果(Vip-Vin)>Vref/4，則Dout=-1且V_OUT=2*(Vip-Vin)+Vref。如果-Vref/4≦(Vip-Vin)≦Vref/4，則Dout=0且V_OUT=2*(Vip-Vin)。當(Vip-Vin)<-Vref/4時，Dout=+1且 V_OUT=2*(Vip-Vin)-Vref。所提出的具有預採樣的MDAC 200的進一步細節描述如下。
如上所述，由MDAC 200執行的DAC減增益功能(DAC-subtract-gain function)的操作被劃分為採樣週期和採樣週期之後的轉換週期。例如，採樣週期由第一時鐘使能(enable)，轉換週期由第二時鐘使能，其中第一時鐘和第二時鐘為非重疊時鐘，開關的通斷狀態可以由第一時鐘和第二時鐘控制。開關SW1的一個節點耦接到預定義電壓(例如，運算放大器OPAMP的偏置電壓Vbias)，而另一節點耦接到預採樣電容器Cps1、Cps0、Cps-1中的每一個的一個極板。在本實施例中，Vpd=Vbias。開關SW'1的一個節點耦接到預定義電壓(例如，運算放大器OPAMP的偏置電壓Vbias)和另一個節點耦接到預採樣電容器C'ps1、C'ps0、C'ps-1中每個的一個極板。開關SW5的一個節點耦接到運算放大器OPAMP的同相輸入節點(+)，而另一節點耦接到預採樣電容器Cps1、Cps0、Cps-1中每個的一個極板上。開關SW'5的一個節點耦接到運算放大器OPAMP的反相輸入節點(-)，另一個節點耦接到預採樣電容器C'ps1、C'ps0、C'ps-1中每一個的一個極板上。開關SW9的一個節點耦接到運算放大器OPAMP的反相輸出節點(-)，而另一節點耦接到採樣電容器Csam的一個極板。開關SW'9的一個節點耦接到運算放大器OPAMP的同相輸出節點(+)，另一節點耦接到採樣電容器C'sam的一個極板。
開關SW2的一個節點耦接到參考電壓Vrefp，並且另一個節點耦接到預採樣電容器Cps1的另一極板。開關SW'2的一個節點耦接到參考電壓Vrefn，另一個節點耦接到預採樣電容器C'ps1的另一極板。開關SW3的一個節點耦接參考電壓Vcm，另一節點耦接預採樣電容器Cps0的另一極板。開關SW'3的一個節點耦接到參考電壓Vcm，另一個節點耦接到預採樣電容器C'ps0的另一極板。開關SW4的一個節點耦接參考電壓Vrefn，另一節點耦接預採樣電容器Cps-1的另一極 板。開關SW'4的一個節點耦接到參考電壓Vrefp，另一個節點耦接到預採樣電容器C'ps-1的另一極板。當根據電壓輸入的量化結果選擇一對預採樣電容器Cps1和C'ps1用於提供預採樣參考電壓Vref時，沒有選擇預採樣電容器對Cps0和C'ps0以及預採樣電容器對Cps-1和C'ps-1。
開關SW6的一個節點耦接到預採樣電容器Cps1的另一極板，開關SW6的另一個節點耦接到採樣電容器Csam的另一極板。開關SW7的一個節點耦接到預採樣電容器Cps0的另一極板而另一節點耦接到採樣電容器Csam的另一極板。開關SW8的一個節點耦接到預採樣電容器Cps-1的另一極板，開關SW8的另一節點耦接到採樣電容器Csam的另一極板。開關SW'6的一個節點耦接到預採樣電容器C'ps1的另一極板，另一個節點耦接到採樣電容器C'sam的另一極板。開關SW'7的一個節點耦接到預採樣電容器C'ps0的另一極板，另一個節點耦接到採樣電容器C'sam的另一極板。開關SW'8的一個節點耦接到預採樣電容器C'ps-1的另一極板，另一個節點耦接到採樣電容器C'sam的另一極板。
開關SW10具有耦接到採樣電容器Csam的另一極板的一個節點和耦接到差分電壓輸入的負信號Vin的另一個節點。開關SW11的一個節點耦接到採樣電容器Csam的一個極板，而另一節點耦接到差分電壓輸入的正信號Vip。開關SW'10的一個節點耦接到採樣電容器C'sam的另一極板，另一個節點耦接到差分電壓輸入的正信號Vip。開關SW'11的一個節點耦接到採樣電容器C'sam的一個極板，另一節點耦接到差分電壓輸入的負信號Vin。
在採樣週期期間，開關SW1、SW2、SW3、SW4、SW10、SW11、SW'1、SW2'、SW'3、SW'4、SW'10、SW'11中的每一個被接通，並且開關SW5、SW6、SW7、SW8、SW9、SW'5、SW'6、SW'7、SW'8、SW'9中的每一個被斷開。第5圖是示出在採樣週期期間操作的MDAC 200的等效電路圖。在一段時間內，電壓差(Vrefp-Vbias)保持在預採樣電容器Cps1的兩個極板之間。在一段時間 內，電壓差(Vcm-Vbias)保持在預採樣電容器Cps0的兩個極板之間。在一段時間內，電壓差(Vrefn-Vbias)保持在預採樣電容器Cps-1的兩個極板之間。在一段時間內，電壓差(Vrefn-Vbias)保持在預採樣電容器C'ps1的兩個極板之間。在一段時間內，電壓差(Vcm-Vbias)保持在預採樣電容器C'ps0的兩個極板之間。在一段時間內，電壓差(Vrefp-Vbias)保持在預採樣電容器C'ps-1的兩個極板之間。在一段時間內，電壓差(Vin-Vip)保持在採樣電容器Csam的兩個極板之間。電壓差(Vip-Vin)保持在採樣電容器C'sam的兩個極板之間。
在轉換週期期間，開關SW1、SW2、SW3、SW4、SW10、SW11、SW'1、SW2'、SW'3、SW'4、SW'10、SW'11中的每一個被斷開，並且開關SW5、SW9、SW'5、SW'9中的每一個被接通。開關SW6、SW7、SW8、SW'6、SW'7、SW'8中的每一個，響應於電壓輸入(Vip-Vin)的量化結果而選擇性地接通。當根據電壓輸入(Vip-Vin)的量化結果選擇預採樣電容器對Cps1和C'ps1來提供預採樣參考電壓Vref(即Vrefp-Vrefn)時，預採樣電容器對Cps0和C'ps0以及預採樣電容器對Cps-1和C'ps-1未被選擇。當根據電壓輸入(Vip-Vin)的量化結果選擇預採樣電容器對Cps0和C'ps0提供預採樣參考電壓0V(即Vcm-Vcm)時，預採樣電容器對Cps1和C'ps1以及預採樣電容器對Cps-1和C'ps-1未被選擇。當根據電壓輸入(Vip-Vin)的量化結果選擇預採樣電容器對Cps-1和C'ps-1提供預採樣參考電壓-Vref(即Vrefn-Vrefp)時，預採樣電容器對Cps0和C'ps0以及預採樣電容器對Cps1和C'ps1未被選擇。
例如，當(Vip-Vin)大於Vref/4時，電壓輸入(Vip-Vin)的量化結果可以產生2位元數位輸出“11”，決定電路(decision circuit)可以參考量化結果接通(switch on)開關SW8和SW'8，斷開(switch off)開關SW6、SW6'、SW7和SW'7。第6圖為MDAC 200在轉換週期期間在(Vip-Vin)>Vref/4條件下的等效電路圖。如第6圖所示，預採樣電容器Cps-1和採樣電容器Csam串聯，預採樣電容器C'ps-1 和採樣電容器C'sam串聯，其中預採樣電容器Cps-1的一個極板連接運算放大器OPAMP的虛地(浮地)，預採樣電容器C'ps-1的一個極板連接運算放大器OPAMP的虛地(浮地)。運算放大器OPAMP的反相輸出節點(-)和同相輸入節點(+)之間的電壓差等於(Vip-Vin)+(Vrefn-Vbias)。運算放大器OPAMP的同相輸出節點(+)和反相輸入節點(-)之間的電壓差等於(Vin-Vip)+(Vrefp-Vbias)。因此，電壓輸出V_OUT可以表示如下：V_OUT=(Vip-Vin)+(Vrefn-Vbias)-[(Vin-Vip)+(Vrefp-Vbias)]=2*(Vip-Vin)+(Vrefn-Vrefp)=2*(Vip-Vin)-Vref
又例如，當(Vip-Vin)不大於Vref/4且不小於-Vref/4時，電壓輸入(Vip-Vin)的量化結果可產生2位元數位輸出“01”，決定電路可以參考量化結果來接通開關SW7和SW'7，斷開開關SW6、SW6'、SW8和SW'8。第7圖是示出在轉換週期期間在-Vref/4≦(Vip-Vin)≦Vref/4的條件下操作的MDAC 200的等效電路圖。如第7圖所示，預採樣電容器Cps0與採樣電容器Csam串聯，預採樣電容器C'ps0與採樣電容器C'sam串聯，其中預採樣電容器Cps0的一個極板連接到運算放大器OPAMP的虛(virtual)地(浮(floating)地)，預採樣電容器C'ps0的一個極板連接到運算放大器OPAMP的虛地(浮地)。運算放大器OPAMP的反相輸出節點(-)和同相輸入節點(+)之間的電壓差等於(Vip-Vin)+(Vcm-Vbias)。運算放大器OPAMP的同相輸出節點(+)和反相輸入節點(-)之間的電壓差等於(Vin-Vip)+(Vcm-Vbias)。因此，電壓輸出V_OUT可以表示如下：V_OUT=(Vip-Vin)+(Vcm-Vbias)-[(Vin-Vip)+(Vcm-Vbias)]=2*(Vip-Vin)
又例如，當(Vip-Vin)小於-Vref/4時，電壓輸入(Vip-Vin)的量化結果可以產生2位元數位輸出“00”，決定電路可以參考量化結果來接通開關SW6和 SW'6，斷開開關SW7、SW7'、SW8和SW'8。第8圖是示出在轉換週期期間在(Vip-Vin)<-Vref/4的條件下操作的MDAC 200的等效電路圖。如第8圖所示，預採樣電容器Cps1與採樣電容器Csam串聯，預採樣電容器C'ps1與採樣電容器C'sam串聯，其中預採樣電容器Cps1的一個極板連接運算放大器OPAMP的虛地(浮地)，預採樣電容器C'ps1的一個極板連接運算放大器OPAMP的虛地(浮地)。運算放大器OPAMP的反相輸出節點(-)和同相輸入節點(+)之間的電壓差等於(Vip-Vin)+(Vrefp-Vbias)。運算放大器OPAMP的同相輸出節點(+)和反相輸入節點(-)之間的電壓差等於(Vin-Vip)+(Vrefn-Vbias)。因此，電壓輸出V_OUT可以表示如下：V_OUT=(Vip-Vin)+(Vrefp-Vbias)-[(Vin-Vip)+(Vrefn-Vbias)]=2*(Vip-Vin)+(Vrefp-Vrefn)=2*(Vip-Vin)+Vref
由於在採樣週期期間接收Vbias的所選預採樣電容器的一個極板在轉換週期期間是浮接的(floated)，所以在轉換週期期間運算放大器OPAMP不需要消耗功率來驅動任何容性負載，因此OPAMP具有寬鬆的功率需求。此外，從第6-8圖中可以看出，電壓輸出V_OUT是通過組合跨選定的預採樣電容器的電壓和跨採樣電容器的電壓而得出的。因此，運算放大器OPAMP具有等於1的回饋因數(β)。與β<1的運算放大器相比，運算放大器OPAMP可以具有更寬的頻寬或更低的功耗。此外，由於在轉換週期期間選定的預充電電容器Cps1/Cps0/Cps-1/C'ps1/C'ps0/C'ps-1和採樣電容器Csam/C'sam之間沒有電荷流動，選定的接收外部參考緩衝器提供的參考電壓Vrefp/Vcm/Vrefn的預充電電容器Cps1/Cps0/Cps-1/C'ps1/C'ps0/C'ps-1的一個極板上沒有電壓變化。由於在轉換週期期間參考緩衝器沒有消耗額外的功率來維持參考電壓Vrefp/Vcm/Vrefn，因此放寬了參考緩衝器的功率需求。
如上所述，電壓輸出V_OUT是通過將所選預採樣電容器兩端的電壓(也稱為預採樣電容器的跨壓)與採樣電容器兩端的電壓(也稱為採樣電容器的跨壓)相組合而導出的，其中所選預充電電容器的一個極板接收外部參考緩衝器提供的參考電壓。輸出共模電壓不是由輸入共模電壓決定的。因此，所提出的具有預採樣的MDAC 200可以抑制輸入共模偏移。第9圖是根據本發明實施例的由所提出的具有預採樣的MDAC 200實現的共模抑制的示意圖。假設差分電壓輸入的正信號Vip有共模偏移(例如10mV)，差分電壓輸入的負信號Vin也有共模偏移(例如10mV)。在採樣週期期間，固定共模電壓出現在預採樣電容器上。在轉換週期期間，預採樣電容器和採樣電容器串聯，跨串聯的預採樣電容器和採樣電容器的電壓等於預採樣電容器兩端的電壓和採樣電容器兩端的電壓之和。因此，輸出共模電壓由預採樣電容器提供的固定共模電壓決定，而與輸入共模偏移(例如10mV)無關。
傳統的差分放大器可以提供尾(tail)電流源作為解決與共模偏移相關問題的有效技術。然而，具有尾電流源的傳統差分放大器通常會犧牲速度來解決與共模偏移相關的問題。由於所提出的具有預採樣的MDAC 200抑制了輸入共模偏移，因此運算放大器OPAMP可以由沒有尾電流源的差分放大器來實現，如第10圖所示。例如，運算放大器OPAMP可以是沒有尾電流源的伸縮式(telescopic)差分放大器。由於運算放大器OPAMP不使用尾電流源，因此輸出電流不再受尾電流源的限制。以這種方式，運算放大器OPAMP可以操作在較高速度，以根據差分放大器輸入(例如由第10圖所示的伸縮式差分放大器接收的{OPin1,OPip1}及{OPin0,OPip0})，設定差分放大器輸出(第10圖所示出的伸縮式差分放大器所產生的OPout)。此外，由於所提出的具有預採樣的MDAC 200可以抑制輸入共模偏移，因此可以從運算放大器OPAMP中省略共模回饋電路。
與沒有預採樣的傳統MDAC相比，所提出的具有預採樣的MDAC 200 通過預採樣電容器選擇來選擇-Vref、0V和Vref中一個，通過僅僅在採樣電容器處對電壓輸入進行採樣來實現2X電壓放大，與使用較小的採樣電容器具有相同的kT/C雜訊性能，使用β=1的運算放大器，較低的有限(finite)增益誤差和較低的功耗，並且可以使用沒有尾電流源的運算放大器，並放寬用於提供參考電壓Vrefp、Vcm和Vrefn的參考緩衝器的功率需求。此外，由於電壓輸出V_OUT是通過將選定的預採樣電容器兩端的電壓與採樣電容器兩端的電壓相組合而獲得的，因此所提出的具有預採樣的MDAC200不需要後臺校準。
與多級運算放大器相比，單級運算放大器具有更低的功耗和更小的輸出擺幅。當運算放大器OPAMP由單級運算放大器實現時，具有預採樣的MDAC 200可受益於運算放大器OPAMP的低功耗。如上所述，所提出的具有預採樣的MDAC 200可以抑制輸入共模偏移，並且運算放大器OPAMP可以由沒有尾電流源的差分放大器來實現。所提出的具有預採樣的MDAC200所採用的運算放大器OPAMP可以是沒有尾電流源的單級差分放大器。由於去除了影響輸出擺幅的尾電流源，沒有尾電流源的單級差分放大器可以提供所提出的具有預採樣的MDAC 200所需的輸出擺幅。
在本發明的一些實施例中，相關電平移位(correlated-level-shifting，CLS)輔助運算放大器可用於具有預採樣的MDAC中以解決單級運算放大器遇到的輸出擺幅問題。應該注意的是，在具有預採樣的MDAC中使用具有/不具有尾電流的CLS輔助運算放大器是可選的。實際上，使用所提出的預採樣技術的任何MDAC設計都落入本發明的範圍內。
第11圖是根據本發明實施例的具有預採樣和CLS輔助運算放大器的MDAC的電路圖。第1圖所示的MDAC 100可以由第11圖所示的MDAC 1100實現。在本實施例中，運算放大器OPAMP可以採用具有尾電流源的單級差分放大器或不具有尾電流源的單級差分放大器來實現。MDAC200和1100之間的主要區 別在於MDAC1100還包括多個CLS電容器CCLS、C'CLS和多個開關SW12、SW'12、SW13。CLS電容器CCLS的一個極板耦接到採樣電容器Csam的一個極板。CLS電容器C'CLS的一個極板耦接到採樣電容器C'sam的一個極板。開關SW13是重置開關(reset switch)，該開關SW13的一個節點耦接到CLS電容器CCLS的另一極板而另一節點耦接到CLS電容器C'CLS的另一極板。開關SW12的一個節點耦接到運算放大器OPAMP的反相輸出節點(-)，而另一節點耦接到開關SW13的一個節點。開關SW'12的一個節點耦接到運算放大器OPAMP的同相輸出節點(+)，另一個節點耦接到開關SW13的另一個節點。
在採樣週期期間，開關SW1、SW2、SW3、SW4、SW10、SW11、SW'1、SW2'、SW'3、SW'4、SW'10、SW'11中的每一個被接通，並且開關SW5、SW6、SW7、SW8、SW9、SW12、SW13、SW'5、SW'6、SW'7、SW'8、SW'9、SW'12中的每一個被斷開。在轉換週期期間，開關SW1、SW2、SW3、SW4、SW10、SW11、SW'1、SW2'、SW'3、SW'4、SW'10、SW'11中的每一個被斷開，並且開關SW5、SW'5、SW9、SW'9中每一個被接通。關於開關SW6、SW7、SW8、SW'6、SW'7和SW'8中的每一個，其響應於電壓輸入(Vip-Vin)的量化結果而被選擇性地接通。由於MDAC 200和1100在採樣週期和轉換週期期間對上述開關的控制是相同的，為簡潔起見，在此不再贅述。
與具有直接充當MDAC輸出(即，V_OUT)的放大器輸出的MDAC 200相比，MDAC 1100不使用放大器輸出OP_OUT作為MDAC輸出(即，V_OUT)。具體地，轉換週期分為第一階段Amp1和第一階段Amp1之後的第二階段Amp2。此外，第二階段Amp2包括發生重置(reset，RST)操作以快速重置放大器輸出OP_OUT的開始時段。第12圖是示出由MDAC1100執行的DAC減增益功能的操作的示意圖，包括採樣週期、轉換週期的第一階段Amp1和轉換週期的第二階段Amp2，其中第二階段Amp2包括重置(RST)操作。
參考第11圖並結合第13圖，第13圖是示出在MDAC 1100的轉換週期期間放大器輸出OP_OUT的電壓電平和MDAC輸出的電壓電平(即，V_OUT)的示意圖。在轉換週期的第一階段Amp1期間，開關SW9和開關SW'9中的每一個被接通，並且開關SW12、SW'12、SW13中的每一個被斷開。第14圖是示出在轉換週期的第一階段Amp1期間操作的MDAC 1100的等效電路圖。由於MDAC輸出端通過開關SW9和SW'9耦接到放大器輸出端，放大器輸出端OP_OUT的電壓電平與MDAC輸出端的電壓電平(即V_OUT)基本相同，如第13圖所示。
在轉換週期的第二階段Amp2的開始時段，開關SW9和SW'9中的每一個被斷開，並且開關SW12、SW'12、SW13中的每一個被接通。第15圖是示出在轉換週期的第二階段Amp2的開始時段操作的MDAC 1100的等效電路圖。如第13圖所示，MDAC輸出的電壓電平(即V_OUT)由CLS電容器C'CLS和C'CLS維持，而放大器輸出OP_OUT的電壓電平被重置為共模電壓(例如，0V)。
在轉換週期的第二階段Amp2的剩餘時段內，開關SW9、SW'9、SW13中的每一個被斷開，並且開關SW12、SW'12中的每一個被接通。第16圖是示出在轉換週期的第二階段Amp2的剩餘時段期間操作的MDAC 1100的等效電路圖。如第13圖所示，運算放大器OPAMP不斷調整放大器輸出OP_OUT，使得MDAC輸出的電壓電平(即V_OUT)被放大器輸出OP_OUT的電壓電平通過電容耦合(capacitive coupling)進一步調整。從第13圖可以看出，運算放大器OPAMP的放大操作分為兩個階段Amp1和Amp2。在運算放大器輸出OP_OUT重置後，操作在第二階段Amp2下的運算放大器OPAMP所需的輸出擺幅減小。以這種方式，通過使用具有較小輸出擺幅的CLS輔助單級放大器，可以成功獲得具有較大擺幅的MDAC輸出(即V_OUT)。此外，借助CLS電容器和兩階段(two-step)放大，運算放大器OPAMP(即CLS輔助單級放大器)的有限(finite)增益誤差可以大大降低。
提出的具有預採樣的MDAC(或提出的具有預採樣的MDAC和CLS輔助運算放大器)可以由類比數位轉換器(ADC)使用，例如流水線ADC或使用流水線ADC的時間交織ADC(time-interleaved ADC)。第17圖是根據本發明實施例的流水線ADC的示意圖。流水線ADC 1700包括多個級1702_1-1702_N和組合電路1704。級1702_1-1702_N以流水線(pipeline)方式連接，並被佈置為產生多個數位輸出D_1-D_N。組合電路1704用於組合數位輸出D_1-D_N以產生最終數位輸出。級1702_N是終端ADC(terminal ADC)。例如，終端ADC可以由SAR ADC實現。在該實施例中，級1702_1-1702_(N-1)中的每一級可採用所提議的具有預採樣的MDAC(或所提出的具有預採樣的MDAC和CLS輔助運算放大器)。以級1702_1為例，它包括量化電路(quantization circuit，QTZ)1712、決定電路1714和MDAC 1716。量化電路1712產生級1702_1的電壓輸入的量化結果，其中級1702_1的數位輸出D_1取決於級1702_1的電壓輸入的量化結果。MDAC 1716可由MDAC 200/1100實現。決定電路1714被配置為選擇在轉換週期期間將串聯連接到一個採樣電容器Csam的預採樣電容器Cps1、Cps0、Cps-1中的一個，並進一步選擇在轉換週期期間將串聯連接到另一個採樣電容器C'sam的預採樣電容器C'ps1、C'ps0、C'ps-1中的一個。例如，決定電路1714參考電壓輸入(例如，數位輸出D_1)的量化結果來確定將與2*(Vip-Vin)組合的Dout*Vref，其中如果(Vip-Vin)<-Vref/4，則Dout=+1；如果-Vref/4≦(Vip-Vin)≦Vref/4，則Dout=0，如果(Vip-Vin)>Vref/4，則Dout=-1。
關於流水線ADC 1700，具有由MDAC 200/1100實現的MDAC的一級具有1.5位元/級(1.5-bit/stage)結構。然而，這僅用於說明目的，並不意味著對本發明的限制。通過對MDAC 200/1100進行適當的修改，具有修改過的MDAC的一個級可能具有2.5位元/級結構或3.5位元/級結構。第18圖是示出根據本發明實施例的具有預採樣的另一MDAC的電路圖。關於流水線ADC 1700，具有由 MDAC 1800實現的MDAC的一級具有2.5位元/級結構。MDAC 200和1800之間的主要區別在於MDAC 1800包括四個採樣電容器Csam1、Csam2、C'sam1、C'sam2以及額外的開關SW14和SW'14。開關SW10、SW11、SW14、SW'10、SW'11、SW'14中的每一個在採樣週期期間接通，在轉換週期期間斷開。由於相關領域的技術人員在閱讀以上針對MDAC 200的段落之後可以容易地理解MDAC 1800所採用的預採樣技術的細節和益處，為了簡潔，這裡省略進一步的描述。
在第2、11和18圖所示的上述實施例中，預定義電壓Vpd由運算放大器OPAMP的偏置電壓Vbias設置。然而，這些僅用於說明目的，並不意味著對本發明的限制。或者，可以修改第2、11和18圖中所示出的實施例以具有由諸如共模電壓(例如，0V)的不同電壓設置的預定義電壓Vpd。第19圖是根據本發明實施例的利用共模電壓作為預定義電壓的具有預採樣的MDAC的電路圖。MDAC 200與1900的主要區別在於開關SW1的一個節點被佈置接收參考電壓VCM，而開關SW'1的一個節點被佈置接收參考電壓VCM，其中參考電壓VCM為共模電壓(例如，0V)。
在第2圖、第11圖和第18圖所示的上述實施例中，開關SW1、SW'1、SW5、SW'5的佈置在採樣週期期間控制預採樣電容器Cps1、Cps0、Cps-1、C'ps1、C'ps0、C'ps-1中每一個的一個極板被連接到預定義電壓(例如，Vpd=Vbias)，並且與運算放大器OPAMP的輸入埠斷開連接，在轉換週期期間控制預採樣電容器Cps1、Cps0、Cps-1、C'ps1、C'ps0、C'ps-1中每一個的一個極板與預定義電壓(例如，Vpd=Vbias)斷開連接，並連接到運算放大器OPAMP的輸入埠。然而，這些僅用於說明目的，並不意味著對本發明的限制。或者，第2、11和18圖中所示出的實施例可以修改為具有不同的開關佈置，其可以實現相同的目的，即被佈置為在採樣週期期間使預採樣電容器Cps1、Cps0、Cps-1、C'ps1、C'ps0、C'ps-1中每一個的一個極板連接到預定義電壓(例如，Vpd=Vbias或Vpd=Vcm)並與運算 放大器OPAMP的輸入埠斷開連接，並在轉換週期期間使預採樣電容器Cps1、Cps0、Cps-1、C'ps1、C'ps0、C'ps-1的一個極板與預定義電壓(例如，Vpd=Vbias或Vpd=Vcm)斷開並連接到運算放大器OPAMP的輸入埠。
第20圖是根據本發明實施例的利用不同開關佈置的具有預採樣的MDAC的電路圖。MDAC 200和2000之間的主要區別在於，開關SW1被包括多個開關的的開關組SG1代替，開關SW'1被包括多個開關的開關組SG'1代替，開關SW5被包括多個開關的開關組SG5代替，開關SW'5被包括多個開關的開關組SG'5代替。
開關組SG1具有一開關、另一開關和又一開關，該一開關具有耦接到預定義電壓Vpd(例如，Vpd=Vbias或Vpd=Vcm)的第一節點和耦接到預採樣電容器Cps1的一個極板的第二節點，該另一開關具有耦接到預定義電壓Vpd(例如，Vpd=Vbias或Vpd=Vcm)的第一節點和耦接到預採樣電容器Cps0的一個極板的第二節點，該又一開關具有耦接到預定義電壓Vpd(例如，Vpd=Vbias或Vpd=Vcm)的第一節點和耦接到預採樣電容器Cps-1的一個極板的第二節點。
開關組SG'1具有一開關、另一開關和又一開關，該一開關具有耦接到預定義電壓Vpd(例如，Vpd=Vbias或Vpd=Vcm)的第一節點以及耦接到預採樣電容器C'ps1的一個極板的第二節點，該另一開關具有耦接到預定義電壓Vpd(例如，Vpd=Vbias或Vpd=Vcm)的第一節點和耦接到預採樣電容器C'ps0的一個極板的第二節點，該又一開關具有耦接到預定義電壓Vpd(例如，Vpd=Vbias或Vpd=Vcm)的第一節點和耦接到預採樣電容器C'ps-1的一個極板的第二節點。
開關組SG5具有一開關、另一開關和又一開關，該一開關具有耦接到運算放大器OPAMP的同相輸入節點的第一節點和耦接到預採樣電容器Cps1的一個極板的第二節點，該另一開關具有耦接到運算放大器OPAMP的同相輸入節點的第一節點和耦接到預採樣電容器Cps0的一個極板的第二節點，該又一開關具 有耦接到運算放大器OPAMP的同相輸入節點的第一節點和耦接到預採樣電容器Cps-1的一個極板的第二節點。
開關組SG'5具有一開關、另一開關和又一開關，該一開關具有耦接到運算放大器OPAMP的反相輸入節點的第一節點和耦接到預採樣電容器C'ps1的一個極板的第二節點，另一開關具有耦接到運算放大器OPAMP的反相輸入節點的第一節點和耦接到預採樣電容器C'ps0的一個極板的第二節點，該又一開關具有耦接到運算放大器OPAMP的反相輸入節點的第一節點和耦接到預採樣電容器C'ps-1的一個極板上的第二節點。
在MDAC 2000的採樣週期期間，開關組SG1和SG'1中包含的所有開關都被接通，並且開關組SG5和SG'5中包含的所有開關都被斷開。在MDAC 2000的轉換週期期間，開關組SG1和SG'1中包含的所有開關都斷開，而開關組SG5和SG'5中包含的所有開關都接通。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬領域具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的保護範圍當以所附請求項為準。
200:MDAC

Claims (26)

  1. 一種乘法數位類比轉換器MDAC，包括：運算放大器，具有輸入埠和輸出埠；採樣電容器電路；預採樣電容器電路；以及開關電路，用於控制所述運算放大器、所述採樣電容器電路和所述預採樣電容器電路之間的互連；其中，在所述MDAC的採樣週期期間，所述開關電路設置為將預定義電壓連接到所述預採樣電容器電路，將多個參考電壓連接到所述預採樣電容器電路，斷開所述預採樣電容器與所述運算放大器的輸入埠的連接，斷開所述預採樣電容器電路和所述採樣電容器電路的連接，斷開所述運算放大器的輸出埠與所述採樣電容器電路的連接，將所述MDAC的電壓輸入連接到所述採樣電容器電路；以及其中，在所述MDAC的轉換週期期間，所述開關電路設置為將所述預採樣電容器電路連接到所述採樣電容器電路，其中，所述預採樣電容器電路與所述採樣電容器電路串聯，其中所述預採樣電容器電路與所述採樣電容器電路之間的連接配置取決於所述電壓輸入的量化結果，進一步將所述預定義電壓與所述預採樣電容器電路斷開，將所述多個參考電壓與所述預採樣電容器電路斷開，將所述預採樣電容器電路連接至所述運算放大器的輸入埠，將所述運算放大器的輸出埠連接到所述採樣電容器電路，以及將所述電壓輸入與所述採樣電容器電路斷開。
  2. 如請求項1之所述的MDAC，其中，所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器；以及所述開關電路包括： 第一開關，具有耦接到所述預定義電壓的第一節點，和耦接到所述第一預採樣電容器、所述第二預採樣電容器和所述第三預採樣電容器中的每一個的一個極板的第二節點，其中在所述採樣週期期間所述第一開關接通以及在所述轉換週期期間所述第一開關斷開；以及第二開關，具有耦接到所述預定義電壓的第一節點，和耦接到所述第四預採樣電容器、所述第五預採樣電容器和所述第六預採樣電容器中每一個的一個極板的第二節點，其中在所述採樣週期期間所述第二開關接通，在所述轉換週期期間所述第二開關斷開。
  3. 如請求項1所述的MDAC，其中，所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器；所述開關電路包括：第一開關組，具有一開關、另一開關以及又一開關；所述一開關具有耦接到所述預定義電壓的第一節點，以及耦接到所述第一預採樣電容器的一個極板的第二節點，所述另一開關具有耦接到所述預定義電壓的第一節點以及耦接到所述第二預採樣電容器的一個極板的第二節點，所述又一開關具有耦接到所述預定義電壓的第一節點和耦接到所述第三預採樣電容器的一個極板的第二節點；以及第二開關組，具有一開關、另一開關以及又一開關；所述一開關具有耦接到所述預定義電壓的第一節點，以及耦接到所述第四預採樣電容器的一個極板的第二節點，所述另一開關具有耦接到所述預定義電壓的第一節點以及耦接到所述第五預採樣電容器的一個極板的第二節點，所述又一開關具有耦接到所述預定義電壓的第一節點和耦接到所述第六預採樣電容器的一個極板的第二節點；其中，所述第一開關組和所述第二開關組中包含的所有開關在所述採 樣週期期間接通並且在所述轉換週期期間斷開。
  4. 如請求項1所述的MDAC，其中，所述運算放大器的輸入埠包括同相輸入節點和反相輸入節點；所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器；所述開關電路包括：第一開關，具有耦接到所述運算放大器的同相輸入節點的第一節點和耦接到所述第一預採樣電容器、所述第二預採樣電容器和所述第三預採樣電容器中的每一個的一個極板的第二節點；其中，所述第一開關在所述採樣週期期間斷開，在所述轉換週期期間接通；第二開關，具有耦接到所述運算放大器的反相輸入節點的第一節點和耦接到所述第四預採樣電容器、所述第五預採樣電容器和所述第六預採樣電容器中的每一個的一個極板的第二節點，其中，所述第二開關在所述採樣週期期間斷開並且在所述轉換週期期間接通。
  5. 如請求項1所述的MDAC，其中，所述運算放大器的輸入埠包括同相輸入節點和反相輸入節點；所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器；以及所述開關電路包括：第一開關組，具有一開關，另一開關和又一開關；所述一開關具有耦接到所述運算放大器的同相輸入節點的第一節點和耦接到所述第一預採樣電容器的一個極板的第二節點，所述另一開關具有耦接到所述運算放大器的同相輸入節點的第一節點和耦接到所述第二預採樣電容器的一個極板的第二節點，所述又一開關具有耦接到所述運算放大器的同相輸入節點的第一節點和耦接到所述第三預採樣電容器的一個極板的第二節點；以及第二開關組，具有一開關，另一開關和又一開關；所述一開關具有耦接 到所述運算放大器的反相輸入節點的第一節點和耦接到所述第四預採樣電容器的一個極板的第二節點，所述另一開關具有耦接到所述運算放大器的反相輸入節點的第一節點和耦接到所述第五預採樣電容器的一個極板的第二節點，以及所述又一開關具有耦接到所述運算放大器的反相輸入節點的第一節點和耦接到所述第六預採樣電容器的一個極板的第二節點；其中，所述第一開關組和所述第二開關組中包含的所有開關在所述採樣週期期間斷開，並且在所述轉換週期期間接通。
  6. 如請求項1所述的MDAC，其中，所述多個參考電壓包括第一參考電壓、第二參考電壓和第三參考電壓；所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器，其中所述第一預採樣電容器的第一極板、所述第二預採樣電容器的第一極板和所述第三預採樣電容器的第一極板彼此耦接，並且所述第四預採樣電容器的第一極板、所述第五預採樣電容器的第一極板和所述第六預採樣電容器的第一極板彼此耦接；以及所述開關電路包括：第一開關，具有耦接到所述第一參考電壓的第一節點和耦接到所述第一預採樣電容器的第二極板的第二節點，其中所述第一開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第二開關，具有耦接到所述第二參考電壓的第一節點和耦接到所述第二預採樣電容器的第二極板的第二節點，其中所述第二開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第三開關，具有耦接到所述第三參考電壓的第一節點和耦接到所述第三預採樣電容器的第二極板的第二節點，其中所述第三開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第四開關，具有耦接到所述第三參考電壓的第一節點和耦接到所述第四 預採樣電容器的第二極板的第二節點，其中所述第四開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第五開關，具有耦接到所述第二參考電壓的第一節點和耦接到所述第五預採樣電容器的第二極板的第二節點，其中所述第五開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；以及第六開關，具有耦接到所述第一參考電壓的第一節點和耦接到所述第六預採樣電容器的第二極板的第二節點，其中所述第六開關在所述採樣週期期間接通並且在所述轉換週期期間斷開。
  7. 如請求項1所述的MDAC，其中，所述採樣電容器電路包括第一採樣電容器和第二採樣電容器；所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器，其中所述第一預採樣電容器、所述第二預採樣電容器和所述第三預採樣電容器的第一極板彼此耦接，並且所述第四預採樣電容器、所述第五預採樣電容器和所述第六預採樣電容器的第一極板彼此耦接；以及所述開關電路包括：第一開關，具有耦接到所述第一預採樣電容器的第二極板的第一節點和耦接到所述第一採樣電容器的一個極板的第二節點，其中所述第一開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的量化結果被選擇性地接通；第二開關，具有耦接到所述第二預採樣電容器的第二極板的第一節點和耦接到所述第一採樣電容器的所述一個極板的第二節點，其中所述第二開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通；第三開關，具有耦接到所述第三預採樣電容器的第二極板的第一節點和 耦接到所述第一採樣電容器的所述一個極板的第二節點，其中所述第三開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通；第四開關，具有耦接到所述第四預採樣電容器的第二極板的第一節點和耦接到所述第二採樣電容器的一個極板的第二節點，其中所述第四開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通；第五開關，具有耦接到所述第五預採樣電容器的第二極板的第一節點和耦接到所述第二採樣電容器的所述一個極板的第二節點，其中所述第五開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通；第六開關，具有耦接到所述第六預採樣電容器的第二極板的第一節點和耦接到所述第二採樣電容器的所述一個極板的第二節點，其中所述第六開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通。
  8. 如請求項1所述的MDAC，其中，所述運算放大器的輸出埠包括同相輸出節點和反相輸出節點；所述採樣電容器電路包括第一採樣電容器和第二採樣電容器；以及所述開關電路包括：第一開關，具有耦接到所述運算放大器的反相輸出節點的第一節點和耦接到所述第一採樣電容器的一個極板的第二節點，其中所述第一開關在所述採樣週期期間斷開並且在所述轉換週期期間接通；以及第二開關，具有耦接到所述運算放大器的同相輸出節點的第一節點和耦接到所述第二採樣電容器的一個極板的第二節點，其中所述第二開關在所述採樣週期期間斷開並且在所述轉換週期期間接通。
  9. 如請求項1所述的MDAC，其中，所述電壓輸入是包括正信號和負信號的差分輸入；所述採樣電容器電路包括第一採樣電容器和第二採樣電容器，所述開關電路包括：第一開關，具有耦接到所述負信號的第一節點和耦接到所述第一採樣電容器的第一極板的第二節點，其中所述第一開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第二開關，具有耦接到所述正信號的第一節點和耦接到所述第一採樣電容器的第二極板的第二節點，其中所述第二開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第三開關，具有耦接到所述正信號的第一節點和耦接到所述第二採樣電容器的第一極板的第二節點，其中所述第三開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；以及第四開關，具有耦接到所述負信號的第一節點和耦接到所述第二採樣電容器的第二極板的第二節點，其中所述第四開關在所述採樣週期期間接通並且在所述轉換週期期間斷開。
  10. 如請求項1所述的MDAC，其中，所述運算放大器為沒有尾電流源的單級差分放大器。
  11. 如請求項1所述的MDAC，進一步包括：第一相關電平移位(CLS)電容器；以及第二CLS電容器；其中，所述運算放大器的輸出埠包括同相輸出節點和反相輸出節點；所述採樣電容器電路包括第一採樣電容器和第二採樣電容器；所述第一採樣電容的一個極板耦接至所述第一CLS電容器的第一極板；所述第二採樣電容器的一個極板耦接至所述第二CLS電容器的第一極板；以及所述開關電路包括： 第一開關，具有耦接到所述第一採樣電容器的所述一個極板的第一節點和耦接到所述運算放大器的反相輸出節點的第二節點，其中所述第一開關在所述轉換週期的第一階段期間接通，以及在所述轉換週期的第二階段期間斷開；第二開關，具有耦接到所述第二採樣電容器的所述一個極板的第一節點和耦接到所述運算放大器的同相輸出節點的第二節點，其中所述第二開關在所述轉換週期的第一階段期間接通，並在所述轉換週期的第二階段期間斷開；第三開關，具有耦接到所述第一CLS電容器的第二極板的第一節點和耦接到所述第二CLS電容器的第二極板的第二節點，其中所述第三開關在所述第二階段的開始時段接通，並且在所述轉換週期的第二階段的剩餘時段斷開；第四開關，具有耦接到所述運算放大器的反相輸出節點的第一節點和耦接到所述第三開關的第一節點的第二節點，其中所述第四開關在所述轉換週期的第一階段期間斷開，並且在所述轉換週期的第二階段期間接通；以及第五開關，具有耦接到所述運算放大器的同相輸出節點的第一節點和耦接到所述第三開關的第二節點的第二節點，其中所述第五開關在所述轉換週期的第一階段期間斷開，以及在所述轉換週期的第二階段期間接通。
  12. 如請求項11所述的MDAC，其中，在所述轉換週期的第二階段期間，所述第一採樣電容器的所述一個極板和所述第二採樣電容器的所述一個極板之間的電壓差充當MDAC輸出。
  13. 如請求項1所述的MDAC，其中，所述預定義電壓為所述運算放大器的偏置電壓，或者，所述預定義電壓為所述多個參考電壓中的一個。
  14. 一種乘法數位類比轉換器MDAC，包括：運算放大器；採樣電容器電路；以及預採樣電容器電路； 其中，在所述MDAC的採樣週期期間，所述預採樣電容器電路採樣並保持多個預採樣參考電壓，所述採樣電容器電路採樣所述MDAC的電壓輸入；其中，在所述MDAC的轉換週期期間，所述預採樣電容器電路耦接所述採樣電容器電路，其中，所述預採樣電容器電路與所述採樣電容器電路串聯，所述運算放大器根據所述電壓輸入和所述多個預採樣參考電壓之一設置所述運算放大器的輸出埠的電壓輸出；所述預採樣電容器電路和採樣電容器電路之間的連接配置取決於所述電壓輸入的量化結果，所述電壓輸出是從基於所述電壓輸入和所述多個預採樣參考電壓之一的電壓組合獲得的。
  15. 如請求項14所述的MDAC，其中，所述運算放大器具有等於1的回饋因數，並且在所述預採樣電容器電路和所述採樣電容器電路之間沒有電荷流動。
  16. 如請求項14所述的MDAC，其中，在從參考緩衝器接收一個參考電壓的所述預採樣電容器電路的一個極板處沒有電壓變化。
  17. 如請求項14所述的MDAC，進一步包括：開關電路，用於控制所述運算放大器、所述採樣電容器電路和所述預採樣電容器電路之間的互連；其中，在所述MDAC的採樣週期期間，所述開關電路設置為允許所述預採樣電容器電路採樣和保持所述多個預採樣參考電壓，以及允許所述採樣電容器電路採樣所述MDAC的所述電壓輸入；其中，在所述MDAC的轉換週期期間，所述開關電路用於將所述預採樣電容器電路連接到所述採樣電容器電路，以及允許所述運算放大器根據所述電壓輸入和所述多個預採樣參考電壓之一設置所述運算放大器的輸出埠處的電壓輸出，以及所述預採樣電容器電路和所述採樣電容器電路之間的連接配置取決於所述電壓輸入的量化結果。
  18. 如請求項17所述的MDAC，其中，所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器；以及所述開關電路包括：第一開關，具有耦接到所述預定義電壓的第一節點，和耦接到所述第一預採樣電容器、所述第二預採樣電容器和所述第三預採樣電容器中的每一個的一個極板的第二節點，其中在所述採樣週期期間所述第一開關接通以及在所述轉換週期期間所述第一開關斷開；以及第二開關，具有耦接到所述預定義電壓的第一節點，和耦接到所述第四預採樣電容器、所述第五預採樣電容器和所述第六預採樣電容器中每一個的一個極板的第二節點，其中在所述採樣週期期間所述第二開關接通，在所述轉換週期期間所述第二開關斷開；或者，所述開關電路包括：第一開關組，具有一開關、另一開關以及又一開關；所述一開關具有耦接到所述預定義電壓的第一節點，以及耦接到所述第一預採樣電容器的一個極板的第二節點，所述另一開關具有耦接到所述預定義電壓的第一節點以及耦接到所述第二預採樣電容器的一個極板的第二節點，所述又一開關具有耦接到所述預定義電壓的第一節點和耦接到所述第三預採樣電容器的一個極板的第二節點；以及第二開關組，具有一開關、另一開關以及又一開關；所述一開關具有耦接到所述預定義電壓的第一節點，以及耦接到所述第四預採樣電容器的一個極板的第二節點，所述另一開關具有耦接到所述預定義電壓的第一節點以及耦接到所述第五預採樣電容器的一個極板的第二節點，所述又一開關具有耦接到所述預定義電壓的第一節點和耦接到所述第六預採樣電容器的一個極板的第二節點； 其中，所述第一開關組和所述第二開關組中包含的所有開關在所述採樣週期期間接通並且在所述轉換週期期間斷開。
  19. 如請求項17所述的MDAC，其中，所述運算放大器的輸入埠包括同相輸入節點和反相輸入節點；所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器；以及所述開關電路包括：第一開關，具有耦接到所述運算放大器的同相輸入節點的第一節點和耦接到所述第一預採樣電容器、所述第二預採樣電容器和所述第三預採樣電容器中的每一個的一個極板的第二節點；其中，所述第一開關在所述採樣週期期間斷開，在所述轉換週期期間接通；第二開關，具有耦接到所述運算放大器的反相輸入節點的第一節點和耦接到所述第四預採樣電容器、所述第五預採樣電容器和所述第六預採樣電容器中的每一個的一個極板的第二節點，其中，所述第二開關在所述採樣週期期間斷開並且在所述轉換週期期間接通；或者，所述開關電路包括：第一開關組，具有一開關，另一開關和又一開關；所述一開關具有耦接到所述運算放大器的同相輸入節點的第一節點和耦接到所述第一預採樣電容器的一個極板的第二節點，所述另一開關具有耦接到所述運算放大器的同相輸入節點的第一節點和耦接到所述第二預採樣電容器的一個極板的第二節點，所述又一開關具有耦接到所述運算放大器的同相輸入節點的第一節點和耦接到所述第三預採樣電容器的一個極板的第二節點；以及第二開關組，具有一開關，另一開關和又一開關；所述一開關具有耦接到所述運算放大器的反相輸入節點的第一節點和耦接到所述第四預採樣電容器的一個極板的第二節點，所述另一開關具有耦接到所述運算放大器的反相輸入 節點的第一節點和耦接到所述第五預採樣電容器的一個極板的第二節點，以及所述又一開關具有耦接到所述運算放大器的反相輸入節點的第一節點和耦接到所述第六預採樣電容器的一個極板的第二節點；其中，所述第一開關組和所述第二開關組中包含的所有開關在所述採樣週期期間斷開，並且在所述轉換週期期間接通。
  20. 如請求項17所述的MDAC，其中，所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器，其中所述第一預採樣電容器的第一極板、所述第二預採樣電容器的第一極板和所述第三預採樣電容器的第一極板彼此耦接，並且所述第四預採樣電容器的第一極板、所述第五預採樣電容器的第一極板和所述第六預採樣電容器的第一極板彼此耦接；以及所述開關電路包括：第一開關，具有耦接到所述第一參考電壓的第一節點和耦接到所述第一預採樣電容器的第二極板的第二節點，其中所述第一開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第二開關，具有耦接到所述第二參考電壓的第一節點和耦接到所述第二預採樣電容器的第二極板的第二節點，其中所述第二開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第三開關，具有耦接到所述第三參考電壓的第一節點和耦接到所述第三預採樣電容器的第二極板的第二節點，其中所述第三開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第四開關，具有耦接到所述第三參考電壓的第一節點和耦接到所述第四預採樣電容器的第二極板的第二節點，其中所述第四開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第五開關，具有耦接到所述第二參考電壓的第一節點和耦接到所述第五 預採樣電容器的第二極板的第二節點，其中所述第五開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；以及第六開關，具有耦接到所述第一參考電壓的第一節點和耦接到所述第六預採樣電容器的第二極板的第二節點，其中所述第六開關在所述採樣週期期間接通並且在所述轉換週期期間斷開。
  21. 如請求項17所述的MDAC，其中，所述採樣電容器電路包括第一採樣電容器和第二採樣電容器；所述預採樣電容器電路包括第一預採樣電容器、第二預採樣電容器、第三預採樣電容器、第四預採樣電容器、第五預採樣電容器和第六預採樣電容器，其中所述第一預採樣電容器、所述第二預採樣電容器和所述第三預採樣電容器的第一極板彼此耦接，並且所述第四預採樣電容器、所述第五預採樣電容器和所述第六預採樣電容器的第一極板彼此耦接；以及所述開關電路包括：第一開關，具有耦接到所述第一預採樣電容器的第二極板的第一節點和耦接到所述第一採樣電容器的一個極板的第二節點，其中所述第一開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的量化結果被選擇性地接通；第二開關，具有耦接到所述第二預採樣電容器的第二極板的第一節點和耦接到所述第一採樣電容器的所述一個極板的第二節點，其中所述第二開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通；第三開關，具有耦接到所述第三預採樣電容器的第二極板的第一節點和耦接到所述第一採樣電容器的所述一個極板的第二節點，其中所述第三開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通； 第四開關，具有耦接到所述第四預採樣電容器的第二極板的第一節點和耦接到所述第二採樣電容器的一個極板的第二節點，其中所述第四開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通；第五開關，具有耦接到所述第五預採樣電容器的第二極板的第一節點和耦接到所述第二採樣電容器的所述一個極板的第二節點，其中所述第五開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通；第六開關，具有耦接到所述第六預採樣電容器的第二極板的第一節點和耦接到所述第二採樣電容器的所述一個極板的第二節點，其中所述第六開關在所述採樣週期期間斷開，並且在所述轉換週期期間響應於所述電壓輸入的所述量化結果被選擇性的接通。
  22. 如請求項17所述的MDAC，其中，所述運算放大器的輸出埠包括同相輸出節點和反相輸出節點；所述採樣電容器電路包括第一採樣電容器和第二採樣電容器；以及所述開關電路包括：第一開關，具有耦接到所述運算放大器的反相輸出節點的第一節點和耦接到所述第一採樣電容器的一個極板的第二節點，其中所述第一開關在所述採樣週期期間斷開並且在所述轉換週期期間接通；以及第二開關，具有耦接到所述運算放大器的同相輸出節點的第一節點和耦接到所述第二採樣電容器的一個極板的第二節點，其中所述第二開關在所述採樣週期期間斷開並且在所述轉換週期期間接通。
  23. 如請求項17所述的MDAC，其中，所述電壓輸入是包括正信號和負信號的差分輸入；所述採樣電容器電路包括第一採樣電容器和第二採樣電容器，所述開關電路包括： 第一開關，具有耦接到所述負信號的第一節點和耦接到所述第一採樣電容器的第一極板的第二節點，其中所述第一開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第二開關，具有耦接到所述正信號的第一節點和耦接到所述第一採樣電容器的第二極板的第二節點，其中所述第二開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；第三開關，具有耦接到所述正信號的第一節點和耦接到所述第二採樣電容器的第一極板的第二節點，其中所述第三開關在所述採樣週期期間接通並且在所述轉換週期期間斷開；以及第四開關，具有耦接到所述負信號的第一節點和耦接到所述第二採樣電容器的第二極板的第二節點，其中所述第四開關在所述採樣週期期間接通並且在所述轉換週期期間斷開。
  24. 如請求項17所述的MDAC，進一步包括：第一相關電平移位CLS電容器；以及第二CLS電容器；其中，所述運算放大器的輸出埠包括同相輸出節點和反相輸出節點；所述採樣電容器電路包括第一採樣電容器和第二採樣電容器；所述第一採樣電容的一個極板耦接至所述第一CLS電容器的第一極板；所述第二採樣電容器的一個極板耦接至所述第二CLS電容器的第一極板；以及所述開關電路包括：第一開關，具有耦接到所述第一採樣電容器的所述一個極板的第一節點和耦接到所述運算放大器的反相輸出節點的第二節點，其中所述第一開關在所述轉換週期的第一階段期間接通，以及在所述轉換週期的第二階段期間斷開；第二開關，具有耦接到所述第二採樣電容器的所述一個極板的第一節點和耦接到所述運算放大器的同相輸出節點的第二節點，其中所述第二開關在所 述轉換週期的第一階段期間接通，並在所述轉換週期的第二階段期間斷開；第三開關，具有耦接到所述第一CLS電容器的第二極板的第一節點和耦接到所述第二CLS電容器的第二極板的第二節點，其中所述第三開關在所述第二階段的開始時段接通，並且在所述轉換週期的第二階段的剩餘時段斷開；第四開關，具有耦接到所述運算放大器的反相輸出節點的第一節點和耦接到所述第三開關的第一節點的第二節點，其中所述第四開關在所述轉換週期的第一階段期間斷開，並且在所述轉換週期的第二階段期間接通；以及第五開關，具有耦接到所述運算放大器的同相輸出節點的第一節點和耦接到所述第三開關的第二節點的第二節點，其中所述第五開關在所述轉換週期的第一階段期間斷開，以及在所述轉換週期的第二階段期間接通。
  25. 如請求項24所述的MDAC，其中，在所述轉換週期的第二階段期間，所述第一採樣電容器的所述一個極板和所述第二採樣電容器的所述一個極板之間的電壓差充當MDAC輸出。
  26. 一種流水線類比數位轉換器ADC，包括：多個級，以流水線方式連接，並被佈置為分別產生多個數位輸出；以及組合電路，用於組合所述多個數位輸出；其中所述多個級中的至少一個包括：量化電路和請求項1-13任一項所述的乘法數位類比轉換器MDAC或者請求項14-25任一項所述的MDAC；其中所述量化電路，用於產生所述多個級中的至少一個的電壓輸入的量化結果，其中所述多個級中的至少一個的數位輸出取決於所述電壓輸入的量化結果。
TW110133010A 2020-10-21 2021-09-06 具有預採樣的乘法數位類比轉換器以及相關的流水線類比數位轉換器 TWI782692B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/076,785 2020-10-21
US17/076,785 US11159174B2 (en) 2019-10-24 2020-10-21 Multiplying digital-to-analog converter with pre-sampling and associated pipelined analog-to-digital converter

Publications (2)

Publication Number Publication Date
TW202218343A TW202218343A (zh) 2022-05-01
TWI782692B true TWI782692B (zh) 2022-11-01

Family

ID=81194870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133010A TWI782692B (zh) 2020-10-21 2021-09-06 具有預採樣的乘法數位類比轉換器以及相關的流水線類比數位轉換器

Country Status (2)

Country Link
CN (1) CN114389614A (zh)
TW (1) TWI782692B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963300B1 (en) * 2004-02-04 2005-11-08 National Semiconductor Corporation Pipeline analog-to-digital converter
US20140111361A1 (en) * 2012-10-24 2014-04-24 Lsi Corporation Apparatus, method and system for cancelling an input-referred offset in a pipeline adc
US20150280727A1 (en) * 2014-03-27 2015-10-01 Mediatek Inc. Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same
TWI685209B (zh) * 2018-04-03 2020-02-11 聯發科技股份有限公司 流水線類比數位轉換器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963300B1 (en) * 2004-02-04 2005-11-08 National Semiconductor Corporation Pipeline analog-to-digital converter
US20140111361A1 (en) * 2012-10-24 2014-04-24 Lsi Corporation Apparatus, method and system for cancelling an input-referred offset in a pipeline adc
US20150280727A1 (en) * 2014-03-27 2015-10-01 Mediatek Inc. Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same
TWI685209B (zh) * 2018-04-03 2020-02-11 聯發科技股份有限公司 流水線類比數位轉換器

Also Published As

Publication number Publication date
CN114389614A (zh) 2022-04-22
TW202218343A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
JP6167100B2 (ja) ゼロパワーサンプリングｓａｒａｄｃ回路及び方法
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
CN112019217B (zh) 流水线型逐次逼近模数转换器及转换方法
US7683819B2 (en) Analog-to-digital converting circuit
JP2002074976A (ja) サンプルホールド増幅回路とそれを用いたパイプライン型ａｄ変換器およびパイプライン型ｄａ変換器
TW201943211A (zh) 類比數位轉換器與方法
EP3813263A1 (en) Multiplying digital-to-analog converter with pre-sampling and associated pipelined analog-to-digital converter
EP3570436B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
RU2006134464A (ru) Быстродействующий аналого-цифровой преобразователь и способ его калибровки
US8451161B2 (en) Switched-capacitor pipeline stage
JP2004096636A (ja) アナログ−デジタル変換回路
WO2024103794A1 (zh) Flash-sar adc转换方法及电路
CN113271102A (zh) 流水线模数转换器
US10574255B2 (en) Multiplying digital-to-analog conversion circuit
TWI778155B (zh) 用於在sar adc中實現寬輸入共模範圍而無額外的主動電路系統之方法及設備
WO2020238227A1 (zh) 测量传输曲线跳变高度的多位分辨率子流水线结构
TWI782692B (zh) 具有預採樣的乘法數位類比轉換器以及相關的流水線類比數位轉換器
JP4061033B2 (ja) Ａ／ｄ変換器および半導体集積回路
CN115412095A (zh) 嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路
JP3942383B2 (ja) アナログ−デジタル変換回路
JP4939497B2 (ja) Δς型アナログデジタル変換器
El-Sankary et al. Low power, low voltage, 10bit-50MSPS pipeline ADC dedicated for front-end ultrasonic receivers
JP2705585B2 (ja) 直並列型アナログ／ディジタル変換器
CN114070311B (zh) 模数转换电路及流水线模数转换器
CN111147077B (zh) 用于模拟数字转换器残余放大器的增益校准装置及方法