JP6743048B2 - 電荷キャンセラ回路を用いて信号をミキシングするための方法および装置 - Google Patents

Description

本発明は、信号をミキシングするための方法および装置に関する。本発明は、特に、送信機のパッシブミキサを用いて信号をミキシングするための方法および装置に関する。本発明は、特に、２５％デューティサイクルを用いるダイレクトコンバージョンＩＱ変調器の実装に関連しうる。

当該分野では、２５％デューティサイクルを用いるダイレクトコンバージョンＩＱ変調器が知られている。

この種の送信機の一例は、ベースバンド信号発生器、ベースバンドフィルタ、パッシブミキサおよびサブ回路（ｓｕｂ−ｃｉｒｃｕｉｔ）で構成される。サブ回路は、さらなるミキサ、増幅器（もしくは駆動用増幅器ＤＡ）、またはアンテナの前に接続された他の回路でありうる。以下の説明では、サブ回路として増幅器が仮定される。増幅器の入力ゲートは、いくらかの寄生容量を有する高インピーダンス入力でありうる。いかなるキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）も、パッシブミキサの動作の各期間（または位相）に増幅器の高インピーダンス入力ゲートに電荷を蓄積させ、この電荷は、その後の期間にミキサのスイッチング機構を介してフィルタ出力にフィードバックされうる。ミキサの周期／位相（Ｉ（＋）、Ｑ（＋）、Ｉ（−）、Ｑ（−））の順序によっては、フィードバックされる電荷は、ＩチャネルとＱチャネルとの間の望ましくないクロスカップリングを生じさせる。図１の例では、クロスカップリングは、ベースバンドフィルタの出力で生じ、このフィルタの周波数応答がいくらかの有限のオフセット周波数だけシフトされうる、という影響を及ぼす。

図１に関して、例示的な既知の送信機構造の一部が概略的に示されている。送信機はベースバンドフィルタ１１を備える。ベースバンドフィルタへの入力は、デジタルアナログコンバータ（ＤＡＣ）（不図示）から生じうる。図１に示すようなベースバンドフィルタ１１は、正Ｉ（＋）および負Ｉ（−）の差動（ｄｉｆｆｅｒｅｎｔｉａｌ）出力を有する同相（Ｉ）フィルタ１３を備える。さらに、ベースバンドフィルタ１１は、正Ｑ（＋）および負Ｑ（−）の差動出力を有する直交位相（Ｑ）フィルタ１５を備える。本明細書では、「正」および「負」の入力および出力は、それぞれ非反転および反転の差動入力および出力を指す。当業者には明らかなように、差動回路の一方の端子を「正」とし、他方の端子を「負」とする識別は、本質的に恣意的なものである。

送信機はパッシブミキサ２１をさらに備える。ベースバンドフィルタ出力は、パッシブミキサへの入力を提供する。ミキサ２１は、正および負のＩ差動入力Ｉ（＋）およびＩ（−）ならびに正および負のＱ差動入力Ｑ（＋）およびＱ（−）をミキサの差動出力にスイッチングまたは選択的に結合するように構成されたスイッチ対を備える。ミキサは、ミキササイクル全体についてミキサの出力を４つの期間または位相に区分できるような方法で動作する。これらの位相は、スイッチを制御する、図２に示す局部発振器信号により決定される。第１の位相は、スイッチ２２、２５（局部発振器信号ＬＯ１により制御される）が正および負の差動同相入力Ｉ（＋）およびＩ（−）をそれぞれミキサの第１および第２の差動出力に結合するときに生じる。第２の位相は、スイッチ２６、２９（局部発振器信号ＬＯ２により制御される）が正および負の差動直交位相入力Ｑ（＋）およびＱ（−）をそれぞれミキサの第１および第２の差動出力に結合するときに生じる。第３の位相は、スイッチ２３、２４（局部発振器信号ＬＯ３により制御される）が正および負の差動同相入力Ｉ（＋）およびＩ（−）をそれぞれミキサの第２および第１の差動出力に結合するときに生じる。第４の位相は、スイッチ２７、２８（局部発振器信号ＬＯ４により制御される）が正および負の差動直交位相入力Ｑ（＋）およびＱ（−）をそれぞれミキサの第２および第１の差動出力に結合するときに生じる。第１、第２、第３および第４の位相の１サイクルを完了すると、ミキサは、次いでサイクルを繰り返しうる。本明細書に記述するようなミキサは、ミキシング（ＬＯ）周波数でスイッチングされた信号をサブ回路３１に出力する。処理では、ミキサは、また同相および直交位相の差動信号を単一対の差動出力に組み合わせ、それらは、サブ回路３１の入力に結合される。

送信機は、サブ回路３１、例えば、ミキサ２１の差動出力を受信して組み合わせるように構成された増幅器（または駆動用増幅器ＤＡ）をさらに備える。サブ回路３１は、図１では、ミキサに結合されてミキサ２１の出力を受信するように構成された、増幅器の入力トランジスタ３５および３７のゲートを有する差動増幅器として示されている。増幅器回路の残り部分（アンテナ負荷を含む）は、トランジスタ３５および３７に結合されたブロック３６により概略的に示されている。寄生容量ＣＩＮ（＋）およびＣＩＮ（−）は、図１では、トランジスタ３５および３７のゲートをそれぞれグランドに結合するコンデンサ３３および３９により示されている。

サブ回路３１の入力キャパシタンスは、各ＬＯ位相において充電され、この電荷は、ミキサのスイッチング機構を介してミキサ入力にフィードバックされる。このことは、例えば、コンデンサ３３、３９が正同相Ｉ（＋）部分の終りにそれぞれ電圧ＶＩ（＋）およびＶＩ（−）に充電されることによって、説明することができる。ミキサが第１の周期と第２の周期との間でスイッチングすると、第１の周期による電圧ＶＩ（＋）およびＶＩ（−）と関連する電荷は、次いでミキサの直交位相入力Ｑ（＋）およびＱ（−）にフィードバックされる。

ミキササイクルの周期間または位相間における電荷のこのフィードバックは、送信機の動作の非対称性を生じさせうる。ＩチャネルとＱチャネルとの間のクロストークが存在するだけではなく、フィードバック電荷は、位相毎に極性が異なり、電荷は、一部の移行の後（つまり、位相ＬＯ２およびＬＯ４の始め）には「足され」るが、他の移行の後（つまり、位相ＬＯ１およびＬＯ３の始め）には「引かれる」。

ミキサの入力キャパシタンスに対して増幅器の入力キャパシタンスを増加させることによって、この影響を最小化することが知られているが、キャパシタンスを増加させることによって、問題が解決されず、さらに、増幅器の動作が減速し、よって送信機の性能が低下する点に問題がある。

本発明は、請求項により定義される。

本発明のある態様によれば、
同相および直交位相の差動信号を受信するように構成されたミキサ入力を有する第１のパッシブミキサと、
第１の差動サブ回路と
を備える回路であって、
第１のパッシブミキサは、同相および直交位相の差動信号をミキシング周波数で第１の差動サブ回路にスイッチングするように構成されており、
第１の差動サブ回路は、スイッチングされた同相および直交位相の差動信号を第１のパッシブミキサから受信するように構成された差動入力対を有し、各入力は、スイッチングされた同相または直交位相信号に依存する電荷を蓄積できるキャパシタンスを有し、
回路は、第１のパッシブミキサの動作により差動入力対に蓄積されている電荷とは逆の電荷を、ミキサ入力および差動入力対のうちの少なくとも一方に供給するように構成された電荷キャンセラ（ｃｈａｒｇｅ ｃａｎｃｅｌｌｅｒ）をさらに備える、
回路が提供される。

回路は、送信機内に構成することができ、同相および直交位相の差動信号は、任意選択的にはベースバンドフィルタであるフィルタなどのアナログ回路要素から供給されうる。代わりに、いくつかの実施形態では、差動信号は、デジタルドメインにおいて行われるベースバンド処理によってデジタルアナログコンバータ（ＤＡＣ）から直接供給されうる。送信機は、セルラー基地局、無線ネットワークアクセスポイント、および、非限定的に携帯電話（セルラー電話）を含むユーザ機器のうちの少なくとも１つ内に実装されうる。

電荷キャンセラは、スイッチングイベントの後に逆の電荷を供給するように構成されてもよく、前記逆の電荷は、スイッチングイベントの前に差動入力対に蓄積された電荷とは逆である。電荷キャンセラは、上述したように、スイッチングイベントの前に発生し、スイッチングイベントに続いてベースバンド信号フィルタにフィードバックされる、フィードバック電荷を補償するかまたは軽減し、よってＩチャネルとＱチャネルの間の非対称性を抑制または除去するように構成されうる。

電荷キャンセラの所定のノードでのキャパシタンスが、第１の差動サブ回路の差動入力対のキャパシタンスと実質的に等しくてもよい。電荷キャンセラは、少なくとも１つのトランジスタまたはコンデンサを備えてもよく、それぞれが差動入力の一方に蓄積された電荷と実質的に等しい電荷を蓄積するように構成されたトランジスタまたはコンデンサの対を備えることが好ましい。トランジスタの場合、電荷は、トランジスタのゲートに蓄積されてもよく、トランジスタのゲートは、コンデンサと同じように作用する。トランジスタは、金属酸化膜半導体（ＭＯＳ）トランジスタでもよい。

信号が特定のノードまたは回路要素「にスイッチングされる」、「に結合される」、または「に供給される」場合、信号は、そのノードまたは回路要素に直接または間接的にのいずれかで結合されうる。間接的な結合は、信号が１つ以上の他の回路要素を介して特定のノードまたは回路要素に結合されうることを意味する。

第１の差動サブ回路の各差動入力には、スイッチングイベントの前に電荷が蓄積される。正（非反転）入力に蓄積される電荷は、負（反転）入力に蓄積される電荷と大きさがほぼ等しく、極性が逆である。スイッチングイベントの後に、この電荷を第１のパッシブミキサを介してミキサ入力のうちの１つにフィードバックすることができる。電荷キャンセラは、スイッチングイベントの後に、スイッチングイベントの前に蓄積された電荷と大きさが実質的に等しく、極性が逆である電荷を供給するように構成される。これは、本明細書では、「逆の電荷」とも称されうる。

第１の差動サブ回路の入力は、典型的に高インピーダンス入力である。「高インピーダンス」は、典型的に、入力が、１００ＫΩ超、好ましくは５００ＫΩ超、より好ましくは１ＭΩ超、さらにより好ましくは１０ＭΩ超のインピーダンスを呈することを意味する。一般的に、入力でのキャパシタンスは、寄生容量を含みうる、および／または物理的なコンデンサを含みうる。

ミキサは、典型的に複数のスイッチを備える。

スイッチングイベントは、複数のスイッチの少なくとも１つを開く（スイッチングオフ）か閉じる（スイッチングオン）ことを含むことができ、少なくとも１つのスイッチを開き、少なくとも１つの他のスイッチを閉じることを含むことが好ましい。特に、スイッチングイベントの前に、第１の差動サブ回路の一方の入力が、スイッチのうちの１つを介して、第１のパッシブミキサの１つの入力に結合されうる。スイッチングイベントの後に、第１の差動サブ回路のこの入力は、スイッチのうちの別のものを介して、第１のパッシブミキサの別の入力に結合される。

いくつかの実施形態では、スイッチが、１つ以上のトランジスタにより形成されてもよく、または、反転スイッチング波形によってＣＭＯＳスイッチを使用してもよい。

電荷キャンセラは、第１のパッシブミキサおよび第１の差動サブ回路と並列をなす、第２のパッシブミキサおよび第２の差動サブ回路を備えうる。

特に、第１のパッシブミキサの出力は、第１の差動サブ回路の入力に結合され、好ましくは直接結合されうる。第１のパッシブミキサの入力は、第２のパッシブミキサの入力に結合され、好ましくは直接結合されうる。第２のパッシブミキサの出力は、第２の差動サブ回路の入力に結合され、好ましくは直接結合されうる。

第１のパッシブミキサは、重なり合わない複数の期間において、差動信号を第１の差動サブ回路にスイッチングするように構成されており、第２の差動サブ回路は、差動入力対を有し、第２のパッシブミキサは、各期間において、第１の差動サブ回路の差動入力に前の期間に蓄積された電荷とは逆の電荷をミキサ入力にスイッチングするように構成されており、前記逆の電荷は、第２のサブ回路の差動入力に前記前の期間に蓄積されている、ことが好ましい。

各期間において、第１の差動サブ回路の入力は、スイッチを介してミキサの入力のうちの異なるものに結合されうる。期間は、スイッチングイベントにより分割されうる。つまり、各期間と次の期間との間にスイッチングイベントが生じる。

任意選択的に、第１のサブ回路の差動入力対は、正入力および負入力を備え、第１のパッシブミキサは、正および負の差動同相信号をそれぞれ第１のサブ回路の正入力および負入力に結合するように構成された第１のスイッチ対と、正および負の差動同相信号をそれぞれ第１のサブ回路の負入力および正入力に結合するように構成された第２のスイッチ対と、正および負の差動直交位相信号をそれぞれ第１のサブ回路の正入力および負入力に結合するように構成された第３のスイッチ対と、正および負の差動直交位相信号をそれぞれ第１のサブ回路の負入力および正入力に結合するように構成された第４のスイッチ対とを備え、第２のサブ回路の差動入力対は、正入力および負入力を備え、第２のパッシブミキサは、正および負の差動同相信号をそれぞれ第２のサブ回路の正入力および負入力に結合するように構成された第１のスイッチ対と、正および負の差動同相信号をそれぞれ第２のサブ回路の負入力および正入力に結合するように構成された第２のスイッチ対と、正および負の差動直交位相信号をそれぞれ第２のサブ回路の正入力および負入力に結合するように構成された第３のスイッチ対と、正および負の差動直交位相信号をそれぞれ第２のサブ回路の負入力および正入力に結合するように構成された第４のスイッチ対とを備え、第１のパッシブミキサの第１のスイッチ対と第２のパッシブミキサの第１のスイッチ対とは、同期して動作するように構成されており、第１のパッシブミキサの第２のスイッチ対と第２のパッシブミキサの第２のスイッチ対とは、同期して動作するように構成されており、第１のパッシブミキサの第３のスイッチ対と第２のパッシブミキサの第４のスイッチ対とは、同期して動作するように構成されており、第１のパッシブミキサの第４のスイッチ対と第２のパッシブミキサの第３のスイッチ対とは、同期して動作するように構成されている。

２つ以上のスイッチは、同じ制御信号によりそれらを制御することによって、または、例えば、バッファまたはインバータを使用して、制御信号の複製バージョンもしくは反転バージョンを生成することによって、互いに同期して動作するように構成することができる。制御信号はクロック信号でもよい。したがって、第１のパッシブミキサの第１のスイッチ対および第２のパッシブミキサの第１のスイッチ対は、第１のクロック信号（または第１のクロック信号の複製バージョンもしくは反転バージョン）により制御され、第１のパッシブミキサの第２のスイッチ対および第２のパッシブミキサの第２のスイッチ対は、第２のクロック信号（または第２のクロック信号の複製バージョンもしくは反転バージョン）により制御され、第１のパッシブミキサの第３のスイッチ対および第２のパッシブミキサの第４のスイッチ対は、第３のクロック信号（または第３のクロック信号の複製バージョンもしくは反転バージョン）により制御され、第１のパッシブミキサの第４のスイッチ対および第２のパッシブミキサの第３のスイッチ対は、第４のクロック信号（または第４のクロック信号の複製バージョンもしくは反転バージョン）により制御されうる。

各クロック信号は、他のいずれかのクロック信号がハイであるときにローであることが好ましい。また、１つのクロック信号の立ち下りエッジと次のクロック信号の立ち上がりエッジとの間にガードインターバルが存在することが好ましい。このことは、例えばＮＭＯＳトランジスタを使用する実装の場合に当てはまる。ＰＭＯＳトランジスタを使用する実装では、各クロック信号は、任意の他のいずれかのクロック信号がローであるときにハイでありうる。各クロック信号の立ち上がりエッジと次のクロック信号の立ち下りエッジとの間にガードインターバルが存在することが好ましい。

電荷キャンセラは、任意選択的に、第２の差動サブ回路を備え、第２の差動サブ回路は、第１のパッシブミキサが同相差動信号を第１のサブ回路にスイッチングするように構成される第１の構成において、第１のパッシブミキサの出力に結合されるように構成されており、第２の差動サブ回路は、第１のパッシブミキサが直交位相信号を第１のサブ回路にスイッチングするように構成される反転された極性構成において、パッシブミキサの出力に結合されるようにさらに構成されている。

反転された極性構成は、第１の構成とは異なり、差動信号がクロスカップリングの構成で供給される、すなわち、正および負の差動信号が交換されることを意味する。

第１のパッシブミキサは、重なり合わない複数の期間において、差動信号を第１の差動サブ回路にスイッチングするように構成されており、第２の差動サブ回路は、差動入力対を有し、回路は、各期間において、第１の差動サブ回路の差動入力に、それらの入力に前の期間に蓄積された電荷とは逆の電荷をスイッチングするように構成されており、前記逆の電荷は、前記前の期間に第２のサブ回路の差動入力に蓄積されている。

各期間において、第１の差動サブ回路の入力は、ミキサのＩおよびＱチャネルの入力のうちの異なる一方に結合されうる。期間は、スイッチングイベントにより分割されうる。つまり、各期間と次の期間との間にスイッチングイベントが生じる。

任意選択的に、第１のサブ回路の差動入力対は、正入力および負入力を備え、第２のサブ回路は、正入力および負入力を備える差動入力対を備え、第１のパッシブミキサは、正および負の差動同相信号をそれぞれ第１のサブ回路の正入力および負入力に結合するように構成された第１のスイッチ対と、正および負の差動同相信号をそれぞれ第１のサブ回路の負入力および正入力に結合するように構成された第２のスイッチ対と、正および負の差動直交位相信号をそれぞれ第１のサブ回路の正入力および負入力に結合するように構成された第３のスイッチ対と、正および負の差動直交位相信号をそれぞれ第１のサブ回路の負入力および正入力に結合するように構成された第４のスイッチ対とを備え、回路は、第１のサブ回路の正入力および負入力をそれぞれ第２のサブ回路の正入力および負入力に結合するように構成された、第２のサブ回路用の第１のスイッチ対と、第１のサブ回路の正入力および負入力をそれぞれ第２のサブ回路用の負入力および正入力に結合するように構成された、第２のサブ回路用の第２のスイッチ対とを備え、任意選択的に、第１のスイッチ対は、第１のパッシブミキサの第１のスイッチ対または第２のスイッチ対がオンであるときにオンとなるように構成されており、第２のスイッチ対は、第１のパッシブミキサの第３のスイッチ対または第４のスイッチ対がオンであるときにオンとなるように構成されている。

スイッチングは、以下のように、重なり合わない複数の期間に行われうる。第１の期間において、正および負の同相信号は、それぞれ第１の差動サブ回路の正入力および負入力に結合される。第２の期間において、正および負の直交位相信号は、それぞれ第１の差動サブ回路の正入力および負入力に結合される。第３の期間において、正および負の同相信号は、それぞれ第１の差動サブ回路の負入力および正入力に結合される。第４の期間において、正および負の直交位相信号は、それぞれ第１の差動サブ回路の負入力および正入力に結合される。

この場合を仮定すると、第２のサブ回路用の第１のスイッチ対は、第１および第３の周期（すなわち、「奇数」番の周期）にアクティブとなるように構成される。第２のサブ回路用の第２のスイッチ対は、第２および第４の周期（すなわち、「偶数」番の周期）にアクティブとなるように構成される。

各スイッチ対は、クロック信号により制御されうる。

第２の差動サブ回路は、第１の差動サブ回路の差動入力のキャパシタンスに実質的に等しいキャパシタンスの差動入力対を有することが好ましい。

第２の差動サブ回路の差動入力対は、スイッチングされた同相または直交位相の差動信号に依存する値の電荷を蓄積できることが好ましい。

第２の差動サブ回路は、第１の差動サブ回路と実質的に同一である。

第２の差動サブ回路は、第１の差動サブ回路と同じ回路トポロジーおよび／または配置を有することが好ましく、第１の差動サブ回路と同じ半導体チップに設けられることが好ましい。

差動サブ回路または各差動サブ回路は、差動増幅器、ミキサ、およびフィルタのうちの１つ以上を備えるかまたは１つ以上で構成されている。

特に、第１の差動サブ回路は、第１の差動増幅器でもよく、第２の差動サブ回路は、第２の差動増幅器でもよい。第１の差動増幅器は、アンテナ負荷に結合されうる。第２の差動増幅器は、ダミー負荷に結合されうる。ダミー負荷は、アンテナ負荷により呈されるインピーダンスと実質的に同一のインピーダンスを呈することが好ましい。

回路は、任意選択的に、同相および直交位相の差動信号を第１のパッシブミキサに供給するように構成されたフィルタをさらに備える。

フィルタは、ベースバンドフィルタでもよい。

また、信号を変調するための方法であって、
同相および直交位相の差動信号を供給することと、
第１のパッシブミキサを用いて、同相および直交位相信号をミキシング周波数で第１の差動サブ回路にスイッチングすることと、
スイッチングイベントの前に、スイッチングされた同相または直交位相の差動信号に依存する値の電荷を第１の差動サブ回路の入力に蓄積することと、
スイッチングイベントの後に、第１のパッシブミキサの入力および第１の差動サブ回路の入力の少なくとも一方にさらなる電荷を供給することであり、さらなる電荷は、スイッチングイベントの前に第１の差動サブ回路の入力に蓄積された電荷とは逆である、ことと
を含む、方法が提供される。

同相および直交位相信号を供給することは、同相および直交位相信号をベースバンドフィルタリングすることを含みうる。

第１の差動サブ回路は、第１の差動増幅器を備えてもよく、方法は、スイッチングされた同相および直交位相の差動信号を増幅することをさらに含みうる。第１の差動増幅器は、ＩおよびＱチャネルを単一チャネルに組み合わせうる。

方法は、任意選択的に、重なり合わない複数の期間において、同相および直交位相の差動信号を第１の差動サブ回路にスイッチングすることであり、連続する期間が、スイッチングイベントにより分離されている、ことを含み、スイッチングイベントの後にさらなる電荷を供給するステップは、第２のパッシブミキサを用いて、同相および直交位相の差動信号をミキシング周波数で第２の差動サブ回路にスイッチングすることを含み、方法は、第２のパッシブミキサを用いて、各期間において、第１の差動サブ回路の入力に前の期間に蓄積された電荷とは逆の電荷を、第１のパッシブミキサの入力にスイッチングすることであり、前記逆の電荷は、第２の差動サブ回路の入力に前記前の期間に蓄積されている、ことをさらに含む。

任意選択的に、第１のパッシブミキサを用いてスイッチングするステップは、第１の期間において、正および負の差動同相信号をそれぞれ第１のサブ回路の正入力および負入力に選択的に結合することと、第３の期間において、正および負の差動同相信号をそれぞれ第１のサブ回路の負入力および正入力に選択的に結合することと、第１の期間と第３の期間との間の第２の期間において、正および負の差動直交位相信号をそれぞれ第１のサブ回路の正入力および負入力に選択的に結合することと、第３の期間に続く第４の期間において、正および負の差動直交位相信号をそれぞれ第１のサブ回路の負入力および正入力に選択的に結合することとを含み、第２のパッシブミキサを用いてスイッチングすることは、第１の期間において、正および負の差動同相信号をそれぞれ第２のサブ回路の正入力および負入力に選択的に結合することと、第３の期間において、正および負の差動同相信号をそれぞれ第２のサブ回路の負入力および正入力に選択的に結合することと、第４の期間において、正および負の差動直交位相信号をそれぞれ第２のサブ回路の正入力および負入力に選択的に結合することと、第２の期間において、正および負の差動直交位相信号をそれぞれ第２のサブ回路の負入力および正入力に選択的に結合することとを含む。

任意選択的に、第１のパッシブミキサを用いてスイッチングすることは、第１の期間において、正および負の差動同相信号をそれぞれ第１の差動サブ回路の正入力および負入力に選択的に結合することと、第３の期間において、正および負の差動同相信号をそれぞれ第１の差動サブ回路の負入力および正入力に選択的に結合することと、第１の期間と第３の期間との間の第２の期間において、正および負の差動直交位相信号をそれぞれ第１の差動サブ回路の正入力および負入力に選択的に結合することと、第３の期間に続く第４の期間において、正および負の差動直交位相信号をそれぞれ第１の差動サブ回路の負入力および正入力に選択的に結合することとを含み、方法は、正および負の差動同相信号を、第１の期間において、それぞれ第２の差動サブ回路の正入力および負入力に、第３の期間において、それぞれ第２の差動サブ回路の負入力および正入力に選択的に結合することと、正および負の差動直交位相信号を、第４の期間において、それぞれ第２の差動サブ回路の正入力および負入力に、第２の期間において、それぞれ第２の差動サブ回路の負入力および正入力に選択的に結合することとをさらに含み、方法は、第１の期間および第３の期間において、第１の差動サブ回路の正入力および負入力をそれぞれ第２の差動サブ回路の正入力および負入力に選択的に結合することと、第２の期間および第４の期間において、第１の差動サブ回路の正入力および負入力をそれぞれ第２の差動サブ回路の負入力および正入力に選択的に結合することとをさらに含む。

以下の添付の図面を参照して、例を用いて本発明について記述する。

当該分野で既知の送信機の一部を例示する図。 図１の送信機のパッシブミキサのスイッチを制御するための２５％デューティサイクルクロック（局部発振器）信号を示す図。 図１の回路の動作を分析するために使用される、スイッチングされるコンデンサ回路を示す図。 図３ａのスイッチングされるコンデンサ回路と等価な抵抗器を示す図。 本発明の一実施形態による送信機の一部を例示する図。 図４の実施形態におけるパッシブミキサのスイッチおよび他のスイッチを制御するための２５％デューティサイクルクロック（局部発振器）信号を示す図。 本発明の別の実施形態による別の送信機の一部を例示する図。 図６の送信機用の回路モデルを例示する図。 図１の回路のベースバンドフィルタおよび本発明のある実施形態による回路のベースバンドフィルタのそれぞれの周波数応答を示す図。

これらの図は、図式であり、縮尺に従って描かれていないことに留意するべきである。これらの図の部分の相対寸法および比率のサイズは、明確性および簡便性のために、図面では誇張または縮小して示されている。ダイアグラムの一部では、明確性および簡潔性のために一部の要素が省略または簡略化されていることがある。

一実施形態によれば、同相（Ｉ）および直交位相（Ｑ）の差動信号を受信できるパッシブミキサを含む回路が提供される。パッシブミキサは、差動同相および直交位相信号を受信し、ミキシング周波数で同信号を第１の差動サブ回路にスイッチングするように構成される。以下の例では、第１の差動サブ回路は差動増幅器である。

差動増幅器は、スイッチングされた差動同相および直交位相信号を差動入力対で受信するように構成される。増幅器の各入力でのキャパシタンスが、スイッチングされた同相および直交位相信号に比例する電荷を蓄積する。このキャパシタンスは、寄生容量、または回路に計画的に含まれたコンデンサ（または両方の組合せ）を含みうる。

加えて、回路は電荷キャンセラを備える。電荷キャンセラは、ミキサ入力または差動（増幅器）入力対のいずれか（または両方）に、（前の時点で）第１のパッシブミキサの動作により差動入力対に蓄積されている電荷とは逆の電荷を供給するように構成される。より詳細には、電荷キャンセラ回路は、各スイッチングイベントの後に補償用電荷を供給するように構成される。補償用電荷は、スイッチングイベントの前に増幅器入力に蓄積された電荷を補償することが意図される。かような方法で、電荷キャンセラは、スイッチングイベントの前に発生した電荷を軽減するかまたは実質的にキャンセルし、よって、ＩチャネルとＱチャネルとの間のコンタミネーションまたはクロストークを抑制または除去できるように構成されることができる。特に、電荷キャンセラは、スイッチングイベントの前に増幅器入力に蓄積された電荷と同じかまたは実質的に同じ大きさであるが、逆の（負または反転した）極性の電荷を提供するように構成されうる。

本明細書に記述する実施形態の利点をより良く説明するために、図１に示した部分的な送信機回路について分析する。

サブ回路３１の入力でのキャパシタンスは、パッシブミキサ２１のスイッチと共に、図３ａに示すスイッチングされるコンデンサ回路を形成する。図１に示した差動回路の両半分が同一の方法で挙動し、よって、Ｉ（−）およびＱ（−）との接続ならびに対応するスイッチを無視できるので、シングルエンド回路が仮定されていることに留意されたい。

図３ａに示すスイッチングされるコンデンサ回路は、１つのプレートを有するキャパシタンスＣ_ＩＮで構成され、同プレートは、スイッチ２２とスイッチ２６との間に接続されたグランドに分流され、スイッチは、それぞれパッシブミキサの入力電圧Ｖ_ＩおよびＶ_Ｑに接続される。スイッチ２２および２６は、それぞれクロック信号ＬＯ１およびＬＯ２により制御される。クロック信号ＬＯ１とＬＯ２の波形は、図２に既に例示したように重なり合わない。電圧Ｖ_ＩおよびＶ_Ｑは、クロック信号ＬＯ１およびＬＯ２に対して非常に緩慢に変化していると仮定される。さらに、以下の分析では、スイッチ２２および２６は、理想的にオン抵抗がゼロ、オフ抵抗が無限大と仮定される。

図３ａに示す回路の左手側から右手側に１クロック周期にわたって流れる平均電流は、
により与えられることが示される。

ここで、Ｔは、ＬＯ１およびＬＯ２のクロック周期を表す（ＬＯ１とＬＯ２の両方が同じ周期を有する）。よって、図３ａのスイッチングされるコンデンサ回路は、図３ｂに示す連続時間抵抗器と同じように挙動し、ここで、等価な（離散時間）抵抗器Ｒ_ｅｑの値は、
により与えられる。

ここで、Ｆ_ＬＯは、クロック信号ＬＯ１およびＬＯ２のスイッチング周波数、すなわち１／Ｔである。

第２に、図１のベースバンドフィルタ１１は、ＩチャネルおよびＱチャネルのそれぞれのためのパッシブ一次（単一極）フィルタとして挙動すると仮定される。同フィルタがパッシブであるので、各チャネル用の一次フィルタをＲＣ回路としてモデリングできると仮定される。ＲＣフィルタへの入力はベースバンド電圧ＶＢＢである。これは、直列抵抗器Ｒ_ｐによってフィルタ出力ノードに結合される。フィルタ出力ノードは、コンデンサＣ_ｐを介してグランドに結合される。フィルタ出力ノードは、図１のミキサ２１への入力のうちの１つに結合される。それぞれのフィルタ出力ノードでのミキサへの入力電圧は、Ｉ位相およびＱ位相についてそれぞれＶＩおよびＶＱにより表される。

パッシブミキサが第４の位相（ＬＯ４により制御される）から第１の位相（ＬＯ１により制御される）にスイッチングするときのスイッチングイベントを考慮すると、以下の伝達関数を導くことができる。

（３）
ここで、
（４）
（５）
（６）
−ＶＱ（＋）項は、第４の位相において、ミキサの反転直交位相入力（およびベースバンドフィルタの出力）Ｑ（−）がサブ回路３１のトランジスタ３５のゲートに結合された、という事実を反映している。次の位相（第１の位相）の始めで、この電圧は、ミキサの非反転同相入力Ｉ（＋）に結合される。反転電圧と非反転電圧が等しく、互いに逆であると仮定される。つまり、ＶＩ（＋）＝−ＶＩ（−）およびＶＱ（＋）＝−ＶＱ（−）である。

同様にして、ミキサが第１の位相（ＬＯ１により制御される）から第２の位相（ＬＯ２により制御される）にスイッチングするときのスイッチングイベントを考慮すると、別の伝達関数を導くことができる。

（７）
ここで、
（８）
（９）
（１０）
ＬＯ３位相およびＬＯ４位相についてのシステムの分析は、同様の数式をもたらす。

これらの数式は、期待通り、回路の動作において１つの位相の信号が他の位相の信号から独立していないことを示している。特に、ＩチャネルとＱチャネルとの間にクロストークが存在する。結果として、ベースバンドフィルタは、スイッチングイベントに続いて、期待通りには機能しない。

クロストークの影響は、ベースバンドフィルタ１１の伝達関数の周波数シフト（または移動）である。先に上述した仮定に基づけば、周波数シフトは、
（１１）
と示すことができる。

理論的には、ベースバンドフィルタの出力とパッシブミキサの入力との間にバッファリングを導入することによって、この問題を軽減することができる。残念ながら、このことは、現実的な解決策ではない。バッファは、このアプローチを用いてクロストークを排除するために、高周波数で非常に高い利得を有する必要がある。さらに、各ミキサ入力に１つずつ、４つの別個のバッファが要求され、これらのバッファは、互いに十分に整合する必要がある。

図４は、（本発明の）ある実施形態による、電荷キャンセラを備える例示的な回路を示している。この実施形態では、例示的な回路は、送信機の一部である。図４は、パッシブミキサ２１と、図１に示した回路と同様な配置で構成されたサブ回路３１とを示している。図４のパッシブミキサは、図１のパッシブミキサと同一とすることができ、図４のサブ回路は、図１のサブ回路と同一とすることができる。図４の実施形態では、図１と同じように、サブ回路３１は増幅器である。よって、同じ参照数字が使用されている。この実施形態ではベースバンドフィルタ１１も存在するが、図４には、簡略化のために示していない。

図４の回路は、電荷を蓄積し、かつスイッチングイベントの後に電荷をミキサ２１またはサブ回路３１に供給するように構成された、電荷キャンセラ２２１、２２３、２２５、２２７、２３１をさらに備える。供給される電荷は、スイッチングイベントの前にサブ回路３１に蓄積される電荷とは逆である。図４に示す例では、電荷キャンセラは、サブ回路３１と同様の第２のサブ回路２３１を備える。特に、第２のサブ回路は、第２のサブ回路２３１の入力キャパシタンスが、サブ回路３１の入力キャパシタンスにできる限り整合するように設計される。本実施形態では、このことは、サブ回路３１と同じ回路構成および配置を有する第２のサブ回路２３１を提供することにより達成することができる。結果として、第２のサブ回路２３１は、サブ回路３１と同じように、入力寄生容量ＣＩＮ２（＋）およびＣＩＮ２（−）を有する。これらの寄生容量は、図４では、それぞれコンデンサ２３３および２３９により表されている。第２のサブ回路２３１の入力は、スイッチング回路網を介してサブ回路３１の入力に結合されるように構成される。言い換えれば、第２のサブ回路２３１は、スイッチング回路網によりパッシブミキサ２１の出力に結合されるように構成される。

この例では、第２のサブ回路２３１は第２の増幅器である。第２の増幅器は、それぞれトランジスタ２３５および２３７のゲートに結合される入力を有する。トランジスタ２３５および２３７のドレインは、ブロック２３６により概略的に表される、増幅器の残り部分に結合される。ブロック２３６は、この実施形態では増幅器であるサブ回路３１のブロック３６にできる限り整合することが好ましい。しかし、アンテナ負荷の代わりに、ブロック２３６は、等価な負荷をブロック３６のアンテナ負荷に提供する部品を含む。例えば、部品は、ブロック３６のアンテナ負荷と同じインピーダンスを呈しうる。サブ回路３１および２３１は、物理的な面および機能的な面の両方で互いに整合することが望ましい。

図４の実施形態に示すようなスイッチング回路網は、スイッチ対２２１および２２７を備え、同スイッチ対は、第１のスイッチングミキサすなわちＬＯ信号ＬＯ_ＯＤＤにより制御され、第２のサブ回路２３１の正入力ＩＮ２（＋）および負入力ＩＮ２（−）を、それぞれパッシブミキサ２１の正出力および負出力（またはサブ回路３１の正入力ＩＮ（＋）および負入力ＩＮ（−））に結合するように構成される。このことは、「正」入力が一緒に接続または結合され、「負」入力が一緒に接続または結合される、サブ回路入力と第２のサブ回路入力とのストレートカップリングと見られる。また、スイッチング回路網は、（第２のサブ回路２３１用の）第２のスイッチ対２２３および２２５をさらに備え、同スイッチ対は、第２のスイッチングミキサすなわちＬＯ信号ＬＯ_ＥＶＥＮにより制御され、第２のサブ回路２３１の正入力ＩＮ２（＋）および負入力ＩＮ２（−）を、それぞれパッシブミキサ２１の負出力および正出力（またはサブ回路３１の負入力ＩＮ（−）および正入力ＩＮ（＋））に結合するように構成される。このことは、「正」のサブ回路入力が「負」の第２のサブ回路入力に接続または結合され、「負」のサブ回路入力が「正」の第２のサブ回路入力に接続または結合される、サブ回路入力と第２のサブ回路入力とのクロスカップリングと見られる。

パッシブミキサのスイッチング回路網用の制御信号は、図５に示されている。パッシブミキサ２１では、局部発振器（ＬＯ）信号ＬＯ１ ２４１により制御される第１のスイッチ対２２および２５が、正および負の差動ベースバンド同相信号Ｉ（＋）およびＩ（−）を、それぞれサブ回路３１の正入力ＩＮ（＋）および負入力ＩＮ（−）に結合するように構成される。ＬＯ信号ＬＯ３ ２４５により制御される、ミキサの第２のスイッチ対２３および２４は、正および負の差動ベースバンド同相信号Ｉ（＋）およびＩ（−）を、それぞれサブ回路３１の負入力ＩＮ（−）および正入力ＩＮ（＋）に結合するように構成される。ＬＯ信号ＬＯ２ ２４３により制御される、ミキサの第３のスイッチ対２６および２９は、正および負の差動ベースバンド直交位相信号Ｑ（＋）およびＱ（−）を、それぞれサブ回路の正入力ＩＮ（＋）および負入力ＩＮ（−）に結合するように構成される。信号ＬＯ２は、ＬＯ１の「オン」周期とＬＯ３の「オン」周期との間に第３のスイッチ対２６および２９をスイッチングオンする。よって、第２の位相は、第１の位相と第３の位相との間に生じる。ＬＯ信号ＬＯ４ ２４７により制御される、ミキサの第４のスイッチ対２７および２８は、正および負の差動ベースバンド直交位相信号Ｑ（＋）およびＱ（−）を、それぞれサブ回路３１の負入力ＩＮ（−）および正入力ＩＮ（＋）に結合するように構成される。信号ＬＯ４は、ＬＯ３の「オン」周期後かつＬＯ１の次のサイクルの「オン」周期前に第４のスイッチ対をスイッチングオンする。よって、第４の位相は、第３の位相と第１の位相との間に生じる。

第２のサブ回路２３１用の第１のスイッチ対のためのＬＯ信号ＬＯ_ＯＤＤ２４９は、パッシブミキサの第１のスイッチ対または第２のスイッチ対がアクティブであるとき（言い換えれば、パッシブミキサが同相関連信号を結合するかまたはスイッチングするとき）に、アクティブとなるように構成される。第２のサブ回路２３１用の第２のスイッチ対のための制御信号ＬＯ_ＥＶＥＮ２５１は、パッシブミキサの第３のスイッチ対または第４のスイッチ対がアクティブであるとき（言い換えれば、パッシブミキサが直交位相関連信号を結合またはスイッチングするとき）に、アクティブとなるように構成される。

このことは、本明細書で議論するように、「Ｉ」（Ｉ（＋）、Ｉ（−））関連位相（ＬＯ１およびＬＯ３）と「Ｑ」（Ｑ（＋）、Ｑ（−））関連位相（ＬＯ２およびＬＯ４）とについての電荷フィードバックの極性非対称性を用いることによって、効果的な電荷キャンセル動作をもたらす。

電荷キャンセル効果は、図１の回路について上で前に議論したのと同様な態様でモデル化および分析することができる。ベースバンドフィルタ１１を各位相のパッシブ一次フィルタとみなし、等価な抵抗器をスイッチングされるコンデンサ回路網の代わりに用いて、第１の位相（Ｉ（＋）位相）が終わった後の第２の位相（Ｑ（＋）位相）の始めの回路の挙動をモデル化する伝達関数を導くことができる。コンデンサ３３により示される寄生容量ＣＩＮ（＋）がコンデンサ２３９の寄生容量ＣＩＮ２（−）に等しいとの仮定を用いて、等価な抵抗器Ｒ_ｅｑを以下のように定義することができる。

（１２）
ミキサの入力ノードＱ（＋）（ベースバンドフィルタの出力ノードＱ（＋））でキルヒホッフ電流則（ＫＣＬ）を用いて、このシステムの伝達関数を導くことができる。伝達関数は、整理して以下に示される。

（１３）
これは、ＶＱ（＋）がＶＩ（＋）に依存しないことを表し、よって、クロストークは除去されている。同様の分析は、ＶＩ（＋）がＶＱ（＋）に依存しないことを示す。

さらに、回路を分析して、ベースバンドフィルタについて得られた伝達関数（ここでは、Ｑチャネルについて書かれる）を以下のようにもたらすことができる。

（１４）
同様に、ベースバンドフィルタのベースバンド利得Ｇを以下のように導くことができる。

（１５）
対照的に、上で前に導いたように、電荷キャンセルを伴わないパッシブ一次ＲＣフィルタの利得は、以下の通りであった。

（１６）
よって、キャンセルスキームにより得られた信号ロスは、以下の通りである。

（１７）
ここで、Ｒ_ｐおよびＲ_ｅｑの合理的な値は、それぞれ１００オームおよび２００オームであり、このことは、電荷キャンセルによる２．５ｄＢのロスをもたらす。最悪の場合、Ｒ_ｅｑがゼロに近づくと、キャンセルによるロスは−６ｄＢに近づく。

ベースバンドフィルタの帯域幅ω_３ｄＢは、以下の通りである。

（１８）
対照的に、電荷キャンセルを伴わない帯域幅は、以下のように上で前に導かれた。

（１９）
よって、本実施形態による、フィルタ帯域幅の得られた増加を以下のように書くことができる。

（２０）
図６には、電荷キャンセラを備えるさらなる実施形態を示している。ふたたび、回路は送信機の一部である。回路は、パッシブミキサ２１と、図１および図４に示した回路と同様な配置で構成されたサブ回路３１とを備える。図６の実施形態では、図１および図４と同じように、サブ回路３１は増幅器である。この実施形態ではベースバンドフィルタ１１も存在するが、図６には、簡略化のために示していない。さらに、回路は、パッシブミキサ２１の入力に結合された電荷キャンセラを備える。この例では、電荷キャンセラは、第２のパッシブミキサ４２１および第２のサブ回路４３１を備える。第２のサブ回路４３１は第２の増幅器である。第２のサブ回路４３１の入力は、パッシブミキサ２１およびサブ回路３１と同様な構成で第２のパッシブミキサ４２１の出力に結合される。よって、第２のパッシブミキサ４２１および第２のサブ回路４３１は、（集合的に）パッシブミキサ２１およびサブ回路３１と並列に配置される。第２のサブ回路４３１は、図４の第２のサブ回路２３１と同様な構造であり、同様な参照数字４３３、４３６、４３９が、図４に示した要素２３３、２３６、２３９と同様または同一の要素を示している。図４の実施形態と同じように、第２のサブ回路４３１のトランジスタは、第２のサブ回路４３１の残り部分を概略的に表すブロック４３６、例えば、送信機に使用される増幅器の残り部分に結合される。図６のブロック４３６は、図４の実施形態のブロック２３６と実質的に同一でもよい。

第２のパッシブミキサ４２１は、直交位相信号をスイッチングする第１のパッシブミキサ２１とは逆極性の差動直交位相信号をスイッチングするように構成される点で、パッシブミキサ２１とは異なるように構成される（または制御される）。一実施形態では、このことは、第２のパッシブミキサ４２１のスイッチングを制御して、第１のパッシブミキサ２１の位相とは逆の位相で直交位相信号をスイッチングすること、すなわち、ＬＯ２スイッチングにＬＯ４を用いることによって（または逆もしかり）、実施することができる。代替的な実施形態（不図示）では、端子Ｑ（＋）およびＱ（−）と第２のパッシブミキサとの接続を単純に反転させることによって、逆極性のスイッチングを実施することができる。言い換えれば、第１のパッシブミキサ２１が、Ｑ（＋）に接続された入力を有する場合、第２のパッシブミキサは、Ｑ（−）に接続された対応する入力を有する。言い換えれば、図６に描写した実施形態では、極性変更は、ＬＯ信号ＬＯ２とＬＯ４とを交換することによって達成される。代替的な実施形態では、極性変更は、Ｑチャネルのベースバンド信号を交換することによって達成される。

より詳細には、第２のパッシブミキサ４２１は、正および負の差動ベースバンド同相信号Ｉ（＋）およびＩ（−）を、それぞれ第２のサブ回路４３１の正入力ＩＮ２（＋）および負入力ＩＮ２（−）に結合するように構成された第１の位相ＬＯ信号ＬＯ１により制御される、第１のスイッチ対４２２および４２５を備える。同様に、第２のパッシブミキサ４２１は、正および負の差動ベースバンド同相信号Ｉ（＋）およびＩ（−）を、それぞれ第２のサブ回路の負入力ＩＮ２（−）および正入力ＩＮ２（＋）に結合するように構成された第３の位相ＬＯ信号ＬＯ３により制御される、第２のスイッチ対４２３および４２４を備える。言い換えれば、パッシブミキサ２１および第２のパッシブミキサ４２１の動作は、同相関連スイッチングについて互いに同様または同一である。第１のパッシブミキサ２１の第１のスイッチ対２２、２５と第２のパッシブミキサ４２１の第１のスイッチ対４２２、４２５とは、同期して動作するように構成される。第１のパッシブミキサ２１の第２のスイッチ対２３、２４と、第２のパッシブミキサ４２１の第２のスイッチ対４２３、４２４とも、同期して動作するように構成される。

図６に示す実施形態では、パッシブミキサ２１の第３のスイッチ対２６、２９は、正および負の差動ベースバンド直交位相信号Ｑ（＋）およびＱ（−）を、それぞれ第１のサブ回路３１用の正入力ＩＮ（＋）および負入力ＩＮ（−）に結合するように構成される。これらの２つのスイッチは、第２のＬＯ信号ＬＯ２に基づいて制御される。対照的に、第２のパッシブミキサ４２１の第３のスイッチ対４２６、４２９は、正および負の差動ベースバンド直交位相信号Ｑ（＋）およびＱ（−）を、それぞれ第２のサブ回路４３１用の正入力ＩＮ２＋および負入力ＩＮ２−に結合するように構成されるが、これらの２つのスイッチは、第４のＬＯ信号ＬＯ４に基づいて制御される。

さらに、パッシブミキサ２１の第４のスイッチ対２７、２８は、正および負の差動ベースバンド直交位相信号Ｑ（＋）およびＱ（−）を、それぞれサブ回路３１用の負入力ＩＮ（−）および正入力ＩＮ（＋）に結合するように構成される。これらのスイッチは、第４のＬＯ信号ＬＯ４に基づいて制御される。対照的に、第２のパッシブミキサ４２１の第４のスイッチ対４２７、４２８は、同じように正および負の差動ベースバンド直交位相信号Ｑ（＋）およびＱ（−）を、それぞれ第２のサブ回路４３１の負入力ＩＮ２−および正入力ＩＮ２＋に結合するように構成されるが、これらのスイッチは、第２のＬＯ信号ＬＯ２に基づいて制御される。言い換えれば、パッシブミキサ２１および第２のパッシブミキサ４２１の動作は、直交位相関連スイッチングのために補完し合い、第１のパッシブミキサ２１の第３のスイッチ対２６、２９と第２のパッシブミキサ４２１の第４のスイッチ対４２７、４２８とは、同期して動作するように構成され、第１のパッシブミキサ２１の第４のスイッチ対２７、２８と第２のパッシブミキサ４２１の第３のスイッチ対４２６、４２９とは、同期して動作するように構成される。

このことは、局部発振器信号ＬＯ１により制御される第１の（Ｉ）位相と、ＬＯ信号ＬＯ２により制御される第２の（Ｑ）位相との間の、図６に示した回路のモデルを示す図７ａに関してさらに見られ、第２の位相ＬＯ２クロック信号の影響は、サブ回路３１の入力キャパシタンスＣＩＮ（＋）でサンプリングされたＩ（＋）電圧と、第２のサブ回路４３１の入力キャパシタンスＣＩＮ２（−）に蓄積されたＩ（−）電圧とを一緒に結合して、Ｑ（＋）ノードで互いに相殺する。

下の表は、図６に示した例示的な回路の動作の４つの位相におけるサブ回路３１の入力および第２のサブ回路４３１の入力のそれぞれでの電圧を示している。この表では、入力ＩＮ（＋）は、第１のサブ回路３１の正入力であり、入力ＩＮ（−）は負入力である。同様に、入力ＩＮ２（＋）は、第２のサブ回路４３１の正入力であり、入力ＩＮ２（−）は負入力である。

さらに、以下の表は、各ＬＯ位相の始めに各ミキサ入力にどの程度の電荷がダンプされるかを示している。

全てのケースにおいて、パッシブミキサの入力にダンプされる総電荷または実効電荷はゼロである。電荷がキャンセルされているので、ＩＱ（または直交）クロストーク、よって非対称性が除去される。

図７ｂに関して、二次または二極フィルタについての一連の伝達関数を示している。図７ｂの上側のグラフ５５１は、本来の伝達関数、言い換えれば、電荷キャンセルを伴わない回路の正および負の周波数を示している。ここで、ＩチャネルとＱチャネルとの間のクロストークの影響は、周波数（水平）軸の周りの非対称応答を生じさせることが見られる。図７ｂの下側のグラフ５５３は、本明細書に記述するような実施形態の適用に従う伝達関数の正および負の周波数についての対称応答を示している。言い換えれば、本明細書に記述するような電荷キャンセラは、ＤＣの周りに対称的な伝達関数を復元する。

いくつかの実施形態では、例えば、図６に示したようなデュアルミキサアプローチを用いて、第２のミキサ４２１のスイッチは、ミキサ２１のスイッチよりも小さなスイッチとして実装することができる。スイッチがトランジスタとして実装される実施形態では、このことは、第２のミキサ４２１のトランジスタが、第１のミキサ２１のスイッチよりも小さなサイズを有することができることを意味する。

本明細書に示す例では、電荷キャンセラは、スイッチング回路網２２１、２２３、２２５、２２７を介して第１のパッシブミキサ２１の出力に結合された第２のサブ回路２３１または第２のミキサ４２１に結合された第２のサブ回路４３１のいずれかによって実装される。第２のサブ回路（およびその不随するキャパシタンス）は、第２のサブ回路２３１または４３１内の負荷がサブ回路３１の現実の負荷（アンテナ負荷でありうる）を模倣することを試みる場合、サブ回路３１（およびその不随するキャパシタンス）に良好に整合することができる。いくつかの実施形態では、第２のサブ回路を負荷に結合しなくてもよいことが理解される。

さらに、いくつかの実施形態では、電荷キャンセラは、サブ回路３１の入力キャパシタンスと同様なまたは実質的に同様なキャパシタンス値のコンデンサとして実装されうる。例えば、コンデンサは、例えば、少なくとも１つのトランジスタゲートをスイッチング回路網または第２のパッシブミキサに結合すること、およびトランジスタ（１つ以上）の他の端子をグランドまたは電源電位などの異なる電位に結合することによって、コンデンサとして動作するように構成された少なくとも１つのトランジスタとして実現されうる。かような実施形態は、送信機回路に使用される部品の数またはシリコン領域を抑制しうる。

本明細書に記述するスイッチは、任意の好適なプロセス技術により実装できることが理解されるであろう。例えば、スイッチは、いくつかの実施形態では、ＭＯＳＦＥＴとして実装することができる。かようなスイッチの制御端子は、ＭＯＳＦＥＴのゲートとすることができる。

上述した実施形態では、各パッシブミキサ２１、４２１は、１つの単一「ミキサ」として記述された。しかし、当業者には明らかなように、このパッシブ「ミキサ」は、同相信号をスイッチングするＩチャネルミキサと、直交位相信号をスイッチングするＱチャネルミキサとを備える、２つの別個のミキサ部品とみなすことができ、または実際に２つの別個のミキサ部品として実装することができる。これは、専門用語、回路レイアウト、または分業の問題である。本発明の範囲は、各パッシブミキサが同相信号と直交位相信号の両方をスイッチングする複合スイッチによりモノリシックに実装される例に限定されない。

また、上述した実施形態では、パッシブミキサ２１の入力は、ベースバンドフィルタ１１の出力に結合された。このことは重要ではない。他の実施形態では、パッシブミキサ２１への入力は、非限定的に、デジタルアナログコンバータ（ＤＡＣ）の出力にある再構成フィルタを含む、各種の他のソースから供給されうる。かような例では、ベースバンド処理の実質的に全てが、ＤＡＣの上流にあるデジタルベースバンド処理装置のデジタルドメインで行われる。ベースバンドフィルタリングも、デジタルドメインで行われうる。

ベースバンドフィルタ１１を含む実施形態では、このフィルタは、任意の好適なタイプでもよい。例示的な実施形態の説明および数理分析を簡略化するために、上では一次（単一極）パッシブフィルタの例が単なる例として使用されている。フィルタの周波数応答シフトの問題は、一次フィルタについては、（数理的に）容易に導かれるが、同様の問題は、例えば、より高次のフィルタでも見出されうる。

さらに、上述した実施形態では、送信機回路（その一部が図１、図３、および図５に示される）は、回路の一例にすぎない。実施形態が送信機の一部であることは重要ではない。同じように、例に示したようにミキサ出力が増幅器に結合されることは重要ではない。ミキサ出力は、別のタイプの差動サブ回路に結合されてもよい。ミキサ出力が差動増幅器または別のタイプの差動サブ回路のいずれに結合されるにせよ、結合は、直接的である必要はない。ミキサ出力は、追加の回路要素を通じて差動サブ回路に間接的に結合されてもよい。

サブ回路の機能および実装は、本発明にとって重要ではなく、ミキサ出力へのキャパシタンス式の高インピーダンスノードを表す任意のブロックであってもよい。高インピーダンスノードとは、グランドなどの他のノードへのいかなる低インピーダンスパスも有しておらず、よって電荷を蓄積するノードを意味する。かようなサブ回路の例としては、増幅器、さらなるパッシブ（もしくはアクティブ）ミキサまたはインピーダンス整合回路網が挙げられる。

前述の説明では、第１、第２、第３および第４の位相は、それぞれのＬＯ信号を指す。「位相」は、ＬＯ信号または位相の影響として「期間」を形成する。ハイまたは「アクティブ」である位相（ＬＯ信号）は、期間を形成する。請求項では、潜在的な多義性を避けるために、表現「期間」は、排他的に用いられる。

図４の実施形態では、電荷キャンセラは、第２のサブ回路用の２つのスイッチ対を含んでいた。これらは、それぞれ２つのＬＯ信号ＬＯ_ＯＤＤおよびＬＯ_ＥＶＥＮにより制御された。代替的な実施形態では、これらの信号ＬＯ_ＯＤＤおよびＬＯ_ＥＶＥＮにより制御される２つのスイッチ対の代わりに、第２のサブ回路用の４つのスイッチ対、すなわち、第１のパッシブミキサの第１のスイッチ対を制御するＬＯ信号ＬＯ１と、第１のパッシブミキサの第２のスイッチ対を制御するＬＯ信号ＬＯ３とによりそれぞれ制御される第１および第２のスイッチ対であり、両方のスイッチ対が、第１のサブ回路の正入力および負入力を、それぞれ第２のサブ回路の正入力および負入力に結合するように構成される、第１および第２のスイッチ対と、第１のパッシブミキサの第３のスイッチ対を制御するＬＯ信号ＬＯ２と、第１のパッシブミキサの第４のスイッチ対を制御するＬＯ信号ＬＯ４とによりそれぞれ制御される第３および第４のスイッチ対であり、両方のスイッチ対が、第１のサブ回路の正入力および負入力を、それぞれ第２のサブ回路の負入力および正入力に結合するように構成される、第３および第４のスイッチ対とが存在してもよい。言い換えれば、ＬＯ_ＯＤＤおよびＬＯ_ＥＶＥＮにより制御される２つのスイッチ対は、信号ＬＯ１、ＬＯ２、ＬＯ３、およびＬＯ４により制御される４つのスイッチ対により置き換えることができる。

上述した実施形態が本発明を限定するのではなく例示することと、添付の請求項の範囲から逸脱せずに当業者が多くの代替的な実施形態を設計できることとに留意するべきである。請求項では、括弧内のいかなる参照符号も、請求項を限定するとみなされるべきではない。単語「備える（ｃｏｍｐｒｉｓｉｎｇ）」は、請求項に挙げられた以外の要素またはステップの存在を除外しない。要素の前の単語「１つの（ａ）」または「１つの（ａｎ）」は、かかる要素の複数の存在を除外しない。実施形態は、いくつかの別個の要素を備えるハードウェアを用いて実施することができる。いくつかの手段を列挙する装置クレームでは、それらの手段のいくつかを１つの同じハードウェアにより具体化してもよい。特定の手段が、互いに異なる従属請求項に記載されているという単なる事実は、それらの手段の組合せを有利に使用できないことを示すものではない。さらに、添付の請求項では、「Ａ、Ｂ、およびＣのうちの少なくとも１つ」を備えるリストは、（Ａおよび／またはＢ）および／またはＣと解釈されるべきである。

さらに、一般的に、各種の実施形態は、ハードウェアもしくは特定用途回路、ソフトウェア、ロジックまたはそれらの任意の組合せにおいて実施されうる。例えば、いくつかの態様は、ハードウェアにおいて実施されうるが、他の態様は、コントローラ、マイクロプロセッサまたは他のコンピューティング装置により実行されうるファームウェアまたはソフトウェアにおいて実施されうるが、これらは限定的な例ではない。本明細書に記述する各種の態様は、ブロック図、フローチャートとしてまたは何らかの他の図形表現を用いて例示または記述されうるが、本明細書に記述するこれらのブロック、装置、システム、技術または方法は、非限定的な例として、ハードウェア、ソフトウェア、ファームウェア、特定用途回路もしくはロジック、汎用ハードウェアもしくはコントローラまたは他のコンピューティング装置、またはそれらの何らかの組合せにおいて実施されうることが理解される。

本明細書に記述する実施形態は、装置のデータ処理装置により実行可能な、プロセッサエンティティ内などにあるコンピュータソフトウェア、ハードウェア、またはソフトウェアとハードウェアの組合せにより実施されうる。さらに、この点に関して、図にあるようなロジックフローのいかなるブロックも、プログラムステップ、相互接続されたロジック回路、ブロックおよび機能、またはプログラムステップ、ロジック回路、ブロックおよび機能の組合せを表しうることに留意するべきである。ソフトウェアは、プロセッサ内に実装されたメモリチップもしくはメモリブロックなどの物理的な媒体、ハードディスクもしくはフロッピーディスクなどの磁気媒体、例えばＤＶＤおよびそのデータバリアントＣＤなどの光媒体に記憶されうる。

メモリは、ローカルな技術環境に適した任意のタイプとすることができ、半導体ベースの記憶素子、磁気記憶素子およびシステム、光記憶素子およびシステム、固定メモリおよびリムーバブルメモリなどの任意の好適なデータ記憶技術を使用して実装してもよい。データ処理装置は、ローカルな技術環境に適した任意のタイプとすることができ、非限定的な例として、汎用コンピュータ、特定用途コンピュータ、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、ゲートレベル回路およびマルチコアプロセッサアーキテクチュアベースのプロセッサのうちの１つ以上を挙げうる。

Claims (15)

1. 同相（Ｉ）および直交位相（Ｑ）の差動信号を受信するように構成されたミキサ入力を有する第１のパッシブミキサ（２１）と、
   第１の差動サブ回路（３１）と
   を備える回路であって、
   前記第１のパッシブミキサは、前記同相（Ｉ）および直交位相（Ｑ）の差動信号をミキシング周波数で前記第１の差動サブ回路にスイッチングするように構成されており、
   前記第１の差動サブ回路（３１）は、スイッチングされた前記同相（Ｉ）および直交位相（Ｑ）の差動信号を前記第１のパッシブミキサ（２１）から受信するように構成された差動入力対を有し、各入力は、スイッチングされた前記同相または直交位相信号に依存する電荷を蓄積できるキャパシタンスを有し、
   前記回路は、前記第１のパッシブミキサの動作により前記差動入力対に前の期間に蓄積されている電荷とは逆の電荷を、前記ミキサ入力および前記差動入力対のうちの少なくとも一方に供給するように構成された電荷キャンセラをさらに備える、
   回路。
2. 前記電荷キャンセラは、前記第１のパッシブミキサおよび前記第１の差動サブ回路と並列をなす、第２のパッシブミキサ（４２１）および第２の差動サブ回路（４３１）を備える、請求項１に記載の回路。
3. 前記第１のパッシブミキサは、重なり合わない複数の期間において、前記差動信号を前記第１の差動サブ回路にスイッチングするように構成されており、前記第２の差動サブ回路（４３１）は、差動入力対を有し、前記第２のパッシブミキサは、各期間において、前記第１の差動サブ回路の前記差動入力対に前の期間に蓄積された電荷とは逆の電荷を前記ミキサ入力にスイッチングするように構成されており、前記逆の電荷は、前記第２の差動サブ回路の前記差動入力対に前記前の期間に蓄積されている、請求項２に記載の回路。
4. 前記第１の差動サブ回路（３１）の前記差動入力対は、正入力および負入力を備え、前記第１のパッシブミキサ（２１）は、
   正および負の差動同相信号をそれぞれ前記第１の差動サブ回路の前記正入力および前記負入力に結合するように構成された第１のスイッチ対（２２、２５）と、
   前記正および負の差動同相信号をそれぞれ前記第１の差動サブ回路の前記負入力および前記正入力に結合するように構成された第２のスイッチ対（２３、２４）と、
   正および負の差動直交位相信号をそれぞれ前記第１の差動サブ回路の前記正入力および前記負入力に結合するように構成された第３のスイッチ対（２６、２９）と、
   前記正および負の差動直交位相信号をそれぞれ前記第１の差動サブ回路の前記負入力および前記正入力に結合するように構成された第４のスイッチ対（２７、２８）と
   を備え、
   前記第２の差動サブ回路（４３１）の前記差動入力対は、正入力および負入力を備え、前記第２のパッシブミキサ（４２１）は、
   前記正および負の差動同相信号をそれぞれ前記第２の差動サブ回路の前記正入力および前記負入力に結合するように構成された第１のスイッチ対と、
   前記正および負の差動同相信号をそれぞれ前記第２の差動サブ回路の前記負入力および前記正入力に結合するように構成された第２のスイッチ対と、
   前記正および負の差動直交位相信号をそれぞれ前記第２の差動サブ回路の前記正入力および前記負入力に結合するように構成された第３のスイッチ対（４２６、４２９）と、
   前記正および負の差動直交位相信号をそれぞれ前記第２の差動サブ回路の前記負入力および前記正入力に結合するように構成された第４のスイッチ対（４２７、４２８）と
   を備え、
   前記第１のパッシブミキサの前記第１のスイッチ対と前記第２のパッシブミキサの前記第１のスイッチ対とは、同期して動作するように構成されており、前記第１のパッシブミキサの前記第２のスイッチ対と前記第２のパッシブミキサの前記第２のスイッチ対とは、同期して動作するように構成されており、前記第１のパッシブミキサの前記第３のスイッチ対と前記第２のパッシブミキサの前記第４のスイッチ対とは、同期して動作するように構成されており、前記第１のパッシブミキサの前記第４のスイッチ対と前記第２のパッシブミキサの前記第３のスイッチ対とは、同期して動作するように構成されている、
   請求項２または３に記載の回路。
5. 前記電荷キャンセラは第２の差動サブ回路（２３１）を備え、前記第２の差動サブ回路（２３１）は、前記第１のパッシブミキサ（２１）が前記同相（Ｉ）の差動信号を前記第１の差動サブ回路（３１）にスイッチングするように構成される第１の構成において、前記第１のパッシブミキサ（２１）の出力に結合されるように構成されており、前記第２の差動サブ回路（２３１）は、前記第１のパッシブミキサ（２１）が前記直交位相信号を前記第１の差動サブ回路（３１）にスイッチングするように構成される反転された極性構成において、前記パッシブミキサ（２１）の前記出力に結合されるようにさらに構成されている、請求項１に記載の回路。
6. 前記第１のパッシブミキサは、重なり合わない複数の期間において、前記差動信号を前記第１の差動サブ回路にスイッチングするように構成されており、前記第２の差動サブ回路（２３１）は、差動入力対を有し、前記回路は、各期間において、前記第１の差動サブ回路の前記差動入力対に、それらの入力に前の期間に蓄積された電荷とは逆の電荷をスイッチングするように構成されており、前記逆の電荷は、前記前の期間に前記第２の差動サブ回路（２３１）の前記差動入力対に蓄積されている、請求項５に記載の回路。
7. 前記第１の差動サブ回路（３１）の前記差動入力対は、正入力および負入力を備え、前記第２の差動サブ回路（２３１）は、正入力および負入力を備える差動入力対を備え、前記第１のパッシブミキサ（２１）は、
   正および負の差動同相信号をそれぞれ前記第１の差動サブ回路の正入力および負入力に結合するように構成された第１のスイッチ対（２２、２５）と、
   前記正および負の差動同相信号をそれぞれ前記第１の差動サブ回路の前記負入力および前記正入力に結合するように構成された第２のスイッチ対（２３、２４）と、
   正および負の差動直交位相信号をそれぞれ前記第１の差動サブ回路の前記正入力および前記負入力に結合するように構成された第３のスイッチ対（２６、２９）と、
   前記正および負の差動直交位相信号をそれぞれ前記第１の差動サブ回路の前記負入力および前記正入力に結合するように構成された第４のスイッチ対（２７、２８）と
   を備え、
   前記回路は、
   前記第１の差動サブ回路の前記正入力および前記負入力をそれぞれ前記第２の差動サブ回路の前記正入力および前記負入力に結合するように構成された、前記第２の差動サブ回路用の第１のスイッチ対（２２１、２２７）と、
   前記第１の差動サブ回路の前記正入力および前記負入力をそれぞれ前記第２の差動サブ回路用の前記負入力および前記正入力に結合するように構成された、前記第２の差動サブ回路用の第２のスイッチ対（２２３、２２５）と
   を備え、
   前記第２の差動サブ回路用の前記第１のスイッチ対は、前記第１のパッシブミキサの第１のスイッチ対または第２のスイッチ対がオンであるときにオンとなるように構成されており、前記第２の差動サブ回路用の前記第２のスイッチ対は、前記第１のパッシブミキサの第３のスイッチ対または第４のスイッチ対がオンであるときにオンとなるように構成されている、
   請求項５または６に記載の回路。
8. 前記第２の差動サブ回路（２３１；４３１）は、前記第１の差動サブ回路の前記差動入力対の前記キャパシタンスに等しいキャパシタンスの差動入力対を有する、請求項２から７のいずれか一項に記載の回路。
9. 前記第２の差動サブ回路は、前記第１の差動サブ回路と同一である、請求項８に記載の回路。
10. 前記第１の差動サブ回路、前記第２の差動サブ回路、または、前記第１の差動サブ回路及び前記第２の差動サブ回路は、
    差動増幅器、
    ミキサ、および
    フィルタ
    のうちの１つ以上を備えるかまたは１つ以上で構成されている、請求項２から９のいずれか一項に記載の回路。
11. 前記同相（Ｉ）および直交位相（Ｑ）の差動信号を前記第１のパッシブミキサ（２１）に供給するように構成されたフィルタ（１１）をさらに備える、請求項１から１０のいずれか一項に記載の回路。
12. 信号を変調するための方法であって、
    同相（Ｉ）および直交位相（Ｑ）の差動信号を供給することと、
    第１のパッシブミキサ（２１）を用いて、前記同相および直交位相信号をミキシング周波数で第１の差動サブ回路（３１）にスイッチングすることと、
    スイッチングイベントの前に、スイッチングされた前記同相または直交位相の差動信号に依存する値の電荷を前記第１の差動サブ回路（３１）の入力に蓄積することと、
    前記スイッチングイベントの後に、前記第１のパッシブミキサの入力および前記第１の差動サブ回路（３１）の前記入力の少なくとも一方にさらなる電荷を供給することであり、前記さらなる電荷は、前記スイッチングイベントの前に前記第１の差動サブ回路の前記入力に蓄積された電荷とは逆である、ことと
    を含む、方法。
13. 重なり合わない複数の期間において、前記同相および直交位相の差動信号を前記第１の差動サブ回路（３１）にスイッチングすることであり、連続する期間が、スイッチングイベントにより分離されている、ことを含み、
    前記スイッチングイベントの後にさらなる電荷を供給することは、第２のパッシブミキサ（４２１）を用いて、前記同相および直交位相の差動信号を前記ミキシング周波数で第２の差動サブ回路（４３１）にスイッチングすることを含み、前記方法は、前記第２のパッシブミキサを用いて、各期間において、前記第１の差動サブ回路の前記入力に前の期間に蓄積された電荷とは逆の電荷を、前記第１のパッシブミキサの前記入力にスイッチングすることであり、前記逆の電荷は、前記第２の差動サブ回路（４３１）の入力に前記前の期間に蓄積されている、ことをさらに含む、
    請求項１２に記載の方法。
14. 前記第１のパッシブミキサ（２１）を用いてスイッチングすることは、
    第１の期間において、正および負の差動同相信号をそれぞれ前記第１の差動サブ回路の正入力および負入力に選択的に結合することと、
    第３の期間において、前記正および負の差動同相信号をそれぞれ前記第１の差動サブ回路の前記負入力および前記正入力に選択的に結合することと、
    前記第１の期間と前記第３の期間との間の第２の期間において、正および負の差動直交位相信号をそれぞれ前記第１の差動サブ回路の前記正入力および前記負入力に選択的に結合することと、
    前記第３の期間に続く第４の期間において、前記正および負の差動直交位相信号をそれぞれ前記第１の差動サブ回路の前記負入力および前記正入力に選択的に結合することと を含み、
    前記第２のパッシブミキサ（４２１）を用いてスイッチングすることは、
    前記第１の期間において、前記正および負の差動同相信号をそれぞれ前記第２の差動サブ回路の正入力および負入力に選択的に結合することと、
    前記第３の期間において、前記正および負の差動同相信号をそれぞれ前記第２の差動サブ回路の前記負入力および前記正入力に選択的に結合することと、
    前記第４の期間において、前記正および負の差動直交位相信号をそれぞれ前記第２の差動サブ回路の前記正入力および前記負入力に選択的に結合することと、
    前記第２の期間において、前記正および負の差動直交位相信号をそれぞれ前記第２の差動サブ回路の前記負入力および前記正入力に選択的に結合することと
    を含む、
    請求項１３に記載の方法。
15. 前記第１のパッシブミキサ（２１）を用いてスイッチングすることは、
    第１の期間において、正および負の差動同相信号をそれぞれ前記第１の差動サブ回路（３１）の正入力および負入力に選択的に結合することと、
    第３の期間において、前記正および負の差動同相信号をそれぞれ前記第１の差動サブ回路（３１）の前記負入力および前記正入力に選択的に結合することと、
    前記第１の期間と前記第３の期間との間の第２の期間において、正および負の差動直交位相信号をそれぞれ前記第１の差動サブ回路（３１）の前記正入力および前記負入力に選択的に結合することと、
    前記第３の期間に続く第４の期間において、前記正および負の差動直交位相信号をそれぞれ前記第１の差動サブ回路（３１）の前記負入力および前記正入力に選択的に結合することと
    を含み、
    前記方法は、
    前記正および負の差動同相信号を、
    −前記第１の期間において、それぞれ第２の差動サブ回路（２３１）の正入力および負入力に、
    −前記第３の期間において、それぞれ前記第２の差動サブ回路（２３１）の前記負入力および前記正入力に選択的に結合することと、
    前記正および負の差動直交位相信号を、
    前記第４の期間において、それぞれ前記第２の差動サブ回路（２３１）の前記正入力および前記負入力に、
    前記第２の期間において、それぞれ前記第２の差動サブ回路（２３１）の前記負入力および前記正入力に選択的に結合することと
    をさらに含み、
    前記方法は、
    前記第１の期間および前記第３の期間において、前記第１の差動サブ回路（３１）の前記正入力および前記負入力をそれぞれ前記第２の差動サブ回路（２３１）の前記正入力および前記負入力に選択的に結合することと、
    前記第２の期間および前記第４の期間において、前記第１の差動サブ回路（３１）の前記正入力および前記負入力をそれぞれ前記第２の差動サブ回路（２３１）の前記負入力および前記正入力に選択的に結合することと
    をさらに含む、
    請求項１２に記載の方法。