CN107534416B - 用于调制信号的电路和方法 - Google Patents

Abstract

用于调制信号的电路和方法。一种电路，包括：第一无源混频器(21)，具有配置为接收同相(I)和正交相位(Q)差分信号的混频器输入端，以及第一差分子电路(31)。所述第一无源混频器被配置为将上述同相(I)和正交相位(Q)差分信号以混合频率切换至第一差分子电路。第一差分子电路(31)具有一对差分输入端，配置为从第一无源混频器(21)接收同相(I)和正交相位(Q)差分信号，每个输入端具备能够存储依赖于切换的同相或者正交相位信号的电荷的电容。所述电路进一步包含电荷消除器，电荷消除器配置为向下列至少一项提供与通过第一无源混频器的操作而存储于所述一对差分输入端上的电荷相比相反的电荷：所述混频器输入端；以及一对差分输入端。

Description

用于调制信号的电路和方法

技术领域

本发明涉及一种混频信号的方法和设备。本发明尤其涉及一种利用在发送器中的无源混频器来混频信号的方法和设备。本发明可特别地与使用25％的占空比的直接转换IQ调制器的实现相关。

背景技术

使用25％的占空比的直接转换IQ调制器在本领域中已经得到了解。

这一种类的发送器的一个示例包含基带信号产生器，基带滤波器，无源混频器以及子电路。子电路可以是一个进一步的混频器，放大器(或者驱动放大器DA)，或者其他在天线之前连接的电路。在下面的描述中，假定放大器用于子电路。放大器的输入门可以是具有一些寄生电容的高阻抗输入。任意电容在无源混频器的操作的每个时间周期(或阶段)都会引起电荷存储于高阻抗放大器输入门，而且该电荷可通过混频器的切换机制在后续的时间周期反馈回滤波器的输出。由于混频器周期/阶段(I(+)，Q(+)，I(-)，Q(-))的顺序，反馈电荷引起I通道和Q通道之间不希望的交叉耦合。在图1的示例中，交叉耦合发生于基带滤波器的输出处，这就造成了该滤波器的频率响应可能位移一些有限的偏移频率的结果。

关于图1，其概要性地示出了示例的已知的发送器结构的一部分。该发送器包含基带滤波器11。至基带滤波器的输入可以来自数模转换器(DAC)(未示出)。图1中示出的基带滤波器11包含具有正I(+)和负I(-)差分输出的同相(I)滤波器13。此外，基带滤波器11包含具有正Q(+)和负Q(-)差分输出的正交相位(Q)滤波器15。此处，″正″和″负″输入和输出分别指的是非反向和反向差分输入和输出。本领域技术人员显然了解，一个端点在差分电路中被标记为″正″，另一个端点被标记为″负″，实质上是任意的。

发送器进一步包含无源混频器21。基带滤波器输出向无源混频器提供输入。混频器21包含开关对，其被配置为将正的和负的I差分输入I(+)和负I(-)以及正的和负的Q差分输入Q(+)和Q(-)切换或者选择性地耦合到混频器的差分输出端。混频器以这种方式运作：混频器在一个整的混频器循环的输出可以被划分为四个时间周期或者阶段。这些阶段由图2示出的控制开关的局部振荡器信号所确定。第一个阶段发生在开关22、25(由局部振荡器信号LO1控制)分别将正的和负的差分同相输入I(+)和I(-)耦合到混频器第一和第二差分输出端。第二阶段发生在开关26、29(由局部振荡器信号LO2控制)分别将正的和负的差分正交相位输入Q(+)和Q(-)耦合至混频器第一和第二差分输出端。第三阶段发生在开关23、24(由局部振荡器信号LO3控制)分别将正的和负的差分同相输入I(+)和I(-)耦合至混频器第二和第一差分输出端。第四阶段发生在开关27、28(由局部振荡器信号LO4控制)分别将正的和负的差分正交相位信号Q(+)和Q(-)耦合至混频器第二和第一差分输出端。在完成第一、第二、第三、第四个阶段的一个循环后，混频器可接着重复该循环。此处描述的混频器以混合(LO)频率向子电路31输出切换的信号。在处理中，它还将同相和正交相位差分信号合并为单一的一对差分信号，其被耦合至子电路31的输入端。

发送器进一步包含子电路31，例如放大器(或者驱动放大器DA)，其被配置为接收以及合并混频器21的差分输出。子电路31在图1中示出为具有耦合至混频器并配置为接收混频器21的输出的放大器的输入晶体管35和37的栅极的差分放大器。放大电路的其余部分(包括天线负载)由耦合至晶体管35和37的方块36概要性地表示出。寄生电容CIN(+)和CIN(-)在图1中由电容器33和39表示，其分别将晶体管35和37的栅极耦合接地。

子电路31的输入电容在每个LO阶段被充电，并且该电荷通过混频器的切换机制反馈回混频器的输入端。这一点可以通过，例如，正的同相I(+)部分的末端、电容器33、39分别被充电至电压VI(+)以及VI(-)来说明。随着混频器在第一周期和第二周期间切换，和来自第一周期的电压VI(+)以及VI(-)相关的电荷被反馈回混频器的正交相位输入Q(+)和Q(-)。

在混频器的循环中的周期或者阶段间的这种电荷的反馈，可能会导致发送器运作期间的不对称。不仅存在I通道和Q通道间的串扰，而且反馈电荷的极性在不同阶段是不同的——在一些过渡时期(也就是，在阶段LO2和LO4的开始)之后所述电荷被″加上″，但是在其他过渡时期(也就是，在LO1和LO3的开始)却被″减去″。

已经了解到要通过相对于混频器输入电容增加放大器输入电容而最小化上述结果，但是增加电容不能解决上述问题，而且会进一步引起问题，因为其减慢了放大器的运作因而降低了发送器的性能。

发明内容

根据本发明的一个方面，提供了一种电路，包含：

第一无源混频器，具有被配置为接收同相和正交相位差分信号的混频器输入端；以及

第一差分子电路，

其中第一无源混频器被配置为以混合频率切换同相信号和正交相位差分信号至第一差分子电路；以及

第一差分子电路具有一对差分输入端，被配置为从第一无源混频器接收切换的同相和正交相位差分信号，每一个输入端具有能够存储依赖于切换的同相或者正交相位信号的电荷的电容，

所述电路还包含电荷消除器，配置为将与通过第一无源混频器的操作所存储在一对差分输入端上的电荷相比相反的电荷提供至以下至少一项：混频器输入端；以及所述一对差分输入端。

所述电路可以包含在发送器中，且同相和正交相位差分信号可以由模拟电路元件来提供，比如滤波器，可选地为基带滤波器。可选地，在一些实施方式中，差分信号可以由数模转换器(DAC)直接提供，其基带处理在数字域中进行。发送器可以实现在下列中的至少一项中：蜂窝基站；无线网络接入点；以及包括但不限于移动电话(蜂窝电话)的用户设备。

电荷消除器可被配置为在切换事件之后提供相反的电荷，所述相反的电荷与切换事件之前存储于一对差分输入端上的电荷相反。所述电荷消除器可被配置为补偿或者减轻在切换事件之后、切换事件被反馈回至基带信号滤波器之前所产生的反馈电荷，从而减少或者消除之前描述的I和Q通道之间的不对称。

电荷消除器中的预定节点的电容可以与第一差分子电路的一对差分输入端的电容实质上相等。电荷消除器可以包括至少一个晶体管或电容器，且优选地包含一对晶体管或电容器，每一个被配置为存储与差分输入端中的一个上所存储的电荷实质上相同的电荷。在为晶体管的情况下，电荷可以存储于晶体管的栅极，其中晶体管的栅极的作用就像电容一样。所述晶体管可以是金属-氧化物-半导体(MOS)晶体管。

当信号被″切换至″，″耦合至″或者″提供至″特定的节点或者电路元件时，其可直接或者间接被耦合至那个节点或者电路元件。间接的耦合意味着信号可以通过一个或多个其他电路元件被耦合至特定的节点或电路元件。

在切换事件之前，电荷存储于第一差分子电路的每个差分输入端上。存储于正(非反向)输入端的电荷一般在量级上等于而极性上相反于存储于负(反向)输入端的电荷。在切换事件之后，这一电荷可通过第一无源混频器反馈回混频器输入端之一。电荷消除器被配置为，在切换事件之后，提供在与切换事件之前存储的电荷相比量级上实质上相同而极性上相反的电荷。这在此处也可以被称为″相反的电荷″。

第一差分子电路的输入端通常为高阻抗输入端。″高阻抗″通常意味着所述输入端呈现了高于100KQ的阻抗，优选地为高于500KΩ的阻抗，更优选地为高于1MΩ的阻抗，进一步更优选地高于10MQ的阻抗。一般来说，输入端处的电容可以包含寄生电容，和/或可以包含物理电容。

混频器通常包含多个开关。

切换事件可以包括打开(切断)或者闭合(接通)多个开关中的至少一个，且优选地包括打开至少一个开关以及闭合至少一个其他开关。特别地，在切换事件之前，第一差分子电路的一个输入端可以通过开关之一被耦合至第一无源混频器的一个输入端。切换事件之后，第一差分子电路的这一输入端将通过开关中的另一个耦合至第一无源混频器的另一个输入端。

在一些实施方式中，开关可以由一个或多个晶体管形成，或者可使用具有反向开关波形的CMOS开关。

电荷消除器可以包含第二无源混频器以及第二差分子电路，与第一无源混频器和第一差分子电路并行。

特别地，第一无源混频器的输出端可以耦合到第一差分子电路的输入端，优选地为直接耦合。第一无源混频器的输入端可以耦合到第二无源混频器的输入端，优选地为直接耦合。第二无源混频器的输出端可以耦合到第二差分子电路的输入端，优选地为直接耦合。

第一无源混频器优选地配置为在多个非重叠的时间周期内将差分信号切换至第一差分子电路，其中第二差分子电路具有一对差分输入端，而且其中第二无源混频器配置为在每个时间周期，将和前一时间周期存储于第一差分子电路的差分输入端上的电荷相反的电荷切换至混频器输入端，其中相反的电荷在所述前一时间周期内已经存储在第二子电路的差分输入端上。

在每个时间周期，第一差分子电路的输入端可以通过开关，被耦合至混频器的不同输入端。时间周期可以由切换事件来分隔。也就是说，切换事件发生在每个时间周期和下一个事件周期之间。

可选地，第一子电路的一对差分输入端包含正输入端和负输入端，第一无源混频器包含：第一对开关，被配置为将正的和负的差分同相信号分别耦合到第一子电路的正和负输入端，第二对开关，配置为将正的和负的差分同相信号分别耦合至第一子电路的负和正输入端；第三对开关，配置为将正的和负的差分正交相位信号分别耦合至第一子电路的正和负输入端；以及第四对开关，配置为将正的和负的差分正交相位信号分别耦合至第一子电路的负和正输入端，其中第二子电路的一对差分输入端包含正输入端和负输入端，其中第二无源混频器包含：第一对开关，配置为将正的和负的差分同相信号分别耦合至第二子电路的正和负输入端；第二对开关，配置为将正的和负的差分同相信号分别耦合至第二子电路的负和正输入端；第三对开关，配置为将正的和负的差分正交相位信号分别耦合至第二子电路的正和负输入端，以及第四对开关，配置为将正的和负的差分正交相位信号分别耦合至第二子电路的负和正输入端，其中第一无源混频器的第一对开关以及第二无源混频器的第一对开关被配置为同步操作，第一无源混频器的第二对开关和第二无源混频器的第二对开关被配置为同步操作，第一无源混频器的第三对开关和第二无源混频器的第四对开关被配置为同步操作，以及第一无源混频器的第四对开关和第二无源混频器的第三对开关别配置为同步操作。

两个或者更多的开关可以通过使用相同的控制信号控制它们，或者通过产生控制信号的复制或者反向版本，例如使用一个缓冲或者反相器，而被配置为相互地同步操作。所述控制信号可以是时钟信号。第一无源混频器第一对开关以及第二无源混频器第一对开关因此可以被第一时钟信号(或者被第一时钟信号的复制或者反向版本)控制；第一无源混频器第二对开关以及第二无源混频器第二对开关可以被第二时钟信号(或者被第二时钟信号的复制或反向版本)所控制；第一无源混频器第三对开关以及第二无源混频器第四对开关可以被第三时钟信号(或者被第三时钟信号的复制或反向版本)所控制；以及第一无源混频器第四对开关和第二无源混频器第三对开关可以被第四时钟信号(或者被第四时钟信号的复制或者反向版本)所控制。

上述时钟信号中的每一个优选地在任何其他时钟信号为高的时候则为低。优选地，在一个时钟的下降沿和下一个时钟的上升沿之间还有一个保护间隔。例如，这可能是使用NMOS晶体管的一种实现的情况。在一种使用PMOS的实现中，每个时钟信号在任何其他时钟信号为低的时候则为高。而且在每个时钟信号的上升沿和其下一个时钟信号的下降沿之间优选地存在一个保护间隔。

电荷消除器可选地包含第二差分子电路，所述第二差分子电路被配置为在第一无源混频器配置为将同相差分信号切换至第一子电路时在第一配置中耦合至第一无源混频器的输出端，第二差分子电路进一步地在第一无源混频器被配置为将正交相位信号切换至第一子电路时在相反极性配置中耦合至无源混频器的输出端。

相反极性配置意味着差分信号与第一配置相比以一种交叉耦合的配置而提供，也就是说，正的和负的差分信号得到交换。

第一无源混频器可以被配置为在多个非重叠的时间周期内将差分信号切换至第一差分子电路，其中第二差分子电路具有一对差分输入端，而且其中所述电路被配置为在每个时间周期，将和前一时间周期内存储于第一差分子电路的输入端上的电荷相反的电荷切换至第一差分子电路的差分输入端上，所述相反电荷在上述前一时间周期内就已经被存储在第二子电路的差分输入端上。

在每一个时间周期内，第一差分子电路的输入端可以被耦合到混频器的I和Q通道的不同输入端上。时间周期可以被切换事件分隔。也就是说，切换事件在每个时间周期和下一个时间周期之间发生。

可选地，第一子电路的一对差分输入端包含正输入端和负输入端，第二子电路包含一对差分输入端，包含正输入端和负输入端，以及第一无源混频器包含：第一对开关，被配置为将正的和负的差分同相信号分别耦合至第一子电路的正和负输入端；第二对开关，被配置为将正的和负的差分同相信号分别耦合至第一子电路的负和正输入端；第三对开关，配置为将正的和负的差分正交相位信号分别耦合至第一子电路的正和负输入端；以及第四对开关，配置为将正的和负的差分正交相位信号分别耦合至第一子电路的负和正输入端，其中所述电路包含：用于第二子电路的第一对开关，配置为将第一子电路的正和负输入端分别耦合至第二子电路的正和负输入端；用于第二子电路的第二对开关，配置为将第一子电路的正和负输入端分别耦合至第二子电路的负和正输入端，其中，可选地，第一对开关被配置为在第一无源混频器的第一对开关或者第二对开关闭合的时候为闭合，第二对开关配置为在第一无源混频器第三对开关或者第四对开关闭合的时候闭合。

切换可以在多个非重叠的时间周期内运行，如下所述。在第一个时间周期内，正的和负的同相信号分别被耦合到第一差分子电路的正和负输入端。在第二个时间周期，正的和负的正交相位信号分别被耦合至第一差分子电路的正和负输入端。在第三个时间周期，正的和负的同相信号分别被耦合到第一差分子电路的负和正输入端。在第四个时间周期，正的和负的正交相位信号分别被耦合到第一差分子电路的负和正输入端。

假定是这种情况，第二子电路的第一对开关被配置为在第一和第三周期(也就是″奇数″编码的周期)内是活跃的。第二子电路的第二对开关被配置为在第二和第四周期(也就是″偶数″编码的周期)内是活跃的。

每一对开关可以由时钟信号所控制。

第二差分子电路优选地具有一对差分输入端，其具有和第一差分子电路的差分输入端的电容实质上相等的电容。

所述第二差分子电路的一对差分输入端优选地能够存储电荷，其值依赖于切换的同相或正交相位差分信号。

第二差分子电路可以和第一差分子电路实质上相同。

第二差分子电路优选地和第一差分子电路具有相同的电路拓扑和/或布置，而且优选地提供在和第一差分子电路相同的半导体芯片上。

上述或每个差分子电路可以包含下列各项或者由下列各项组成：差分放大器，混频器，和滤波器。

特别地，第一差分子电路可以是第一差分放大器，第二差分子电路可以是第二差分放大器。第一差分放大器可以耦合到一个天线负载。第二差分放大器可以耦合到一个虚负载。虚负载优选地呈现一个和天线负载所呈现的阻抗实质上相同的阻抗。

所述电路可选地进一步包含一个滤波器，配置为向第一无源混频器提供同相和正交相位差分信号。

所述滤波器可以是基带滤波器。

还提供了一种调制信号的方法，包括：

提供同相和正交相位差分信号；

以混合频率、通过第一混频器切换同相和正交相位信号至第一差分子电路；

在切换事件之前，在第一差分子电路的输入端存储电荷，其值依赖于切换的同相或者正交相位差分信号；

在切换事件之后，提供进一步的电荷至下列至少一者：第一无源混频器的输入端，第一差分子电路的输入端，其中进一步的电荷和切换事件之前存储于第一差分子电路的输入端上的电荷是相反的。

提供同相和正交相位信号可以包括基带过滤同相和正交相位信号。

第一差分子电路可以包含第一差分放大器，而且该方法可以进一步包括放大切换的同相和正交相位差分信号。第一差分放大器还可以将I和Q通道合并到一个单一的通道。

所述方法可选地包括在多个非重叠的时间周期内切换同相和正交相位差分信号至第一差分子电路，连续的时间周期由切换事件所分隔，其中在切换事件之后提供进一步的电荷的步骤包括：在混合频率上，用第二无源混频器切换同相和正交相位差分信号至第二差分子电路，该方法还包括在每一个时钟周期，通过第二无源混频器，将和前一时间周期内存储于第一差分子电路的输入端上的电荷相反的电荷切换至第一无源混频器的输入端上，所述相反的电荷在上述前一时间周期内就已经被存储在第二差分子电路的输入端上。

可选地，通过第一无源混频器进行切换的步骤包括：在第一时间周期内，选择性地将正的和负的差分同相信号分别耦合至第一子电路的正和负输入端；在第三时间周期，选择性地将正的和负的差分同相信号分别耦合至第一子电路的负和正输入端；在第一和第三周期之间的第二周期，选择性地将正的和负的差分正交相位信号分别耦合至第一子电路的正和负输入端；在第三时间周期随后的第四时间周期中，选择性地将正的和负的差分正交相位信号分别耦合至第一子电路的负和正输入端，其中通过第二无源混频器切换包括：在第一时间周期内，选择性地将正的和负的差分同相信号分别耦合至第二子电路的正和负输入端；在第三时间周期内，选择性地将正的和负的差分同相信号分别耦合至第二子电路的负和正输入端；在第四时间周期内，选择性地将正的和负的差分正交相位信号分别耦合至第二子电路的正和负输入端；在第二时间周期内，选择性地将正的和负的差分正交相位信号分别耦合至第二子电路的负和正输入端。

可选地，通过第一无源混频器切换包含：在第一时间周期内，选择性地将正的和负的差分同相信号分别耦合至第一差分子电路的正和负输入端；在第三时间周期内，选择性地将正的和负的差分同相信号分别耦合至第一差分子电路的负和正输入端；在第一时间周期和第三时间周期之间的第二时间周期内，选择性地将正的和负的差分正交相位信号分别耦合至第一差分子电路的正和负输入端；在第三时间周期之后的第四时间周期内，选择性地将正的和负的差分正交相位信号分别耦合至第一差分子电路的负和正输入端，其中该方法进一步包括：选择性地将正的和负的差分同相信号：在第一时间周期内分别耦合至第二差分子电路的正和负输入端；在第三时间周期内，分别耦合至第二差分子电路的负和正输入端，选择性地将差分正交相位信号：在第四时间周期分别耦合至第二差分子电路的正和负输入端，在第二时间周期内分别耦合至第二差分子电路的负和正输入端，所述方法进一步包括：在第一和第三时间周期内，选择性地将第一差分子电路的正和负输入端分别耦合至第二差分子电路的正和负输入端；在第二和第四时间周期内，选择性地将第一差分子电路的正和负输入端分别耦合至第二差分子电路的负和正输入端。

附图说明

将参考附图对本发明通过示例的方式进行描述，其中，

图1展示了现有技术中已知的发送器的一部分；

图2示出了25％占空比的时钟(局部振荡器)信号，用于控制图1中的发送器的无源混频器的开关；

图3a示出了开关电容器电路，其将被用于分析图1中的电路的操作；

图3b示出了一种和图3a中的开关电容器电路等价的电阻器；

图4展示了根据本发明的实施方式的发送器的一部分；

图5示出了25％占空比的时钟(局部振荡器)信号，用于控制图4的实施方式中的无源混频器的开关以及其他开关；

图6展示了根据本发明的另一个实施方式的另一种发送器的一部分；

图7a展示了图6中的发送器的电路模型；

图7b分别展示了图1中的电路的基带滤波器，以及根据本发明的一个实施方式的基带滤波器的频率响应。

应当强调的是，这些附图都是概略性的，并不是按照比例绘制的。为了绘图中的清楚以及便捷，这些图中的部件的相关规模和比例都在尺寸上得到了扩大或者缩小。在一些图表中，为了清楚和简要可能已经省略或者简化了一些元件。

具体实施方式

根据一个实施方式，提供了一个电路，包含一个能够接收同相(I)和正交相位(Q)差分信号的无源混频器。所述无源混频器被配置为接收差分同相和正交相位信号，然后以混合频率将它们切换至第一差分子电路。在下面的示例中，第一差分子电路为差分放大器。

差分放大器被配置为在一对差分输入端处接收切换的差分同相和正交相位信号。每个放大器的输入端有一个电容，其存储了和切换的同相和正交相位信号成比例的电荷。这一电容可以包含寄生电容，或者特意包含在电路中的电容(或者两者的结合)。

此外，所述电路还包含电荷消除器。电荷消除器被配置为向混频器输入端，或者一对差分(放大器)输入端(或者两者)提供和经过第一无源混频器的操作(在一个更早的时间点)而存储于一对差分输入端上的电荷相反的电荷。更详细地，所述电荷消除器电路配置为在每个切换事件后提供补偿的电荷。所述补偿的电荷目的在于补偿在切换事件之前存储于放大器上的电荷。以这样的方式，电荷消除器可以被配置为减缓或者实质上消除切换事件之前产生的电荷，因而可以减少或者消除I和Q通道之间的污染或者串扰。特别地，电荷消除器可以被配置为提供与切换事件之前存储在放大器输入端上的电荷在电量上相同或者实质相同但是具有相反的(负的或者反向的)极性的电荷。

为了更好地解释所描述的实施方式的优点，将提供图1示出的部分发送器电路的解释。

子电路31的输入端处的电容，连同无源混频器21的开关，形成了图3a中示出的开关电容器电路。注意，假定为单端电路，因为图1中示出的差分电路的两半以相同的方式表现，因此，到I(-)和Q(-)的连接以及相应的开关可以被忽略。

图3a中描绘的开关电容器电路包含电容C_IN，其具有分流到地面的极板，连接于依次分别连接到无源混频器输入电压V_I和V_Q的开关22和开关26之间。开关22和26分别由时钟信号LQ1和LO2控制。时钟信号LO1和LO2的波形是不重叠的，如图2中已经展示的。假定电压V_I和V_Q相对于时钟信号LO1和LO2非常缓慢地变化。进一步地，在下面的分析中，假定开关22和26理想地具有零导通电阻和无限的断开电阻。

可以示出，一个时间周期内从图3a中示出的电路的左侧到右侧流动的平均电流可以表示为：

其中，T表示LO1和LO2的时钟周期(LO1和LO2都具有相同的周期)。这样图3a的开关电容器电路和图3b中示出的连续时间的电阻行为类似，其中等价的(离散时间)电阻R_eq表示为：

此处F_LO为时钟信号LO1和LO2的切换频率，即1/T。

第二，假定图1中的基带滤波器11充当为I通道和Q通道中任一者的无源一阶(单极)滤波器。由于它是无源的，假定每个通道的一阶滤波器可以被模型化为RC电路。RC滤波器的输入是一个基带电压VBB。这通过串行电阻R_p耦合到滤波器输出节点。滤波器输出节点通过电容器C_p耦合到地面。滤波器输出节点在图1中被耦合到混频器21的一个输入端。在相应的滤波器输出节点，混频器对于I-和Q-阶段的输入电压分别由VI和VQ表示。

通过考虑无源混频器在从第四阶段(由LO4控制)到第一阶段(由LO1控制)切换的切换事件，可以得到下列传递函数：

其中

-VQ(+)项反映了这一事实，在第四阶段期间，混频器的反向的正交相位输入(以及基带滤波器的输出)Q(-)，被耦合至子电路31的晶体管35的栅极。在下一阶段(第一阶段)的开始，这一电压被耦合至混频器的非反向同相输入I(+)。认为反向和非反向电压相互等值而相反。也就是，VI(+)＝-VI(-)，VQ(+)＝-VQ(-)。

以相同的方式，通过考虑当混频器从第一阶段(由LO1控制)切换至第二阶段(由LO2控制)的切换事件，可以得到另一个传递函数：

其中：

对于LO3和LO4阶段系统的分析产生相类似的等式。

这些公式，如所期待的，示出了在电路的运作中，一个阶段的信号并没有独立于其他阶段的信号。尤其地，I-和Q-通道之间存在串扰。结果，基带滤波器在切换事件过后不能如期待的那样表现。

串扰的效果是基带滤波器11的传递函数的频率漂移(或者转移(translation))。基于上述表述的假定，频率漂移可以表示为：

理论上，这一问题可以通过在基带滤波器的输出端和无源混频器的输入端之间引入缓冲所减缓。不幸的是，这并不是一个实用的解决方案。缓冲会需要有高频率的高增益，用于减少使用这种方法的串扰。此外，需要四个单独的缓冲以满足每个混频器的需要，这些缓冲将需要充分地相互匹配。

图4示出了根据一个(本发明的)实施方式的包含电荷消除器的电路的示例。在这个实施方式中，示例电路是发送器的一部分。图4示出了无源混频器21，以及具有与图1中示出的电路类似的布置的子电路31。图4中的无源混频器可以与图1中的无源混频器相同，图4中的子电路可以和图1中的子电路相同。在图4的实施方式中，和图1相似地，子电路31为放大器。相应地，将使用相同的引用标记。这一实施方式中也出现了基带滤波器11，尽管为了简单起见并没有在图4中示出。

图4中的电路还包含电荷消除器221、223、225、227、231，配置为在切换事件之后存储电荷，以及向混频器21或者子电路31提供电荷。所提供的电荷与切换事件之前存储于子电路31的电荷相反。在图4示出的示例中，电荷消除器包含一个和子电路31类似的第二子电路231。尤其地，第二子电路的设计旨在第二子电路231的输入电容尽可能最大程度地和子电路31的输入电容匹配。在本实施方式中，这可通过提供一个和子电路31的电路配置和布置相同的第二子电路231来实现。因此，第二子电路231像子电路31一样，具有输入寄生电容CIN2(+)和CIN2(-)。这些寄生电容在图4中分别表示为电容器233和239。第二子电路231输入端配置为通过切换网络和子电路31耦合。或者，换句话说，第二子电路231配置为由切换网络耦合于无源混频器21的输出端。

在这个示例中，第二子电路231为第二放大器。第二放大器具有耦合于相应的晶体管235和237的栅极的输入端。晶体管235和237的漏极耦合至放大器的其余部分，由方块236概要性地表示出。方块236优选地，最大程度地匹配于子电路31的方块36，其在本实施方式中为放大器。然而，替代天线负载，方块236包含了提供了和方块36中的天线负载等量的负载的组件。例如，该组件呈现了和方块36的天线负载相同的阻抗。需要子电路31和231在物理上和功能上都匹配。

图4中的实施方式中示出的切换网络包含一对开关221和227，由第一切换混频器或者LO信号LO_ODD控制，而且被配置为将第二子电路231的正和负输入IN2(+)和IN2(-)分别耦合于无源混频器21的正和负输出端(或者子电路31的正和负输入IN(+)和IN(-))。这可被看作子电路和第二子电路输入端的直接耦合，其中″正″输入端连接或者耦合在一起，″负″输入端连接或者耦合在一起。进一步的，切换网络进一步包含(第二子电路231的)第二对开关223、225，由第二切换混频器或者LO信号LO_EVEN控制，配置为将第二子电路231的正和负输入端IN2(+)和IN2(-)分别耦合于无源混频器21的负和正输出端(或者子电路31的负和正输入端IN(-)和IN(+))。这可被看作子电路和第二子电路的交叉耦合，其中″正的″子电路输入端和″负的″第二子电路输入端连接或者耦合，″负的″子电路输入端和″正的″第二子电路输入端连接或者耦合。

图5示出了无源混频器中用于切换网络的控制信号。在无源混频器21中，第一对开关22和25，由局部振荡器(LO)信号LO1241控制，被配置为将正的和负的差分基带同相信号I(+)和I(-)分别耦合于子电路31的正和负输入端IN(+)和IN(-)。混频器第二对开关23、24，由LO信号LO3245控制，配置于将正的和负的差分基带同相信号I(+)和I(-)分别耦合于子电路31的负和正输入端IN(-)和IN(+)。混频器第三对开关26和29，由LO信号LO2243控制，被配置为将正的和负的基带差分正交相位信号Q(+)和Q(-)分别耦合于子电路31的正和负输入端IN(+)和IN(-)。信号LO2在LO1和LO3的″开″的周期之间将第三对开关26和29闭合。因此，第二阶段在第一阶段和第三阶段之间发生。混频器第四对开关27和28，由LO信号LO4247控制，被配置于为将正的和负的差分基带正交相位信号Q(+)和Q(-)分别耦合于子电路31的负和正输入端IN(-)和IN(+)。信号LO4在LO3的″开″周期之后以及下一个LO1的循环的″开″周期之前将第四对开关闭合。因此，第四阶段在第三阶段和第一阶段之间发生。

当无源混频器的第一对开关或者第二对开关为活跃的时候(换句话说，当无源混频器耦合或者切换同相相关信号的时候)，第二子电路231的第一对开关的LO信号LO_ODD249被配置为是活跃的。当无源混频器的第三对开关或者第四对开关为活跃的时候(换句话说，当无源混频器耦合或者切换正交相位相关信号的时候)，第二子电路231的第二对开关的控制信号LO_EVEN251被配置为是活跃的。

如此处讨论的，通过″I″(I(+)、I(-))相关阶段(LO1和LO3)以及″Q″(Q(+)、Q(-))相关阶段(LO2和LO4)的电荷反馈的极性不对称，这就形成了有效的电荷消除操作。

电荷消除效果可以与之前讨论的图1的电路中类似的方式来模型化以及分析。在每一个阶段中，把基带滤波器11当作无源的一阶滤波器，在开关电容网络中替代等价的电阻，可以得到传递函数，其在第一阶段(I(+)阶段)的末端之后和第二阶段(Q(+)阶段)的开始将电路的行为模型化。假设表示为电容器33的寄生电容CIN(+)和电容器239的寄生电容CIN2(-)相等，使用这一假设，等效的电阻R_eq可以被定义为：

本系统的传递函数可以在混频器的输入节点Q(+)(基带滤波器的输出节点Q(+))处使用Kirchhoff电流定律(KCL)而得到。传递函数可以示出被简化为：

这说明了VQ(+)独立于VI(+)，因此串扰已经得到消除。一个简单的分析说明VI(+)是独立于VQ(+)的。

此外，如下分析该电路，以产生基带滤波器(此处写为Q通道)的结果传递函数是可能的：

类似地，基带滤波器的基带增益G可以得出为：

相对照地，正如上面所得出的，没有经过电荷消除的无源一阶RC滤波器的增益为：

因此，依据消除体制的信号中的损失结果为：

其中，R_p和R_eq的合理值分别为100和200欧姆，根据电荷消除而引起了2.5dB的损失。最坏的结果，当R_eq接近零时，由于消除导致的损失接近-6dB。

基带滤波器的带宽ω_3dB，为：

相对照地，没有经过电荷消除的带宽之前得出的结果为：

根据本实施方式的滤波器的带宽增加结果因此能够为写为：

图6中，示出了包含电荷消除器的进一步的实施方式。所述电路也还是一个发送器的一部分。该电路包含无源混频器21以及配置为和图1、图4中示出的电路具有相类似的布置的子电路31。在图6的实施方式中，类似于图1和4，子电路31为放大器。基带滤波器11也出现在本实施方式中，尽管为了简化并没有在图6中示出。进一步地，所述电路包含一个和无源混频器21的输入端耦合的电荷消除器。在这个示例中，电荷消除器包含第二无源混频器421和第二子电路431。第二子电路431为第二放大器。第二子电路431的输入端以和无源混频器21和子电路31类似的配置被耦合至第二无源混频器421的输出端。这样，第二无源混频器421和第二子电路431(共同地)和无源混频器21和子电路31并行地布置。第二子电路431在结构上和图4中第二子电路231类似，类似的引用标记433、436、439表示和图4中的233、236、239所表示的类似的或者相同的元件。和图4中的实施方式类似地，第二子电路431的晶体管耦合至概要性地代表第二子电路431的其余部分的方块436，例如用在发送器中的放大器的其余部分。图6中的方块436可以和图4中的实施方式的方块236实质上相同。

第二无源混频器421和无源混频器21不同地配置(或者受控)，在于第二无源混频器421被配置为以和第一无源混频器21对正交相位信号的切换相反的极性来切换差分正交相位信号。在一个实施方式中，这可以通过控制第二无源混频器421的切换，使其在与第一无源混频器21的相反的阶段切换正交相位信号来实现，也就是使用LO4进行LO2的切换，反之亦然。在一个替代的实施方式中(未示出)，相反极性的切换可以通过简单地将端点Q(+)和Q(-)和第二无源混频器的连接反向来实现。换句话说，第一无源混频器21哪里有一个和Q(+)连接的输入端，第二无源混频器就会有一个对应的和Q(-)连接的输入端。换种方式，在图6描绘的实施方式中，通过交换LO信号LO2和LO4实现极性的改变。在替代的实施方式中，通过交换Q通道基带信号而实现极性的改变。

更详细地，第二无源混频器421包括由LO信号LO1控制的一对开关422、425，其被配置为将正的和负的差分基带同相信号I(+)和I(-)分别耦合至第二子电路431的正和负输入端IN2(+)和IN2(-)。类似地，第二无源混频器421包含第二对开关423和424，由第三阶段LO信号LO3控制，配置为将正的和负的差分基带同相信号I(+)和I(-)分别耦合至第二子电路431的负和正输入端IN2(-)和IN2(+)。换句话说，无源混频器31和第二无源混频421的操作对于同相相关的切换相互类似或相同。第一无源混频器21第一对开关22、25和第二无源混频器421第一对开关422、425被配置为同步操作。第一无源混频器21第二对开关23、24和第二无源混频421第二对开关423、424也被配置为同步操作。

在图6示出的实施方式中，无源混频器21的第三对开关26、29配置为将正的和负的差分基带正交相位信号Q(+)和Q(-)分别耦合至第一子电路31的正和负输入端IN(+)和IN(-)。这两个开关基于第二LO信号LO2被控制。相对照地，尽管第二无源混频器421的第三对开关426、429被配置为将正的和负的差分基带正交相位信号Q(+)和Q(-)分别耦合至第二子电路431的正和负输入端IN2(+)和IN2(-)，这两个开关基于第四LO信号LO4而被控制。

进一步地，无源混频器21第四对开关27、28被配置为将正的和负的差分基带正交相位信号Q(+)和Q(-)分别耦合于子电路31的负和正输入端IN2(-)和IN2(+)。这些开关基于第四LO信号LO4而被控制。相对照地，尽管第二无源混频器421第四对开关427、428同样地被配置为将正的和负的差分基带正交相位信号Q(+)和Q(-)分别耦合于子电路431的负和正输入端IN2(-)和IN2(+)，这些开关基于第二LO信号LO2而被控制。换句话说，无源混频器21和第二无源混频器421的操作对于正交相位相关切换互补，其中第一无源混频器21第三对开关26、29和第二无源混频器421第四对开关427、428被配置为同步操作，第一无源混频器21第四对开关27、28和第二无源混频器421第三对开关426、429被配置为同步操作。

这可进一步参考图7a看出，其示出了一个图6中的电路在由局部振荡器信号LO1控制的第一(I)阶段和由LO信号LO2控制的第二(Q)阶段之间的模型，其中第二阶段LO2时钟信号的作用将采样到子电路31输入电容CIN(+)的I(+)电压和存储于第二子电路431输入电容CIN2(-)上的I(-)电压相互耦合，以在Q(+)节点处相互抵消。

下面的表格示出了在图6示出的示例电路中四个阶段的操作中，子电路31的每个输入端，以及第二子电路431的每个输入端的电压。在这个表格中，IN(+)为第一子电路31的正输入端，而IN(-)为第一子电路31的负输入端。类似地，IN2(+)为第二子电路431的正输入端，而IN2(-)为第一子电路431的负输入端。

进一步地，下列表格示出了在每个LO阶段的起始处多少电荷转储(dumped)到每个混频器的输入端。

在所有情况下，转储到无源混频器的输入端的总电荷或者净电荷为零。由于电荷已经被消除了，IQ(或者正交)串扰和因此导致的不对称性都得到了消除。

关于图7b，其示出了二阶或者是2极滤波器的一系列传递函数。图7b的上图表551示出了原始传递函数的正和负频率，换言之，不具备电荷消除的电路。此处可以看出，I和Q通道的串扰的影响引起了频率(横)轴的不平衡响应。图7b的下面的图表示553出了在此处表述的实施方式的应用之后的传递函数的正和负频率的对称响应。换言之，此处描述的电荷消除恢复了关于的DC的传递函数的对称性。

在一些实施方式中，例如，使用双工混频器方法，如图6所示-第二混频器421中的开关可以实现为比混频21中的开关更小的开关。在其中开关实现为晶体管的实施方式中，这可以意味着第二混频器421的晶体管可以具有比第一混频器21中的晶体管更小的尺寸。

此处示出的实例中，电荷消除器实现为或者通过开关网络221、223、225、227耦合于第一无源混频器21的第二子电路231，或者耦合于第二混频器421的第二子电路431。如果第二子电路231或431中的负载试图仿效子电路31的实际负载(其可能是天线负载)，第二子电路(及其相应的电容)可以更好地匹配子电路31(及其相应的电容)。可以理解，在一些实施方式中，第二子电路可以耦合到无负载。

进一步地，在一些实施方式中，电荷消除器可以实现为具有和子电路31的输入电容类似或者实质上类似的电容值的电容器。例如，电容器可以实现为至少一个配置为作为电容器操作的晶体管，例如通过将至少一个晶体管的栅极耦合到切换网络或者第二无源混频器，以及将晶体管的其他端子耦合到不同的电势，比如接地或者电源电势。这样的实施方式可以减少实现发送器电路所使用的组件数量或者硅片面积。

可以理解，此处描述的开关可以通过任何合适的处理技术来实现。例如，开关在一些实施方式中可以实现为MOSFET。这样的开关的控制端点可以是MOSFET的栅极。

在上述描述的实施方式中，每个无源混频器21、421都被描述为一个单一的″混频器″。然而，对于本领域技术人员来说很明显的是，这一无源″混频器″可以被考虑为，或者实际上实现为两个分离的混频器组件，包含一个I通道混频器用于切换同相信号以及一个Q相位混频器用于切换正交相位信号。这是命名法(nomenclature)，电路布局或者分工上的问题。本发明的保护范围不局限于这些每个无源混频器实现为切换同相和正交相位信号的整体开关整体地实现的示例。

在如上所述的实施方式中，无源混频器21的输入端耦合于基带滤波器11的输出端。这并不是必要的。在其他的实施方式中，无源混频器21的输入端可以从多种其他的来源提供，包括但不限于：数模转换器(DAC)的输出端处的重构滤波器。在这样的示例中，实质上所有的基带处理都将在数字域，在数字基带处理器，DAC的上游中进行。基带过滤也可以在数字域中进行。

在包含基带滤波器11的实施方式中，滤波器可以是任何合适的类型。一阶(单极)的无源滤波器的示例在上文中仅作为示例来使用，目的是为了简化示例的实施方式的说明和数学分析。滤波器的频率响应的漂移问题对于一阶滤波器(数学上)容易得到，但是在例如更高阶的滤波器中也可能发现类似的问题。

进一步地，在如上所描述的实施方式中，发送器电路(图1、3、5中示出了其部分)只是电路的一个示例。这些实施方式不必须是发送器的一部分。同样地，如示例中所示出的，混频器输出端耦合到一个放大器也不是必须的。混频器输出端可以耦合到另一类型的差分子电路。不论混频器输出端耦合到差分放大器或者另一类型的差分子电路，耦合都不需要是直接的。混频器输出端可以通过附加的电路元件间接地耦合到差分子电路。

子电路的功能和实现对本发明来说是非实质的，可以是任何向混频器输出呈现电容性的高阻抗节点的方块。说到高阻抗节点，指的是不具有任何到其他节点例如地的低阻抗路径，因此积累电荷的节点。这样的子电路的示例包含放大器，进一步的无源(或者有源)混频器或者阻抗匹配网络。

在之前的描述中，第一、第二、第三和第四阶段指的是相应的LO信号。作为LO信号或者阶段的结果，″阶段″创建″时间周期″。阶段(LO信号)为高或者″活动″则创建所述时间周期。在权利要求中，为了避免潜在的不清楚，″时间周期″这一术语将被专门地使用。

在图4的实施方式中，对于第二子电路电荷消除器包含两对开关。他们被两个LO信号LO_oDD和LO_EVEN分别控制。在一个替代实施方式中，替代了由LO_ODD和LO_EVEN控制的两对开关，第二子电路其可以存在四对开关：第一和第二对开关，分别由控制第一无源混频器第一对开关的LO信号LO1和控制第一无源混频器第二对开关的LO信号LO3所控制，第一和第二对开关都被配置为将第一子电路的正和负输入端分别耦合至第二子电路的正和负输入端；第三和第四对开关，分别由控制第一无源混频器第三对开关的LO信号LO2和控制第一无源混频器第四对开关的LO信号LO4所控制，第三和第四对开关都被配置为将第一子电路的正和负输入端分别耦合至第二子电路的负和正输入端。换言之，LO_ODD和LO_EVEN控制的两对开关可以由LO1、LO2、LO3、LO4所控制的四对开关所替代。

应该指出的是，上述提到的实施方式不是限制而是说明本发明，本领域技术人员有能力不背离所附的权利要求而设计很多可选的实施方式。在权利要求书中，任何置于括号内的附图标记均不用于限制权利要求。″包含″一词不用于排除权利要求中列出的元件或步骤以外的其他元件或步骤的出现。元件之前的″一个″不用于排除多个这样的元件的出现。实施方式可以通过包含多个分别的元件的硬件来实现。在列举了多种方式的设备权利要求中，这些多种方式可以由一个相同项的硬件来体现。在相互不同的从属权利要求中引用特定的手段，这一事实并不能说明这些手段的结合不能有助于使用。此外所附的权利要求书中，包含″A、B和C中的至少一者″应当被解释为(A和/或B)和/或C。

进一步地，通常来说，多个实施方式可以通过硬件或者特殊用途电路、软件、逻辑或者任一的组合来实现。例如，一些方面可以通过硬件实现，其他方面可以通过由控制器、微处理器或者其他计算设备执行的固件或者软件实现，尽管这些不是限制性的示例。尽管这里描述的多个方面可以展示及描述为方块图、流程图，或者使用其他的形象的表现，也可以理解，这些此处描述的方块、设备、系统、技术或者方法可以作为非限制的示例实现在硬件、软件、固件、特殊用途电路或逻辑，一般用途硬件或控制器，或其他计算设备，或上述的组合。

此处描述的实施方式可以通过由设备，比如处理实体中的数据处理器执行的计算机软件，或由硬件，或者由软件和硬件的组合来实现。进一步，在这一方面，应该指出，附图中的逻辑流的任何方块都可以代表程序步骤，或者互连的逻辑电路，方块和功能，或者程序步骤和逻辑电路，方块和功能的组合。软件可以存储在比如存储芯片的任何物理媒体上，或者处理器中实现的内存块，比如硬盘或者软盘的磁性媒体，以及比如DVD的光学媒体和其数据变体，CD。

存储器可以是任何适于本地技术环境的类型，可以使用任何合适的数据存储技术来实现，例如基于半导体的存储设备，磁性存储设备和系统，光学存储设备和系统，固定存储和可移动存储。数据处理器可以是任何适于本地技术环境的类型，可以包含下列非限定的示例中的一个或多个：一般用途计算机，特殊用途计算机，微处理器，数字信号处理器(DSP)，特定用途集成电路(ASIC)，门级电路，以及基于多核处理器架构的处理器。

Claims (15)

1.一种用于调制信号的电路，该电路包括：

第一无源混频器(21)，其具有配置为接收同相(I)差分信号以及正交相位(Q)差分信号的混频器输入端；以及

第一差分子电路(31)，

其中，所述第一无源混频器被配置为以混合频率将所述同相(I)差分信号以及所述正交相位(Q)差分信号切换至所述第一差分子电路；以及

所述第一差分子电路(31)具有一对差分输入端，所述一对差分输入端配置为从所述第一无源混频器(21)接收切换的同相(I)差分信号以及正交相位(Q)差分信号，每一输入端具有能够存储依赖于所述切换的同相(I)差分信号或者正交相位(Q)差分信号的电荷的电容，

所述电路还包含电荷消除器，所述电荷消除器配置为向下列至少一项提供与通过所述第一无源混频器的操作而存储于所述一对差分输入端上的电荷相比相反的电荷：所述混频器输入端；以及所述一对差分输入端。

2.如权利要求1所述的电路，其中，所述电荷消除器包含与所述第一无源混频器和所述第一差分子电路并行的第二无源混频器(421)和第二差分子电路(431)。

3.如权利要求2所述的电路，其中，所述第一无源混频器被配置为在多个非重叠的时间周期内向所述第一差分子电路切换所述同相(I)差分信号和正交相位(Q)差分信号，其中，所述第二差分子电路(431)具有一对差分输入端，而且其中，所述第二无源混频器配置为在各个时间周期内，向所述混频器输入端切换与前一时间周期内存储在所述第一差分子电路的一对差分输入端上的电荷相反的电荷，所述相反的电荷在所述前一时间周期内已经被存储在所述第二差分子电路的一对差分输入端上。

4.如权利要求2所述的电路，其中，所述第一差分子电路(31)的一对差分输入端包含正输入端和负输入端，且所述第一无源混频器(21)包含：

第一对开关(22、25)，其配置为将正的和负的差分同相信号分别耦合至所述第一差分子电路的正输入端和负输入端；

第二对开关(23、24)，其配置为将正的和负的差分同相信号分别耦合至所述第一差分子电路的负输入端和正输入端；

第三对开关(26、29)，其配置为将正的和负的差分正交相位信号分别耦合至所述第一差分子电路的正输入端和负输入端；以及

第四对开关(27、28)，其配置为将正的和负的差分正交相位信号分别耦合至所述第一差分子电路的负输入端和正输入端，

并且其中，所述第二差分子电路(431)的一对差分输入端包含正输入端和负输入端，并且其中，所述第二无源混频器(421)包含：

第一对开关，其配置为将所述正的和负的差分同相信号分别耦合至所述第二差分子电路的正输入端和负输入端；

第二对开关，其配置为将所述正的和负的差分同相信号分别耦合至第二差分子电路的负输入端和正输入端；

第三对开关(426、429)，其配置为将所述正的和负的差分正交相位信号分别耦合至所述第二差分子电路的正输入端和负输入端；以及

第四对开关(427、428)，其配置为将所述正的和负的差分正交相位信号分别耦合至所述第二差分子电路的负输入端和正输入端，

其中，所述第一无源混频器的第一对开关以及所述第二无源混频器的第一对开关被配置为同步操作，所述第一无源混频器的第二对开关和所述第二无源混频器的第二对开关被配置为同步操作，所述第一无源混频器的第三对开关和所述第二无源混频器的第四对开关被配置为同步操作，以及所述第一无源混频器的第四对开关和所述第二无源混频器的第三对开关被配置为同步操作。

5.如权利要求1所述的电路，其中，所述电荷消除器包含第二差分子电路(231)，所述第二差分子电路(231)被配置为在所述第一无源混频器(21)被配置为将所述同相差分信号切换至所述第一差分子电路(31)时在第一配置中耦合至所述第一无源混频器(21)的输出端，且所述第二差分子电路(231)还被配置为在所述第一无源混频器(21)配置为将所述正交相位信号切换至所述第一差分子电路(31)时在反向极性配置中耦合至所述无源混频器(21)的输出端。

6.如权利要求5所述的电路，其中，所述第一无源混频器被配置为在多个非重叠的时间周期内将所述差分信号切换至所述第一差分子电路，其中，所述第二差分子电路(231)具有一对差分输入端，并且其中，所述电路被配置为在各个时间周期中，将与前一时间周期存储在所述第一差分子电路的一对差分输入端上的电荷相反的电荷切换至所述第一差分子电路的那些差分输入端，所述相反的电荷在所述前一时间周期已经被存储于所述第二差分子电路(231)的一对差分输入端上。

7.如权利要求6所述的电路，其中，所述第一差分子电路(31)的一对差分输入端包括正输入端以及负输入端，所述第二差分子电路(231)包括包含正输入端及负输入端的一对差分输入端，并且所述第一无源混频器(21)包括：

第一对开关(22、25)，其被配置为将正的和负的差分同相信号分别耦合至所述第一差分子电路的正输入端和负输入端；

第二对开关(23、24)，其被配置为将正的和负的差分同相信号分别耦合至所述第一差分子电路的负输入端和正输入端；

第三对开关(26、29)，其被配置为将正的和负的差分正交相位信号分别耦合至所述第一差分子电路的正输入端和负输入端；以及

第四对开关(27、28)，其被配置为将所述正的和负的差分正交相位信号分别耦合至所述第一差分子电路的负输入端和正输入端，

并且其中，所述电路包括：

所述第二差分子电路的第一对开关(221、227)，其被配置为将所述第一差分子电路的正输入端和负输入端分别耦合至所述第二差分子电路的正输入端和负输入端；以及

所述第二差分子电路的第二对开关(223、225)，其被配置为将所述第一差分子电路的正输入端和负输入端分别耦合至所述第二差分子电路的负输入端和正输入端，

其中，当第一无源混频器的第一对开关或者第二对开关闭合的时候，所述第一对开关被配置为闭合，并且当所述第一无源混频器的第三对开关或第四对开关闭合的时候所述第二对开关被配置为闭合。

8.如权利要求2所述的电路，其中，所述第二差分子电路(231；431)具有一对差分输入端，所述第二差分子电路的一对差分输入端具有与所述第一差分子电路的一对差分输入端的电容相等的电容。

9.如权利要求8所述的电路，其中，所述第二差分子电路等同于所述第一差分子电路。

10.如权利要求2-9中任一项所述的电路，其中，所述第一差分子电路和所述第二差分子电路或者各个差分子电路包括以下一项或更多项，或者由以下一项或更多项组成：

差分放大器；

混频器；以及

滤波器。

11.如权利要求1所述的电路，该电路还包括被配置为向所述第一无源混频器(21)提供所述同相(I)差分信号以及正交相位(Q)差分信号的滤波器(11)。

12.一种用于调制信号的方法，该方法包括以下步骤：

提供同相(I)差分信号和正交相位(Q)差分信号；

以混合频率使用第一无源混频器(21)将所述同相(I)差分信号和正交相位(Q)差分信号切换至第一差分子电路(31)；

在切换事件之前，在所述第一差分子电路(31)的输入端存储电荷，所述电荷的值依赖于切换的同相(I)差分信号或者正交相位(Q)差分信号；以及

在所述切换事件之后，提供进一步的电荷至下列至少一者：所述第一无源混频器的输入端；以及所述第一差分子电路(31)的输入端，所述进一步的电荷与所述切换事件之前存储于所述第一差分子电路的输入端上的电荷是相反的。

13.如权利要求12所述的方法，该方法包括：在多个非重叠的时间周期内将所述同相(I)差分信号和正交相位(Q)差分信号切换至所述第一差分子电路(31)，连续的时间周期由切换事件所分隔，

其中，在所述切换事件之后提供进一步的电荷的步骤包括：以所述混合频率，使用第二无源混频器(421)将所述同相(I)差分信号和正交相位(Q)差分信号切换至第二差分子电路(431)，所述方法还包括在各个时间周期中，使用所述第二无源混频器，将与前一时间周期内存储于所述第一差分子电路的输入端上的电荷相反的电荷切换至所述第一无源混频器的输入端，所述相反的电荷在所述前一时间周期内已经被存储在所述第二差分子电路(431)的输入端上。

14.如权利要求13所述的方法，其中，使用所述第一无源混频器(21)进行切换的步骤包括：

在第一时间周期期间，选择性地将正的和负的差分同相信号分别耦合至所述第一差分子电路的正输入端和负输入端；

在第三时间周期期间，选择性地将所述正的和负的差分同相信号分别耦合至所述第一差分子电路的负输入端和正输入端；

在所述第一时间周期和所述第三时间周期之间的第二时间周期期间，选择性地将正的和负的差分正交相位信号分别耦合至所述第一差分子电路的正输入端和负输入端；

在第三时间周期随后的第四时间周期期间，选择性地将所述正的和负的差分正交相位信号分别耦合至所述第一差分子电路的负输入端和正输入端，

并且其中，使用所述第二无源混频器(421)切换包括：

在所述第一时间周期期间，选择性地将所述正的和负的差分同相信号分别耦合至所述第二差分子电路的正输入端和负输入端；

在所述第三时间周期期间，选择性地将所述正的和负的差分同相信号分别耦合至所述第二差分子电路的负输入端和正输入端；

在所述第四时间周期期间，选择性地将所述正的和负的差分正交相位信号分别耦合至所述第二差分子电路的正输入端和负输入端；

在所述第二时间周期期间，选择性地将所述正的和负的差分正交相位信号分别耦合至所述第二差分子电路的负输入端和正输入端。

15.如权利要求12所述的方法，其中，使用所述第一无源混频器(21)切换包括：

在第一时间周期期间，选择性地将正的和负的差分同相信号分别耦合至所述第一差分子电路(31)的正输入端和负输入端；

在第三时间周期期间，选择性地将所述正的和负的差分同相信号分别耦合至所述第一差分子电路(31)的负输入端和正输入端；

在所述第一时间周期和所述第三时间周期之间的第二时间周期期间，选择性地将正的和负的差分正交相位信号分别耦合至所述第一差分子电路(31)的正输入端和负输入端；

在所述第三时间周期之后的第四时间周期期间，选择性地将所述正的和负的差分正交相位信号分别耦合至所述第一差分子电路(31)的负输入端和正输入端，

并且其中，所述方法还包括：

选择性地将所述正的和负的差分同相信号：

在所述第一时间周期期间分别耦合至第二差分子电路(231)的正输入端和负输入端；

在所述第三时间周期期间分别耦合至所述第二差分子电路(231)的负输入端和正输入端，

选择性地将所述正的和负的差分正交相位信号：

在所述第四时间周期期间分别耦合至所述第二差分子电路(231)的正输入端和负输入端；

在所述第二时间周期期间分别耦合至所述第二差分子电路(231)的负输入端和正输入端，

且所述方法还包括：

在所述第一时间周期和所述第三时间周期期间，选择性地将所述第一差分子电路(31)的正输入端和负输入端分别耦合至所述第二差分子电路(231)的正输入端和负输入端；以及

在所述第二时间周期和第四时间周期期间，选择性地将所述第一差分子电路(31)的正输入端和负输入端分别耦合至所述第二差分子电路(231)的负输入端和正输入端。

Images