KR20240042455A - 저 레이턴시, 광대역의 전력 도메인 오프셋 보정 신호 레벨 회로 구현 - Google Patents
저 레이턴시, 광대역의 전력 도메인 오프셋 보정 신호 레벨 회로 구현 Download PDFInfo
- Publication number
- KR20240042455A KR20240042455A KR1020247005885A KR20247005885A KR20240042455A KR 20240042455 A KR20240042455 A KR 20240042455A KR 1020247005885 A KR1020247005885 A KR 1020247005885A KR 20247005885 A KR20247005885 A KR 20247005885A KR 20240042455 A KR20240042455 A KR 20240042455A
- Authority
- KR
- South Korea
- Prior art keywords
- electrical signal
- power domain
- circuit
- filter
- level shifting
- Prior art date
Links
- 230000008878 coupling Effects 0.000 claims abstract description 8
- 238000010168 coupling process Methods 0.000 claims abstract description 8
- 238000005859 coupling reaction Methods 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 19
- 230000007704 transition Effects 0.000 claims description 5
- 230000002123 temporal effect Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 238000013459 approach Methods 0.000 description 7
- 230000011664 signaling Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241001426544 Calma Species 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
Abstract
인터페이스 회로는 제1 접지 또는 기준 전압을 갖는 제1 전력 도메인 내의 입력 노드의 입력 전기 신호를 제2 접지 또는 기준 전압을 갖는 제2 전력 도메인 내의 출력 노드의 출력 전기 신호로 변환할 수 있다. 특히, 인터페이스 회로 내의 레벨 시프팅 회로는 선택적으로 입력 노드와 출력 노드에 전기적으로 결합될 수 있다. 그런 다음, 전기적 결합이 존재할 때, 레벨 시프팅 회로는 제1 전력 도메인과 제2 전력 도메인 사이에서 레벨 시프팅을 수행할 수 있다. 레벨 시프팅은, 제1 필터를 사용하여, 입력 전기 신호에서 제1 코너 주파수보다 낮은 주파수를 통과시키는 것과; 제1 필터와 병렬로 연결된 제2 필터를 사용하여, 입력 전기 신호에서 제2 코너 주파수보다 높은 주파수를 통과시키는 것과; 제1 필터와 제2 필터의 출력들을 출력 전기 신호로서 조합하는 것을 수반할 수 있다.
Description
본 개시내용은 저주파 및/또는 DC 함량(content)을 포함하는 전력 도메인들 사이에서 전기 신호를 통신하기 위한 기술에 관한 것이다.
기존의 다수의 시그널링 기술에서는, 송신기 및 수신기 모듈들이 2개의 상이한 전력 도메인에 위치하여 송신기와 수신기 모듈 사이의 접지 노드와 공급 노드 간에 큰 전압 오프셋이 발생할 수 있다. 또한, 전압 오프셋으로 인해, 수신기 모듈의 수신 전기 신호는 수신기 모듈의 입력 범위를 벗어날 수도 아이다이어그램(eye-diagram) 요건을 위반할 수도 있다. 결과적으로 수신 전기 신호가 복구되지 않을 수도 있다.
예를 들어 기존의 일부 시그널링 기술은 전력 도메인들 사이에 AC 커플링 커패시터를 사용한다. 이들 접근법이 전력 도메인들 사이의 접지 오프셋을 해결할 수 있지만, 전력 도메인들 사이에서 통신되는 전기 신호의 저주파수 함량 또는 성분(DC를 포함함)을 필터링할 수도 있다. 따라서, 전기 신호가 저주파수에서 정보를 포함하고 있는 애플리케이션 또는 표준에는 이들 접근법을 사용하기가 적합하지 않을 수 있다. 마찬가지로, 전력 도메인들 사이에 변압기를 사용하는 기존의 시그널링 기술은 저파수 함량을 전파할 수 없을 수 있고, 따라서, 많은 애플리케이션 또는 표준에서 적합하지 않을 수 있다.
기존의 다른 시그널링 기술에서는 저주파 및/또는 DC 함량을 더 높은 주파수로 옮겨서 예컨대 AC 커플링 커패시터와 연관된 고역 통과 필터링을 통과시키기 위해 전기 신호를 상향 변환함으로써 이들 과제를 해결한다. 또한, 전력 도메인들 사이의 경계를 가로지른 후, 상향 변환된 전기 신호는 수신 전기 신호를 복구하기 위해 수신기 모듈에서 하향 변환될 수 있다. 이들 접근법은 신호 경로에 능동 회로를 포함할 수 있고, 이에 전파 지연이 발생할 수 있다. 따라서, 이들 접근법은 저 레이턴시 요건을 갖는 애플리케이션 또는 표준에서 추가 과제 또는 난제에 직면할 수 있다.
집적 회로의 실시형태들을 설명한다. 이 집적 회로는 제1 전력 도메인에서 입력 전기 신호를 수신하는 입력 노드를 갖는 인터페이스 회로를 포함하며, 제1 전력 도메인은 제1 접지 또는 기준 전압을 갖는다. 또한, 집적 회로는 제2 전력 도메인에서 출력 전기 신호를 출력하는 출력 노드를 갖고, 제2 전력 도메인은 제2 접지 또는 기준 전압을 갖는다. 또한, 인터페이스 회로는, 선택적으로 입력 노드 및 출력 노드에 전기적으로 결합되며, 제1 전력 도메인과 제2 전력 도메인 사이에서 레벨 시프팅을 수행하는 레벨 시프팅 회로를 포함한다. 레벨 시프팅 회로는, 입력 전기 신호에서 제1 코너 주파수보다 낮은 주파수를 통과시키는 제1 필터; 및 제1 필터와 병렬로 연결되며, 입력 전기 신호에서 제2 코너 주파수보다 높은 주파수를 통과시키는 제2 필터를 포함한다. 추가로, 레벨 시프팅 회로는 제1 필터 및 제2 필터의 출력들을 출력 전기 신호로서 조합한다.
제1 코너 주파수는 제2 코너 주파수와 같을 수 있음을 알아야 한다. 대안으로 또는 추가로 제1 코너 주파수는 제1 3dB 주파수를 포함할 수 있고, 제2 코너 주파수는 제2 3dB 주파수를 포함할 수 있다.
또한, 제1 필터는 스위치드 커패시터 회로를 포함할 수 있고, 제2 필터는 수동 필터(passive filter)를 포함할 수 있고, 집적 회로는 스위치드 커패시터 회로에서 제1 스위치를 선택적으로 개방하고 제2 스위치를 선택적으로 폐쇄하는 제어 신호를 제공하는 제어 로직을 포함할 수 있다. 예를 들어, 수동 필터는 제1 전력 도메인과 제2 전력 도메인 사이에 AC 커플링 커패시터를 포함할 수 있다. 일부 실시형태에서, 스위치드 커패시터 회로는 제1 접지 또는 기준 전압과 제2 접지 또는 기준 전압 사이의 차이에 대해 입력 전기 신호의 DC 함량을 보정할 수 있고, 출력 전기 신호는 보정된 DC 함량을 포함할 수 있다. 또한, 제1 필터는 저항기를 구동하는 버퍼 회로를 포함할 수 있다.
추가로, 입력 전기 신호 및 출력 전기 신호는 시간의 함수로서 공통 파형을 가질 수 있다.
일부 실시형태에서, 제1 전력 도메인과 제2 전력 도메인 사이의 레벨 시프팅은 미리 정의된 값보다 적은 레이턴시로 수행될 수 있다. 예를 들어, 이 레이턴시는 최소 레이턴시일 수 있다.
입력 전기 신호 및 출력 전기 신호는 아날로그 전기 신호를 포함할 수 있음을 유의해야 한다. 대안으로 또는 추가로, 입력 전기 신호 및 출력 전기 신호는 다중 논리 레벨들과 논리 레벨들 사이에 시간적 천이점을 갖는 논리 신호를 포함할 수 있다. 예를 들어, 논리 신호는 비동기 로직과 연관될 수 있다.
또한, 레벨 시프팅 회로는 다상(multi-phase) 구현을 가질 수 있다.
또 다른 실시형태는 집적 회로를 포함하는 전자 디바이스를 제공한다.
또 다른 실시형태는 집적 회로를 포함하는 시스템을 제공한다.
또 다른 실시형태는 DC 성분을 포함하는 전기 신호를 제1 전력 도메인으로부터 제2 전력 도메인으로 통신하기 위한 방법을 제공한다. 이 방법은 인터페이스 회로에 의해 수행되는 동작들 중 적어도 일부를 포함한다.
본 개요는 본원에서 설명하는 주제의 일부 양태에 대한 기본적인 이해를 제공하기 위해 일부 예시적인 실시형태들을 설명할 목적으로 제공된다. 따라서, 전술한 특징들은 예시이며, 어떠한 방식으로든 본원에서 설명하는 주제의 범위 또는 사상을 좁히도록 해석되어서는 안 된다는 것을 이해할 것이다. 본원에서 설명하는 주제의 다른 특징, 양태, 및 이점은 다음의 상세한 설명, 도면, 및 청구범위로부터 명백해질 것이다.
도 1은 본 개시내용의 일부 실시형태에 따른 인터페이스 회로 내의 레벨 시프팅 회로의 일례를 도시하는 블록도이다.
도 2는 본 개시내용의 일부 실시형태에 따른, 스위치드 커패시터 회로를 사용하여 저파수 함량을 샘플링하고 고역 통과 필터를 통해 고파수 함량을 통과시키는 레벨 시프팅 회로의 일례를 도시하는 블록도이다.
도 3은 본 개시내용의 일부 실시형태에 따른, 스위치드 커패시터 회로를 사용하여 저주파수 함량을 샘플링하고 고역 통과 필터를 통해 고파수 함량을 통과시키는 다상 레벨 시프팅 회로의 일례를 도시하는 블록도이다.
도 4는 본 개시내용의 일부 실시형태에 따른, 네거티브 접지 오프셋에 대한 시뮬레이션된 입력 및 출력 전기 신호를 도시하는 도면이다.
도 5는 본 개시내용의 일부 실시형태에 따른, 포지티브 접지 오프셋에 대한 시뮬레이션된 입력 및 출력 전기 신호를 도시하는 도면이다.
도 6은 본 개시내용의 일부 실시형태에 따른, DC 성분을 포함하는 전기 신호를 제1 전력 도메인으로부터 제2 전력 도메인으로 통신하기 위한 방법의 일례를 도시하는 흐름도이다.
동일한 참조 번호는 도면 전체에 걸쳐 대응하는 부분을 지칭한다는 점에 유의한다. 또한, 동일한 부분의 여러 인스턴스는 인스턴스 번호로부터 대시로 분리된 공통 접두사에 의해 지정된다.
도 2는 본 개시내용의 일부 실시형태에 따른, 스위치드 커패시터 회로를 사용하여 저파수 함량을 샘플링하고 고역 통과 필터를 통해 고파수 함량을 통과시키는 레벨 시프팅 회로의 일례를 도시하는 블록도이다.
도 3은 본 개시내용의 일부 실시형태에 따른, 스위치드 커패시터 회로를 사용하여 저주파수 함량을 샘플링하고 고역 통과 필터를 통해 고파수 함량을 통과시키는 다상 레벨 시프팅 회로의 일례를 도시하는 블록도이다.
도 4는 본 개시내용의 일부 실시형태에 따른, 네거티브 접지 오프셋에 대한 시뮬레이션된 입력 및 출력 전기 신호를 도시하는 도면이다.
도 5는 본 개시내용의 일부 실시형태에 따른, 포지티브 접지 오프셋에 대한 시뮬레이션된 입력 및 출력 전기 신호를 도시하는 도면이다.
도 6은 본 개시내용의 일부 실시형태에 따른, DC 성분을 포함하는 전기 신호를 제1 전력 도메인으로부터 제2 전력 도메인으로 통신하기 위한 방법의 일례를 도시하는 흐름도이다.
동일한 참조 번호는 도면 전체에 걸쳐 대응하는 부분을 지칭한다는 점에 유의한다. 또한, 동일한 부분의 여러 인스턴스는 인스턴스 번호로부터 대시로 분리된 공통 접두사에 의해 지정된다.
집적 회로를 설명한다. 이 집적 회로는 제1 전력 도메인에서 입력 전기 신호를 수신하는 입력 노드를 갖는 인터페이스 회로를 포함할 수 있고, 제1 전력 도메인은 제1 접지 또는 기준 전압을 갖는다. 또한, 집적 회로는 제2 전력 도메인에서 출력 전기 신호를 출력하는 출력 노드를 갖고, 제2 전력 도메인은 제2 접지 또는 기준 전압을 갖는다. 또한, 인터페이스 회로는, 선택적으로 입력 노드 및 출력 노드에 전기적으로 결합되며, 제1 전력 도메인과 제2 전력 도메인 사이에서 레벨 시프팅을 수행하는 레벨 시프팅 회로를 포함할 수 있다. 레벨 시프팅 회로는, 입력 전기 신호에서 제1 코너 주파수보다 낮은 주파수를 통과시키는 제1 필터; 및 제1 필터와 병렬로 연결되며, 입력 전기 신호에서 제2 코너 주파수보다 높은 주파수를 통과시키는 제2 필터를 포함할 수 있다. 추가로, 레벨 시프팅 회로는 제1 필터 및 제2 필터의 출력들을 출력 전기 신호로서 조합할 수 있다.
제1 전력 도메인과 제2 전력 도메인 사이에서 전기 신호를 통신함으로써, 이들 회로 기술은 상당한 접지 전압차가 존재하더라도 저파수 함량(DC 성분을 포함함)이 전달될 수 있게 할 수 있다. 더욱이, 전기 신호는 제1 전력 도메인과 제2 전력 도메인 사이에서 감소되거나 최소의 레이턴시로 통신될 수 있다. 이러한 기능을 통해 저파수 함량을 포함하고/포함하거나 저 레이턴시 요건을 갖는 애플리케이션 또는 표준에서 전기 신호를 통신할 수 있다. 예를 들어, 회로 기술을 통해 USB(Universal Serial Bus) 2.0 모듈을 다양한 배전/충전 구성에서 사용할 수 있으며, 전기 신호를 제2 전력 도메인에서 복구할 수 있다. 또한, 이 회로 기술은 인터페이스 회로의 비용을 절감하고 단순화할 수 있고, 통신 성능을 향상시킬 수 있다. 결과적으로 이 회로 기술은 인터페이스 회로를 더 강력하고 신뢰성 있게 할 수 있고, 이에 따라 다양한 시스템, 전자 디바이스, 및 애플리케이션에서의 인터페이스 회로의 사용을 용이하게 할 수 있다.
이하 회로 기술의 실시형태들을 설명한다. 회로 기술은 인터페이스 회로(집적 회로에 포함될 수 있음)를 사용하여 구현될 수 있다. 이 인터페이스 회로는 제1 전력 도메인 및 제2 전력 도메인을 포함할 수 있다. 제1 전력 도메인과 제2 전력 도메인은 상이한 접지 또는 기준 전압을 가질 수 있다. 또한, 인터페이스 회로는 제1 접지 또는 기준 전압을 갖는 시간의 함수인 입력 전기 신호를 수신할 수 있고, 상이한 제2 접지 또는 기준 전압을 갖는 시간의 함수인 출력 전기 신호를 최소 레이턴시로 출력할 수 있다. 또한, 인터페이스 회로의 출력 전기 신호는 입력 전기 신호와 동일한 파형(이를테면 동일한 크기 또는 진폭 및 위상)을 가질 수 있다. 입력 전기 신호 및 출력 전기 신호는 아날로그 신호 및/또는 논리 신호(예컨대, 2개의 논리 레벨과 논리 레벨들 사이에 시간적 천이점)를 포함할 수 있다. 예를 들어, 논리 신호는 비동기 로직과 연관될 수 있으며, 이는 인터페이스 회로의 에지 시간 전파가 제한되는 것(예를 들어, 저 레이턴시)을 요구할 수 있다. 일부 실시형태에서, 인터페이스 회로는 고주파수 경로 및 저주파수 경로를 포함한다. 저주파수 경로는 입력 전기 신호에 있어서 DC 함량을 보정할 수 있고, 고주파수 경로는 입력 신호에 있어서 고파수 함량에 대해 저 레이턴시를 제공할 수 있다. 예를 들어, 저주파수 경로는 저항기를 구동할 수 있고, 고주파수 경로는 커패시턴스를 구동할 수 있으며, 인터페이스 회로는 레벨 시프팅을 제공하기 위해 저주파수 경로 및 고주파수 경로와 연관된 신호들을 조합할 수 있다. 저주파수 경로는 스위치드 커패시턴스 회로를 포함할 수 있다는 것을 유의해야 한다.
개시하는 회로 기술은 2개의 상이한 전원 및/또는 접지 도메인들 사이에서 전기 신호들을 레벨 시프트하기 위한 온칩 솔루션을 제공할 수 있다. (AC 커플링 커패시터 또는 변압기와 같은)기존의 시그널링 기술과 비교하여, 본 회로 기술은 주어진 프로세스 노드에 대해 상당히 낮은 왜곡 및 더 높은 대역폭으로 신호 전송을 위한 보다 견고하고 파형 독립적 접근법을 제공할 수 있다. 또한, 이 회로 기술은 파형에 구애받지 않을 수 있다. 이 기능은 변압기와 같은 전자기 컴포넌트를 필요로 하지 않고 작은 다이 풋프린트로 통합된 방식으로 달성될 수 있다. 또한, 접지 도메인은 시간에 따라 무작위로 변경될 수 있지만, 대역폭은 낮다. 추가로, 이 회로 기술은 일반적으로 전력 대부분이 소비되는 고속으로 작동하는 신호 경로에 능동 회로를 필요로 하지 않기 때문에 전력 소비를 줄일 수 있다.
특히, 이 회로 기술은 저역 통과 필터 경로 및 고역 통과 필터를 포함하는, 두 필터 경로를 통해 전기 신호를 전달하는 완전 온칩(fully on-chip) 광대역의 저 레이턴시(이를테면 수 나노초 미만, 예컨대 1 ns, 및 보다 일반적으로, 미리 정의된 값 미만) 솔루션을 제공하는 아키텍처를 사용하여 기존의 시그널링 기술의 문제 및 과제를 해결할 수 있다. 이것은 접지 오프셋 레벨 시프팅 회로와 같은, 인터페이스 회로(100) 내의 레벨 시프팅 회로(118)의 예의 블록도를 제공하는 도 1에 예시된다. 이 인터페이스 회로는 제1 접지 또는 기준 전압을 갖는 제1 전력 도메인(112) 내의 입력 노드(110), 및 제2 접지 또는 기준 전압을 갖는 제2 전력 도메인(116) 내의 출력 노드(114)를 포함한다. 입력 노드(110)는 입력 전기 신호를 수신할 수 있고 출력 노드(114)는 출력 전기 신호를 출력할 수 있다. 저역 통과 필터(120)(이를테면 능동 스위치드 커패시터 회로)의 저역 통과 주파수와 고역 통과 필터(122)(이를테면 수동 필터)의 고역 통과 코너 또는 극 주파수가 동일한 경우, 전기 신호 내의 고주파수 및 저파수 함량은 적어도 도 1의 경로를 통과하고 레벨 시프팅 회로(118)는 주파수의 함수로서 평평한 이득(flat gain)을 가질 수 있는 것을 유의해야 한다.
도 2는 스위치드 커패시터 회로(210)를 사용하여 저주파수 함량을 샘플링하고 고역 통과 필터를 통해 고주파수 함량을 통과시키는 레벨 시프팅 회로(200)의 일례를 도시하는 블록도를 제공한다. 이 구현예에서, 입력 노드(110)(예컨대, 로직 게이트)와 출력 노드(114)(예컨대, 또 다른 로직 게이트) 사이의 하단(고주파) 경로는 1/(2πR1C1)의 3dB 코너 주파수를 갖는 고역 통과 필터이다. 이 고주파수 경로에 수동 회로 또는 컴포넌트를 사용하면 능동 회로에 비해 지연이 감소할 수 있는 것을 유의해야 한다. 또한, 고주파수 함량은 능동 회로의 최대 대역폭에 의해 제한되지 않으며, 전력 소비는 능동 회로에 비해 감소될 수 있다.
또한, 도 2의 상단(저주파수) 경로에는 상이한 위상 또는 동작 모드가 있을 수 있다. 제1 위상 또는 동작 모드 동안, 제어 로직(212)으로부터의 제어 신호(φ1)는 제1 전력 도메인(112) 및 제2 전력 도메인(116)에서 C3의 두 접지 또는 기준 전압의 차이(예컨대, 1-2 V)를 샘플링하도록 스위치를 폐쇄할 수 있고, 제어 로직(212)으로부터의 제어 신호(φ2)는 나머지 스위치를 개방할 수 있다. 그런 다음, 위상 간의 천이 동안, 제1 전력 도메인(112) 및 제2 전력 도메인(116)의 스위치가 개방될 수 있고, 그에 의해 접지 또는 기준 전압에 대한 경로를 차단할 수 있다. 또한, 제2 위상 또는 동작 모드에서, 제어 신호(φ2)는 제1 전력 도메인(112)에서 C3의 한쪽 측을 입력 노드(110) 상의 입력 전압으로 단락시키고 그럼으로써 동일한 양만큼 C3의 다른 쪽 측을 시프팅시키도록 스위치를 폐쇄할 수 있다. 또한, 제어 신호(φ2)는 제2 전력 도메인(116)에서 C3의 전압 시프트가 C2에 인가되도록 스위치를 폐쇄할 수 있다. 그 결과 C2의 전압은 입력 전압에 제1 전력 도메인(112)과 제2 전력 도메인(116)의 접지 또는 기준 전압의 차를 더한 것일 수 있다. (도 2에서는, 제1 전력 도메인(112)의 접지 또는 기준 전압이 제2 전력 도메인(116)의 전기 신호의 일부가 되는 것을 유의해야 한다.) 다음으로, 단위 이득 버퍼(214)가 출력 노드(114)에 저주파 또는 저역 통과 필터(R1(216)과 연관됨)를 통해 C2의 전압을 인가할 수 있다. 이 저역 통과 필터는 다음: 1/(2πR1C1), 단위 이득 버퍼(214)의 대역폭(BW), 스위칭 주파수 중, 최소값의 최소 3dB 코너 주파수를 가질 수 있다. 따라서, 저역 통과 필터는 고역 통과 필터와 동일한 코너 또는 극 주파수를 갖도록 설계될 수 있다. 스위치와 연관된 입력 극과, 단위 이득 버퍼(214)에 대한 입력은 지배적인 저역 통과 코너 또는 극 주파수에 비해 훨씬 더 높을 수 있으며 따라서 미미한 영향을 미칠 수 있다는 것을 유의해야 한다.
일부 실시형태에서, 제어 신호는 메가헤르츠 신호(스위치드 커패시터 회로(210)의 스위치에 AC 결합될 수 있음)일 수 있고, R1(216)은 100 kΩ와 같고, C1은 2 pF와 같고, C2는 50 fF와 같고, C3은 2 pF와 같다.
도 3은 스위치드 커패시터 회로(310)를 사용하여 저주파수 함량을 샘플링하고 고역 통과 필터를 통해 고주파수 함량을 통과시키는 다상 레벨 시프팅 회로(300)의 일례를 도시하는 블록도를 제공한다. 일반적으로, 도 3의 구현예는 스위치드 커패시터 브랜치 각각에서 360/N도만큼 변위된 N개의 구동 위상으로 일반화될 수 있다. (다른 상황에서는 이 접근법이 '다상(multi-phase)'으로도 지칭된다는 점을 유의해야 한다.)
도 3에서, 제1 위상 또는 동작 모드에서, 제어 로직(312)으로부터의 제어 신호(φ1)는 제1 전력 도메인(112) 및 제2 전력 도메인(116)에서 C3의 두 접지 또는 기준 전압의 차를 샘플링하도록 스위치를 폐쇄할 수 있고; 제어 로직(312)으로부터의 제어 신호(φ3)는 제1 전력 도메인(112) 및 제2 전력 도메인(116)에서 C4의 두 접지 또는 기준 전압의 차를 샘플링하지 않도록 스위치를 개방할 수 있고; 제어 로직(312)으로부터의 제어 신호(φ2)는 제1 전력 도메인(112) 및 제2 전력 도메인(116)에서 C3의 한쪽 측을 입력 노드(110) 상의 입력 전압으로 단락시키지 않고 C3의 전압 시프트를 C2에 인가하지 않도록 스위치를 개방할 수 있고; 제어 로직(312)으로부터의 제어 신호(φ4)는 제1 전력 도메인(112) 및 제2 전력 도메인(116)에서 C4의 한쪽 측을 입력 노드(110) 상의 입력 전압으로 단락시키고 C4의 전압 시프트를 C2에 인가하도록 스위치를 폐쇄할 수 있다. 이어서, 제2 위상 또는 동작 모드에서, 제어 로직(312)으로부터의 제어 신호(φ1)는 제1 전력 도메인(112) 및 제2 전력 도메인(116)에서 C3의 두 접지 또는 기준 전압의 차를 샘플링하지 않도록 스위치를 개방할 수 있고; 제어 로직(312)으로부터의 제어 신호(φ3)는 제1 전력 도메인(112) 및 제2 전력 도메인(116)에서 C4의 두 접지 또는 기준 전압의 차를 샘플링하도록 스위치를 폐쇄할 수 있고; 제어 로직(312)으로부터의 제어 신호(φ2)는 제1 전력 도메인(112) 및 제2 전력 도메인(116)에서 C3의 한쪽 측을 입력 노드(110) 상의 입력 전압으로 단락시키고 C3의 전압 시프트를 C2에 인가하도록 스위치를 폐쇄할 수 있고; 제어 로직(312)으로부터의 제어 신호(φ4)는 제1 전력 도메인(112) 및 제2 전력 도메인(116)에서 C4의 한쪽 측을 입력 노드(110) 상의 입력 전압으로 단락시키지 않고 C4의 전압 시프트를 C2에 인가하지 않도록 스위치를 폐쇄할 수 있다. 결과적으로, 도 3에서, 50 % 듀티 사이클 클록이 사용될 수 있고, 스위치드 커패시터 회로(310)에서 하나의 경로의 스위치는 폐쇄될 수 있는 한편, 다른 경로에서 이들 스위치의 대응하는 인스턴스는 개방될 수 있다(그리고 그 반대도 가능하다). 그러나, 다른 실시형태에서는, (C3과 C4 중 하나가 항상 접지 또는 기준 전압과 입력 노드(110 및 C2)에 각각 결합되어 있다면) 50 % 이외의 듀티 사이클을 사용할 수도 있다. 예를 들어, 제1 위상 또는 동작 모드에서, φ1A가 짧고 φ2A가 길 수도 있고, 제2 위상 또는 동작 모드에서는, φ1B가 짧고 φ2B가 길 수도 있다(그리고 φ1A는 φ1B와 같거나 같지 않을 수 있도, φ2A는 φ2B와 같거나 같지 않을 수도 있다). 전술한 바와 같이, 일부 실시형태에서, 도 3에 예시한 접근법은 N개의 스위치드 커패시터 브랜치 각각에서 360/N도만큼 변위된 N개의 구동 위상으로 일반화될 수 있다(여기서 N은 0이 아닌 정수임). 도 3의 다중 경로의 사용은 정확도를 높이고 샘플링 요건을 완화시킬 수 있다는 것을 유의해야 한다.
도 4 및 도 5는 각각 -2 V의 네거티브 접지 오프셋 및 2 V의 포지티브 접지 오프셋에 대한 시뮬레이션된 입력 및 출력 전기 신호를 예시하는 도면들을 제공한다. 이들 전기 신호에 DC 함량은 없지만, 다른 실시형태에서는 전기 신호에 DC 함량이 있을 수 있다.
본 회로 기술의 일부 실시형태에서, 저역 통과 필터 또는 경로는 (지연이 R1C1 시간 상수보다 훨씬 작다면) 레이턴시 제약이 없을 수도 있다. 또한, 일부 실시형태에서, 이 회로 기술은 제1 전력 도메인(112)과 제2 전력 도메인(116) 사이의 경계에서 상향 변환 및 하향 변환과 함께 사용될 수 있다. 일부 실시형태에서는, 대안으로 또는 추가로, 입력 전기 신호는 제1 전력 도메인(112)과 제2 전력 도메인(116) 사이의 경계를 가로질러 전달되기 전에 디지털 신호로 변환될 수 있다. 경계 및/또는 레벨 시프팅을 통과한 후, 디지털 신호는 다시 아날로그 신호로 변환될 수 있다.
일부 실시형태에서, 본 회로 기술은 통신 모듈에서 사용될 수 있다. 예를 들어, 통신 모듈은 USB 2.0 트랜시버 매크로셀 인터페이스(UTMI)일 수 있다. 보다 일반적으로, 이 회로 기술은 다양한 다른 애플리케이션에서 사용될 수 있다.
이하 방법의 실시형태들을 설명한다. 도 6은 이를테면 인터페이스 회로(100)(도 1)와 같은 인터페이스 회로를 사용하여, DC 성분을 포함하는 전기 신호를 제1 전력 도메인으로부터 제2 전력 도메인으로 통신하기 위한 방법(600)의 일례를 도시하는 흐름도를 제시한다. 동작 동안, 인터페이스 회로는, 제1 전력 도메인의 입력 노드에서, 입력 전기 신호를 수신할 수 있고(동작 610), 제1 전력 도메인은 제1 접지 또는 기준 전압을 갖는다. 이어서, 인터페이스 회로는 레벨 시프팅 회로를 선택적으로 입력 노드에 그리고/또는 제2 접지 또는 기준 전압을 갖는 제2 전력 도메인의 출력 노드에 전기적으로 결합할 수 있다(동작 612).
레벨 시프팅 회로가 입력 노드 및 출력 노드에 전기적으로 결합될 때(동작 612), 인터페이스 회로는 레벨 시프팅 회로를 사용하여, 제1 전력 도메인과 제2 전력 도메인 사이에서 레벨 시프팅을 수행할 수 있다(동작 614). 레벨 시프팅(동작(614))은, 제1 필터를 사용하여, 입력 전기 신호에서 제1 코너 주파수보다 낮은 주파수를 통과시키는 것과; 제1 필터와 병렬로 연결된 제2 필터를 사용하여, 입력 전기 신호에서 제2 코너 주파수보다 높은 주파수를 통과시키는 것과; 제1 필터와 제2 필터의 출력들을 출력 전기 신호로서 조합하는 것을 수반할 수 있다.
다음으로, 인터페이스 회로는 출력 노드에서 출력 전기 신호를 출력할 수 있다(동작 616).
방법(600)의 일부 실시형태에서는 추가 동작 또는 더 적은 수의 동작이 있을 수 있다. 더욱이, 동작들의 순서가 변경될 수도 있고, 또/또는 2개 이상의 동작들이 단일 동작으로 조합될 수도 있다.
개시하는 인터페이스 회로 및 회로 기술은 임의의 전자 디바이스 또는 시스템일 수 있다(또는 이들 내부에 포함될 수 있다). 예를 들어, 전자 디바이스는 다음을 포함할 수 있다: 셀룰러폰 또는 스마트폰, 태블릿 컴퓨터, 랩탑 컴퓨터, 노트북 컴퓨터, 개인용 또는 데스크탑 컴퓨터, 넷북 컴퓨터, 미디어 플레이어 디바이스, 전자 책 디바이스, MiFi® 디바이스, 스마트워치, 웨어러블 컴퓨팅 디바이스 , 휴대용 컴퓨팅 디바이스, 소비자 전자 디바이스, 액세스 포인트, 라우터, 스위치, 통신 장비, 테스트 장비, 차량, 선박, 비행기, 자동차, 트럭, 버스, 오토바이, 제조 장비, 농장 장비, 건설 장비, 또는 또 다른 유형의 전자 디바이스.
인터페이스 회로 및/또는 인터페이스 회로를 포함하는 집적 회로의 실시형태를 설명하기 위해 특정 컴포넌트를 사용하지만, 대안적인 실시형태에서는 인터페이스 회로 및/또는 인터페이스 회로를 포함하는 집적 회로에 상이한 컴포넌트 및/또는 서브시스템가 존재할 수도 있다. 따라서, 인터페이스 회로 및/또는 인터페이스 회로를 포함하는 집적 회로의 실시형태는 더 적은 수의 컴포넌트, 추가 컴포넌트, 상이한 컴포넌트들을 포함할 수 있고, 2개 이상의 컴포넌트는 단일 컴포넌트로 결합될 수도 있고, 단일 컴포넌트는 2개 이상의 컴포넌트로 분리될 수도 있고, 하나 이상의 컴포넌트의 하나 이상의 위치가 변경될 수도 있고, 그리고/또는 상이한 유형의 컴포넌트들이 있을 수도 있다.
또한, 인터페이스 회로 및/또는 인터페이스 회로를 포함하는 집적 회로의 실시형태의 회로 및 컴포넌트는 바이폴라, PMOS 및/또는 NMOS 게이트 또는 트랜지스터를 포함하는 아날로그 및/또는 디지털 회로부의 임의의 조합을 사용하여 구현될 수 있다. 또한, 이들 실시형태의 신호는 대략 이산 값을 갖는 디지털 신호 및/또는 연속 값을 갖는 아날로그 신호를 포함할 수 있다. 추가로, 컴포넌트 및 회로는 단일 종단형 또는 차동형일 수 있고, 전원 공급기는 단극성 또는 양극성일 수 있다. 전술한 실시형태에서의 전기적 결합 또는 접속은 직접적일 수도 또는 간접적일 수도 있음을 유의해야 한다. 앞의 실시형태에서, 경로에 대응하는 단일 라인은 하나 이상의 단일 라인 또는 경로를 나타낼 수 있다.
전술한 바와 같이, 집적 회로는 회로 기술의 기능 중 일부 또는 전부를 구현할 수 있다. 이 집적 회로는 회로 기술과 연관된 기능을 구현하기 위해 사용되는 하드웨어 및/또는 소프트웨어 메커니즘을 포함할 수 있다.
일부 실시형태에서, 본원에서 설명한 회로 중 하나 이상을 포함하는 집적 회로 또는 집적 회로의 일부를 설계하기 위한 프로세스의 출력은 예를 들어 자기 테이프 또는 광학 또는 자기 디스크와 같은 컴퓨터 판독 가능 매체일 수 있다. 컴퓨터 판독 가능 매체는 집적 회로 또는 집적 회로의 일부로서 물리적으로 인스턴스화될 수 있는 회로부를 기술하는 데이터 구조 또는 다른 정보로 인코딩될 수 있다. 이러한 인코딩을 위해 다양한 포맷이 사용될 수 있지만, 이들 데이터 구조는 일반적으로 다음의 것으로 작성된다: CIF(Caltech Intermediate Format), GDSII(Calma GDS II Stream Format), EDIF(Electronic Design Interchange Format), OA(OpenAccess), 또는 OASIS(Open Artwork System Interchange Standard). 집적 회로 설계 분야의 당업자는 전술한 유형의 개략도 및 대응하는 설명으로부터 이들 데이터 구조를 개발하고 컴퓨터 판독가능 매체 상에 데이터 구조를 인코딩할 수 있다. 집적 회로 제조 분야의 당업자는 본원에서 설명한 회로 중 하나 이상을 포함하는 집적 회로를 제조하기 위해 이러한 인코딩된 데이터를 사용할 수 있다.
전술한 실시형태의 동작 중 일부는 하드웨어 또는 소프트웨어로 구현되었지만, 일반적으로 전술한 실시형태의 동작은 다양한 구성 및 아키텍처로 구현될 수 있다. 따라서, 전술한 실시예형태의 동작 중 일부 또는 전부는 하드웨어, 소프트웨어, 또는 둘 다로 수행될 수 있다. 예를 들어, 본 회로 기술의 동작 중 적어도 일부는 집적 회로 내의 펌웨어나 프로세서에 의해 실행되는 프로그램 명령어들을 사용하여 구현될 수 있다.
더욱이, 전술한 논의에서 수치 값의 예를 제공하지만, 다른 실시형태에서는 상이한 수치 값들이 사용된다. 결과적으로, 제공된 수치 값은 제한적인 것으로 의도되지 않는다.
전술한 설명에서는 '일부 실시형태'를 언급한다. '일부 실시형태'는 모든 가능한 실시형태의 서브세트를 설명하지만, 항상 동일한 실시형태의 서브세트를 지정하는 것은 아니라는 점에 유의해야 한다.
전술한 설명은 당업자가 본 개시내용을 실시하고 사용할 수 있게 하기 위한 것이며, 특정 애플리케이션 및 그 요건의 맥락에서 제공된다. 더욱이, 본 개시내용의 실시형태에 대한 앞의 설명은 단지 예시 및 설명의 목적으로 제시된 것이다. 이들은 본 개시내용은 철저하게 하거나 개시된 형태들로 제한하도록 의도되지 않는다. 따라서, 당업자에게는 수많은 수정과 변형이 명백할 것이며, 본원에서 정의된 일반적인 원리들은 본 개시내용의 사상 및 범위로부터 벗어나지 않고서 다른 실시형태 및 애플리케이션에 적용될 수 있다. 추가적으로, 전술한 실시형태에 대한 논의가 본 개시내용을 제한하는 것으로 의도되지 않는다. 따라서, 본 개시내용은 설명한 실시형태에 제한되는 것이 아니라, 본원에 개시한 원리 및 특징에 부합하는 가장 넓은 범위가 부여되어야 한다.
Claims (20)
- 집적 회로에 있어서,
인터페이스 회로를 포함하고, 상기 인터페이스 회로는,
제1 전력 도메인에서 입력 전기 신호를 수신하도록 구성된 입력 노드로서, 상기 제1 전력 도메인은 제1 접지 또는 기준 전압을 갖는, 상기 입력 노드;
제2 전력 도메인에서 출력 전기 신호를 출력하도록 구성된 출력 노드로서, 상기 제2 전력 도메인은 제2 접지 또는 기준 전압을 갖는, 상기 출력 노드; 및
선택적으로 상기 입력 노드 및 상기 출력 노드에 전기적으로 결합되며, 상기 제1 전력 도메인과 상기 제2 전력 도메인 사이에서 레벨 시프팅을 수행하도록 구성된 레벨 시프팅 회로
를 포함하고, 상기 레벨 시프팅 회로는,
상기 입력 전기 신호에서 제1 코너 주파수보다 낮은 주파수를 통과시키도록 구성된 제1 필터; 및
상기 제1 필터와 병렬로 연결되며, 상기 입력 전기 신호에서 제2 코너 주파수보다 높은 주파수를 통과시키도록 구성된 제2 필터를 포함하며,
상기 레벨 시프팅 회로는 상기 제1 필터 및 상기 제2 필터의 출력들을 출력 전기 신호로서 조합하는 것인, 집적 회로. - 제1항에 있어서, 상기 제1 코너 주파수는 상기 제2 코너 주파수와 같은 것인, 집적 회로.
- 제1항에 있어서, 상기 제1 코너 주파수는 제1 3dB 주파수를 포함하고, 상기 제2 코너 주파수는 제2 3dB 주파수를 포함하는 것인, 집적 회로.
- 제1항에 있어서, 상기 제1 필터는 스위치드 커패시터 회로를 포함하고, 상기 제2 필터는 수동 필터(passive filter)를 포함하고,
상기 집적 회로는, 상기 스위치드 커패시터 회로에서 제1 스위치를 선택적으로 개방하고 제2 스위치를 선택적으로 폐쇄하는 제어 신호를 제공하도록 구성된 제어 로직을 포함하는 것인, 집적 회로. - 제4항에 있어서, 상기 수동 필터는 상기 제1 전력 도메인과 상기 제2 전력 도메인 사이에 AC 커플링 커패시터를 포함하는 것인, 집적 회로.
- 제4항에 있어서, 상기 스위치드 커패시터 회로는 상기 제1 접지 또는 기준 전압과 상기 제2 접지 또는 기준 전압 사이의 차이에 대해 상기 입력 전기 신호의 DC 함량(content)을 보정하도록 구성되고, 상기 출력 전기 신호는 보정된 DC 함량을 포함하는 것인, 집적 회로.
- 제4항에 있어서, 상기 제1 필터는 저항기를 구동하도록 구성된 버퍼 회로를 포함하는 것인, 집적 회로.
- 제1항에 있어서, 상기 입력 전기 신호와 상기 출력 전기 신호는 시간의 함수로서 공통 파형을 갖는 것인, 집적 회로.
- 제1항에 있어서, 상기 제1 전력 도메인과 상기 제2 전력 도메인 사이의 레벨 시프팅은 미리 정의된 값보다 적은 레이턴시로 수행되는 것인, 집적 회로.
- 제1항에 있어서, 상기 입력 전기 신호와 상기 출력 전기 신호는 아날로그 전기 신호를 포함하는 것인, 집적 회로.
- 제1항에 있어서, 상기 입력 전기 신호와 상기 출력 전기 신호는 다중 논리 레벨들과 상기 논리 레벨들 사이에 시간적 천이점을 갖는 논리 신호를 포함하는 것인, 집적 회로.
- 제11항에 있어서, 상기 논리 신호는 비동기 로직과 연관되는 것인, 집적 회로.
- 제1항에 있어서, 상기 레벨 시프팅 회로는 다상(multi-phase) 구현을 갖는 것인, 집적 회로.
- 시스템에 있어서,
인터페이스 회로를 포함하는 집적 회로를 포함하고,
상기 인터페이스 회로는,
제1 전력 도메인에서 입력 전기 신호를 수신하도록 구성된 입력 노드로서, 상기 제1 전력 도메인은 제1 접지 또는 기준 전압을 갖는, 상기 입력 노드;
제2 전력 도메인에서 출력 전기 신호를 출력하도록 구성된 출력 노드로서, 상기 제2 전력 도메인은 제2 접지 또는 기준 전압을 갖는, 상기 출력 노드; 및
선택적으로 상기 입력 노드 및 상기 출력 노드에 전기적으로 결합되며, 상기 제1 전력 도메인과 상기 제2 전력 도메인 사이에서 레벨 시프팅을 수행하도록 구성된 레벨 시프팅 회로
를 포함하고, 상기 레벨 시프팅 회로는,
상기 입력 전기 신호에서 제1 코너 주파수보다 낮은 주파수를 통과시키도록 구성된 제1 필터; 및
상기 제1 필터와 병렬로 연결되며, 상기 입력 전기 신호에서 제2 코너 주파수보다 높은 주파수를 통과시키도록 구성된 제2 필터를 포함하며,
상기 레벨 시프팅 회로는 상기 제1 필터 및 상기 제2 필터의 출력들을 출력 전기 신호로서 조합하는 것인, 시스템. - 제14항에 있어서, 상기 제1 코너 주파수는 상기 제2 코너 주파수와 같은 것인, 시스템.
- 제14항에 있어서, 상기 제1 필터는 스위치드 커패시터 회로를 포함하고, 상기 제2 필터는 수동 필터를 포함하고,
상기 집적 회로는, 상기 스위치드 커패시터 회로에서 제1 스위치를 선택적으로 개방하고 제2 스위치를 선택적으로 폐쇄하는 제어 신호를 제공하도록 구성된 제어 로직을 포함하는 것인, 시스템. - 제16항에 있어서, 상기 스위치드 커패시터 회로는 상기 제1 접지 또는 기준 전압과 상기 제2 접지 또는 기준 전압 사이의 차이에 대해 상기 입력 전기 신호의 DC 함량을 보정하도록 구성되고, 상기 출력 전기 신호는 보정된 DC 함량을 포함하는 것인, 시스템.
- 제16항에 있어서, 상기 제1 필터는 저항기를 구동하도록 구성된 버퍼 회로를 포함하는 것인, 시스템.
- DC 성분을 포함하는 전기 신호를 제1 전력 도메인으로부터 제2 전력 도메인으로 통신하기 위한 방법에 있어서,
인터페이스 회로에 의해:
상기 제1 전력 도메인의 입력 노드에서 입력 전기 신호를 수신하는 단계 ―상기 제1 전력 도메인은 제1 접지 또는 기준 전압을 가짐 ―;
선택적으로 레벨 시프팅 회로를 상기 입력 노드 및 제2 접지 또는 기준 전압을 갖는 제2 전력 도메인의 출력 노드에 전기적으로 결합하는 단계;
상기 레벨 시프팅 회로가 상기 입력 노드 및 상기 출력 노드에 전기적으로 결합될 때에, 상기 레벨 시프팅 회로를 사용하여, 상기 제1 전력 도메인과 상기 제2 전력 도메인 사이에서 레벨 시프팅을 수행하는 단계로서, 상기 레벨 시프팅은,
제1 필터를 사용하여, 상기 입력 전기 신호에서 제1 코너 주파수보다 낮은 주파수를 통과시키는 것;
상기 제1 필터와 병렬로 연결된 제2 필터를 사용하여, 상기 입력 전기 신호에서 제2 코너 주파수보다 높은 주파수를 통과시키는 것; 및
상기 제1 필터 및 상기 제2 필터의 출력들을 출력 전기 신호로서 조합하는 것을 포함하는, 상기 레벨 시프팅 수행 단계; 및
상기 출력 노드에서, 상기 출력 전기 신호를 출력하는 단계
를 포함하는, 방법. - 제19항에 있어서, 상기 입력 전기 신호와 상기 출력 전기 신호는, 다중 논리 레벨들과 상기 논리 레벨들 사이에 시간적 천이점을 갖는 논리 신호를 포함하는 것인, 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163228609P | 2021-08-03 | 2021-08-03 | |
| US63/228,609 | 2021-08-03 | ||
| US17/712,026 US11824530B2 (en) | 2021-08-03 | 2022-04-01 | Low latency, broadband power-domain offset-correction signal level circuit implementation |
| US17/712,026 | 2022-04-01 | ||
| PCT/US2022/037377 WO2023014491A1 (en) | 2021-08-03 | 2022-07-15 | Low latency, broadband power-domain offset-correction signal level circuit implementation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240042455A true KR20240042455A (ko) | 2024-04-02 |
Family
ID=85152795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247005885A KR20240042455A (ko) | 2021-08-03 | 2022-07-15 | 저 레이턴시, 광대역의 전력 도메인 오프셋 보정 신호 레벨 회로 구현 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11824530B2 (ko) |
| KR (1) | KR20240042455A (ko) |
| CN (1) | CN117941233A (ko) |
| WO (1) | WO2023014491A1 (ko) |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101848677B (zh) * | 2007-09-26 | 2014-09-17 | 麦德托尼克公司 | 生理信号的频率选择监视 |
| US7839212B2 (en) * | 2008-12-04 | 2010-11-23 | Oracle America, Inc. | Method and apparatus for a high bandwidth amplifier with wide band peaking |
| US8461896B2 (en) * | 2010-11-29 | 2013-06-11 | Advanced Micro Devices, Inc. | Compensating for wander in AC coupling data interface |
| US8817863B2 (en) * | 2011-02-09 | 2014-08-26 | Rambus Inc. | Linear equalizer with passive network and embedded level shifter |
| JP5930025B2 (ja) | 2011-05-25 | 2016-06-08 | ザ シラナ グループ プロプライエタリー リミテッドＴｈｅ Ｓｉｌａｎｎａ Ｇｒｏｕｐ Ｐｔｙ Ｌｔｄ | Ｕｓｂ２．０高速モードを有するｕｓｂアイソレータ集積回路および自動速度検出 |
| US8867592B2 (en) | 2012-05-09 | 2014-10-21 | Nxp B.V. | Capacitive isolated voltage domains |
| US9083574B2 (en) * | 2012-12-06 | 2015-07-14 | Cortina Systems, Inc. | System and method for AC coupling |
| US8963622B2 (en) | 2013-03-10 | 2015-02-24 | Microchip Technology Incorporated | Method and apparatus for generating regulated isolation supply voltage |
| US9041454B2 (en) * | 2013-03-15 | 2015-05-26 | Atieva, Inc. | Bias circuit for a switched capacitor level shifter |
| US9491008B2 (en) * | 2014-07-11 | 2016-11-08 | Rambus Inc. | On-chip AC coupled receiver with real-time linear baseline-wander compensation |
| US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
| US9503251B2 (en) * | 2015-01-23 | 2016-11-22 | Huawei Technologies Co., Ltd. | Method and apparatus for mitigation of baseline wander on an AC coupled link |
| EP3319216A1 (en) * | 2016-11-03 | 2018-05-09 | GN Hearing A/S | Switched capacitor dc-dc power converter |
| US10684669B1 (en) | 2017-07-28 | 2020-06-16 | Maxim Integrated Products, Inc. | Logic level shifter interface between power domains |
| US10749509B1 (en) | 2019-05-13 | 2020-08-18 | Infineon Technologies Austria Ag | Capacitive-coupled level shifter and related system |
| US10637462B1 (en) * | 2019-05-30 | 2020-04-28 | Xilinx, Inc. | System and method for SoC power-up sequencing |
-
2022
- 2022-04-01 US US17/712,026 patent/US11824530B2/en active Active
- 2022-07-15 CN CN202280061329.1A patent/CN117941233A/zh active Pending
- 2022-07-15 WO PCT/US2022/037377 patent/WO2023014491A1/en active Application Filing
- 2022-07-15 KR KR1020247005885A patent/KR20240042455A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN117941233A (zh) | 2024-04-26 |
| US20230042591A1 (en) | 2023-02-09 |
| WO2023014491A1 (en) | 2023-02-09 |
| US11824530B2 (en) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100672987B1 (ko) | 고속 아날로그 인벨롭 디텍터 | |
| US8791743B1 (en) | Balanced level shifter with wide operation range | |
| JP2011529298A (ja) | 受信側の供給負荷の分散方法及びシステム | |
| CN107534416B (zh) | 用于调制信号的电路和方法 | |
| Shahramian et al. | A 0.41 pJ/Bit 10 Gb/s hybrid 2 IIR and 1 discrete-time DFE tap in 28 nm-LP CMOS | |
| TWI523415B (zh) | 具ｄ類放大器之音頻系統及積體電路晶片 | |
| CN101785191A (zh) | 用于同相/正交相调制器的lo 2lo上变频器 | |
| US20160315642A1 (en) | Method and apparatus for signal edge boosting | |
| US8941428B2 (en) | Low power latching circuits | |
| US8242811B2 (en) | High-bandwidth on-chip communication | |
| US9602160B2 (en) | Apparatus and method for digitally cancelling crosstalk | |
| CN109412579B (zh) | 电流模式逻辑驱动电路 | |
| US20200105319A1 (en) | Dynamic reconfigurable dual power i/o receiver | |
| KR20240042455A (ko) | 저 레이턴시, 광대역의 전력 도메인 오프셋 보정 신호 레벨 회로 구현 | |
| US20240137020A1 (en) | Low Latency, Broadband Power-Domain Offset-Correction Signal Level Circuit Implementation | |
| Do et al. | A 48 Gb/s PAM-4 transmitter with 3-tap FFE based on double-shielded coplanar waveguide in 65-nm CMOS | |
| Choi et al. | A 2.5–28 Gb/s multi-standard transmitter with two-step time-multiplexing driver | |
| KR20210038142A (ko) | 이퀄라이징 회로를 포함하는 전자 장치 및 그 동작 방법 | |
| US11921651B2 (en) | Interface module with low-latency communication of electrical signals between power domains | |
| US9479147B2 (en) | Synchroniser flip-flop | |
| TWI694677B (zh) | 可抑制電磁干擾的電流模式邏輯緩衝裝置及其訊號產生方法 | |
| CN212012607U (zh) | 隔离电路 | |
| CN112800000B (zh) | 一种电路以及电子设备 | |
| US20230246661A1 (en) | Simultaneous Bi-directional Hybrid Transceiver for Single-Ended Voltage Mode Signaling | |
| Aggarwal | Low power analog front end design for 112 Gbps PAM-4 SERDES receiver |