CN111211784B - 双步交替采样电路及积分器系统 - Google Patents

双步交替采样电路及积分器系统 Download PDF

Info

Publication number
CN111211784B
CN111211784B CN202010118566.XA CN202010118566A CN111211784B CN 111211784 B CN111211784 B CN 111211784B CN 202010118566 A CN202010118566 A CN 202010118566A CN 111211784 B CN111211784 B CN 111211784B
Authority
CN
China
Prior art keywords
sampling
capacitor
switch
module
integrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010118566.XA
Other languages
English (en)
Other versions
CN111211784A (zh
Inventor
王鹏翔
薛力钟
徐健
林越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Si Dian Microelectronics Shanghai Co ltd
Original Assignee
Si Dian Microelectronics Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Si Dian Microelectronics Shanghai Co ltd filed Critical Si Dian Microelectronics Shanghai Co ltd
Priority to CN202010118566.XA priority Critical patent/CN111211784B/zh
Publication of CN111211784A publication Critical patent/CN111211784A/zh
Application granted granted Critical
Publication of CN111211784B publication Critical patent/CN111211784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明揭示了一种双步交替采样电路及积分器系统，所述双步交替采样电路包括并联设置的第一采样/积分保持开关电容电路及第二采样/积分保持开关电容电路，所述第一采样/积分保持开关电容电路包括第一电容型DAC模块、第一采样开关模块、第一控制开关模块，所述第二采样/积分保持开关电容电路包括第二电容型DAC模块、第二采样开关模块、第二控制开关模块，所述第一电容型DAC模块和第二电容型DAC模块交替连接参考电压信号和目标信号。本发明采用双步交替采样的工作方式，在没有影响环路时序的前提下，有效增加了一倍的采样建立时间，从而大大提高了采样精度。

Description

双步交替采样电路及积分器系统
技术领域
本发明属于混合信号芯片技术领域，具体涉及一种双步交替采样电路及积分器系统。
背景技术
在传统的delta-sigma ADC(Σ-Δ模数转换器)中，前端级利用电荷存储组件(即采样电容)对输入电压进行采样，而且电荷随后被累积在另一组组件中(即积分器)，积分样本随后被模数转换器(ADC)量化，例如，闪烁型ADC，ADC输出经由反馈DAC循环回来以从输入电压中抽取掉。反馈DAC根据ADC输出的多个位状态对基准电压采样。
由于高精度delta-sigma ADC对于电容噪声的要求极高，需要很大电容值的采样电容，在传统设计中会导致第一级积分器的建立时间被电容限制，大大影响了采样精度和速度。
因此，针对上述技术问题，有必要提供一种双步交替采样电路及积分器系统。
发明内容
本发明的目的在于提供一种双步交替采样电路及积分器系统，以提高采样精度。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种双步交替采样电路，所述双步交替采样电路包括并联设置的第一采样/积分保持开关电容电路及第二采样/积分保持开关电容电路，所述第一采样/积分保持开关电容电路包括第一电容型DAC模块、连接第一电容型DAC模块与参考电压信号或目标信号的第一采样开关模块、连接第一电容型DAC模块与积分器的第一控制开关模块，所述第二采样/积分保持开关电容电路包括第二电容型DAC模块、连接第二电容型DAC模块与参考电压信号或目标信号的第二采样开关模块、连接第二电容型DAC模块与积分器的第二控制开关模块，所述第一电容型DAC模块和第二电容型DAC模块交替连接参考电压信号和目标信号。
一实施例中，所述双步交替采样电路包括：
第一采样阶段，第一电容型DAC模块通过第一采样开关模块与目标信号相连，第一控制开关模块短接，第一电容型DAC模块进行目标信号的采样，第二电容型DAC模块通过第二采样开关模块与参考电压信号相连，并通过第二控制开关模块与积分器相连，第二电容型DAC模块用于为积分器提供上一次采样的目标信号；
第二采样阶段，第二电容型DAC模块通过第二采样开关模块与目标信号相连，第二控制开关模块短接，第二电容型DAC模块进行目标信号的采样，第一电容型DAC模块通过第一采样开关模块与参考电压信号相连，并通过第一控制开关模块与积分器相连，第一电容型DAC模块用于为积分器提供上一次采样的目标信号。
一实施例中，所述第一电容型DAC模块包括并联设置的第一采样电容和第二采样电容，第二电容型DAC模块包括并联设置的第三采样电容和第四采样电容。
一实施例中，所述第一采样开关模块、第二采样开关模块、第一控制开关模块、第二控制开关模块包括若干第一时序开关和第二时序开关，于第一采样阶段下，第一时序开关导通，第二时序开关关断，与第二采样阶段下，第二时序开关导通，第一时序开关关断。
一实施例中，所述第一采样开关模块包括与第一采样电容一端相连且并联设置的第一时序开关和第二时序开关、以及与第二采样电容一端相连且并联设置的第一时序开关和第二时序开关，其中，第一时序开关分别与目标信号的正负端相连，第二时序开关分别与第一参考电压信号和第二参考电压信号相连；所述第二采样开关模块包括与第三采样电容一端相连且并联设置的第一时序开关和第二时序开关、以及与第四采样电容一端相连且并联设置的第一时序开关和第二时序开关，其中，第一时序开关分别与第一参考电压信号和第二参考电压信号相连，第二时序开关分别与目标信号的正负端相连。
一实施例中，所述积分器包括差分放大器及耦接于差分放大器的输入端和输出端之间的第一反馈电容和第二反馈电容。
一实施例中，所述第一控制开关模块包括连接于第一采样电容和第二采样电容之间的第一时序开关、连接于第一采样电容和第一反馈电容以及第二采样电容和第二反馈电容之间的第二时序开关；所述第二控制开关模块包括连接于第三采样电容和第四采样电容之间的第二时序开关、连接于第三采样电容和第一反馈电容以及第四采样电容和第二反馈电容之间的第一时序开关。
本发明另一实施例提供的技术方案如下：
一种积分器系统，所述积分器系统包括：
双步交替采样电路，所述采样电路为上述的双步交替采样电路；
若干积分器，与所述双步交替采样电路相连。
一实施例中，所述积分器系统包括依次与双步交替采样电路相连的第一积分器和第二积分器，所述第一积分器的工作频率为第二积分器工作频率的1/2。
一实施例中，所述第一积分器包括差分放大器及耦接于差分放大器的输入端和输出端之间的第一反馈电容和第二反馈电容。
与现有技术相比，本发明具有以下优点：
本发明采用双步交替采样的工作方式，在没有影响环路时序的前提下，有效增加了一倍的采样建立时间，从而大大提高了采样精度；
第一级积分器工作频率是后续积分器工作频率的1/2，可以得到有效的第一级积分器的输出。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一具体实施例中双步交替采样电路的电路原理图；
图2为本发明一具体实施例中积分器系统的电路原理图；
图3为本发明一具体实施例中双步交替采样电路在环路中的时序图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
本发明公开了一种双步交替采样电路，包括并联设置的第一采样/积分保持开关电容电路及第二采样/积分保持开关电容电路，第一采样/积分保持开关电容电路包括第一电容型DAC模块、连接第一电容型DAC模块与参考电压信号或目标信号的第一采样开关模块、连接第一电容型DAC模块与积分器的第一控制开关模块，第二采样/积分保持开关电容电路包括第二电容型DAC模块、连接第二电容型DAC模块与参考电压信号或目标信号的第二采样开关模块、连接第二电容型DAC模块与积分器的第二控制开关模块，第一电容型DAC模块和第二电容型DAC模块交替连接参考电压信号和目标信号。
本发明还公开了一种积分器系统，包括：
双步交替采样电路；
若干积分器，与所述双步交替采样电路相连。
以下结合具体实施例对本发明进行详细说明。
参图1所示，本发明一具体实施例中的双步交替采样电路，其包括并联设置的第一采样/积分保持开关电容电路(Sample group A)及第二采样/积分保持开关电容电路(Sample group B)。
结合图2所示，本发明另一实施例中的积分器系统，包括：
双步交替采样电路，采样电路为图1中的双步交替采样电路；
若干积分器，与双步交替采样电路相连。
本实施例中的积分器可以为多级积分器，其中，第一级积分器包括差分放大器及耦接于差分放大器的输入端和输出端之间的第一反馈电容C3和第二反馈电容C4。
进一步地，差分放大器的输入端和输出端上设有若干斩波器(chopper)。
以下结合图1、图2对上述实施例中的双步交替采样电路进行详细说明。
第一采样/积分保持开关电容电路(Sample group A)包括第一电容型DAC模块、连接第一电容型DAC模块与参考电压信号或目标信号的第一采样开关模块、连接第一电容型DAC模块与积分器的第一控制开关模块。
具体地，第一电容型DAC模块包括并联设置的第一采样电容C11和第二采样电容C12。
第一采样开关模块包括与第一采样电容C11一端相连且并联设置的第一时序开关
Figure BDA0002391606370000051
和第二时序开关
Figure BDA0002391606370000052
以及与第二采样电容C12一端相连且并联设置的第一时序开关
Figure BDA0002391606370000053
和第二时序开关
Figure BDA0002391606370000054
其中，第一时序开关
Figure BDA00023916063700000511
和
Figure BDA0002391606370000055
分别与目标信号Signal的正负端相连，第二时序开关
Figure BDA0002391606370000056
和
Figure BDA0002391606370000057
分别与第一参考电压信号和第二参考电压信号(VrefP/N，分别表示正向/反向的参考电压信号)相连。
第一控制开关模块包括连接于第一采样电容C11和第二采样电容C12之间的第一时序开关
Figure BDA0002391606370000058
连接于第一采样电容C11和第一反馈电容C3以及第二采样电容C12和第二反馈电容C4之间的第二时序开关
Figure BDA00023916063700000510
和
Figure BDA0002391606370000059
第二采样/积分保持开关电容电路(Sample group B)包括第二电容型DAC模块、连接第二电容型DAC模块与参考电压信号或目标信号的第二采样开关模块、连接第二电容型DAC模块与积分器的第二控制开关模块，第一电容型DAC模块和第二电容型DAC模块交替连接参考电压信号和目标信号。
具体地，第二电容型DAC模块包括并联设置的第三采样电容C21和第四采样电容C22。
第二采样开关模块包括与第三采样电容C21一端相连且并联设置的第一时序开关
Figure BDA0002391606370000062
和第二时序开关
Figure BDA0002391606370000061
以及与第四采样电容C22一端相连且并联设置的第一时序开关
Figure BDA0002391606370000065
和第二时序开关
Figure BDA0002391606370000063
其中，第一时序开关
Figure BDA0002391606370000068
和
Figure BDA0002391606370000064
分别与第一参考电压信号和第二参考电压信号(VrefP/N)相连，第二时序开关
Figure BDA0002391606370000066
和
Figure BDA0002391606370000067
分别与目标信号Signal的正负端相连。
第二控制开关模块包括连接于第三采样电容C21和第四采样电容C22之间的第二时序开关
Figure BDA00023916063700000615
连接于第三采样电容C21和第一反馈电容C3以及第四采样电容C22和第二反馈电容C4之间的第一时序开关
Figure BDA00023916063700000610
和
Figure BDA0002391606370000069
本实施例中的第一采样开关模块、第二采样开关模块、第一控制开关模块、第二控制开关模块包括若干第一时序开关和第二时序开关，于第一采样阶段(即第一时序
Figure BDA00023916063700000611
)下，第一时序开关导通，第二时序开关关断，与第二采样阶段(即第二时序
Figure BDA00023916063700000612
)下，第二时序开关导通，第一时序开关关断。
结合图3所示，本实施例中的双步交替采样电路包括：
第一采样阶段，于第一时序
Figure BDA00023916063700000613
下，第一电容型DAC模块通过第一采样开关模块与目标信号Signal相连，第一控制开关模块短接，第一电容型DAC模块进行目标信号的采样，第二电容型DAC模块通过第二采样开关模块与参考电压信号VrefP/N相连，并通过第二控制开关模块与积分器相连，第二电容型DAC模块用于为积分器提供上一次采样的目标信号；
第二采样阶段，于第二时序
Figure BDA00023916063700000616
下，第二电容型DAC模块通过第二采样开关模块与目标信号Signal相连，第二控制开关模块短接，第二电容型DAC模块进行目标信号的采样，第一电容型DAC模块通过第一采样开关模块与参考电压信号VrefP/N相连，并通过第一控制开关模块与积分器相连，第一电容型DAC模块用于为积分器提供上一次采样的目标信号。
可见，于第一时序
Figure BDA00023916063700000614
下由第一采样/积分保持开关电容电路(Sample group A)完成目标信号的采样，第二采样/积分保持开关电容电路(Sample group B)为积分器提供上一次采样的目标信号；而于第二时序
Figure BDA0002391606370000071
下由第二采样/积分保持开关电容电路(Sample group B)完成目标信号的采样，第一采样/积分保持开关电容电路(SamplegroupA)为积分器提供上一次采样的目标信号。故双步交替采样电路能够通过环路工作时序(第一时序
Figure BDA0002391606370000072
和第二时序
Figure BDA0002391606370000073
交替)完成目标信号的交替采样。
本发明中的积分器系统可包括依次与双步交替采样电路相连的第一积分器和第二积分器，第二级积分器在第一级积分器中任何一个组采样结构的积分工作阶段末尾，对第一级积分结果进行采样。
当采样电路采用上述双步交替采样电路时，第二级积分器工作在原始工作频率上，第一积分器的工作频率为第二积分器工作频率的1/2。第二级积分器可以在
Figure BDA0002391606370000075
和
Figure BDA0002391606370000074
两个时序中，借助Sample group A和Sample group B采样电路的交替工作，都可以得到有效的第一级积分器的输出。
应当理解的是，本发明中的双步交替采样电路及积分器系统可应用于所有delta-sigma(Σ-Δ)类型的ADC转换芯片中。
上技术方案可以看出，本发明具有以下有益效果：
本发明采用双步交替采样的工作方式，在没有影响环路时序的前提下，有效增加了一倍的采样建立时间，从而大大提高了采样精度；
第一级积分器工作频率是后续积分器工作频率的1/2，可以得到有效的第一级积分器的输出。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (6)

1.一种双步交替采样电路，其特征在于，所述双步交替采样电路包括并联设置的第一采样/积分保持开关电容电路及第二采样/积分保持开关电容电路，所述第一采样/积分保持开关电容电路包括第一电容型DAC模块、连接第一电容型DAC模块与参考电压信号或目标信号的第一采样开关模块、连接第一电容型DAC模块与积分器的第一控制开关模块，所述第二采样/积分保持开关电容电路包括第二电容型DAC模块、连接第二电容型DAC模块与参考电压信号或目标信号的第二采样开关模块、连接第二电容型DAC模块与积分器的第二控制开关模块，所述第一电容型DAC模块和第二电容型DAC模块交替连接参考电压信号和目标信号；
所述双步交替采样电路包括：
第一采样阶段，第一电容型DAC模块通过第一采样开关模块与目标信号相连，第一控制开关模块短接，第一电容型DAC模块进行目标信号的采样，第二电容型DAC模块通过第二采样开关模块与参考电压信号相连，并通过第二控制开关模块与积分器相连，第二电容型DAC模块用于为积分器提供上一次采样的目标信号；
第二采样阶段，第二电容型DAC模块通过第二采样开关模块与目标信号相连，第二控制开关模块短接，第二电容型DAC模块进行目标信号的采样，第一电容型DAC模块通过第一采样开关模块与参考电压信号相连，并通过第一控制开关模块与积分器相连，第一电容型DAC模块用于为积分器提供上一次采样的目标信号；
所述第一电容型DAC模块包括并联设置的第一采样电容C11和第二采样电容C12，第二电容型DAC模块包括并联设置的第三采样电容C21和第四采样电容C22；
所述第一采样开关模块、第二采样开关模块、第一控制开关模块、第二控制开关模块包括若干第一时序开关和第二时序开关，于第一采样阶段下，第一时序开关导通，第二时序开关关断，与第二采样阶段下，第二时序开关导通，第一时序开关关断；
所述第一采样开关模块包括与第一采样电容C11一端相连且并联设置的第一时序开关
Figure FDA0003487908150000021
和第二时序开关
Figure FDA0003487908150000022
以及与第二采样电容C12一端相连且并联设置的第一时序开关
Figure FDA0003487908150000023
和第二时序开关
Figure FDA0003487908150000024
其中，第一时序开关
Figure FDA0003487908150000025
和
Figure FDA0003487908150000026
分别与目标信号的正负端相连，第二时序开关
Figure FDA0003487908150000027
和
Figure FDA0003487908150000028
分别与第一参考电压信号和第二参考电压信号相连；所述第二采样开关模块包括与第三采样电容C21一端相连且并联设置的第一时序开关
Figure FDA00034879081500000216
和第二时序开关
Figure FDA0003487908150000029
以及与第四采样电容C22一端相连且并联设置的第一时序开关
Figure FDA00034879081500000210
和第二时序开关
Figure FDA00034879081500000211
其中，第一时序开关
Figure FDA00034879081500000212
和
Figure FDA00034879081500000213
分别与第一参考电压信号和第二参考电压信号相连，第二时序开关
Figure FDA00034879081500000214
和
Figure FDA00034879081500000215
分别与目标信号的正负端相连。
2.根据权利要求1所述的双步交替采样电路，其特征在于，所述积分器包括差分放大器及耦接于差分放大器的输入端和输出端之间的第一反馈电容C3和第二反馈电容C4。
3.根据权利要求2所述的双步交替采样电路，其特征在于，所述第一控制开关模块包括连接于第一采样电容C11和第二采样电容C12之间的第一时序开关
Figure FDA00034879081500000217
连接于第一采样电容C11和第一反馈电容C3以及第二采样电容C12和第二反馈电容C14之间的第二时序开关
Figure FDA00034879081500000218
和
Figure FDA00034879081500000219
所述第二控制开关模块包括连接于第三采样电容C21和第四采样电容C22之间的第二时序开关
Figure FDA00034879081500000220
连接于第三采样电容C21和第一反馈电容C3以及第四采样电容C22和第二反馈电容C4之间的第一时序开关
Figure FDA00034879081500000221
和
Figure FDA00034879081500000222
4.一种积分器系统，其特征在于，所述积分器系统包括：
双步交替采样电路，所述采样电路为权利要求1～3中任一项所述的双步交替采样电路；
若干积分器，与所述双步交替采样电路相连。
5.根据权利要求4所述的积分器系统，其特征在于，所述积分器系统包括依次与双步交替采样电路相连的第一积分器和第二积分器，所述第一积分器的工作频率为第二积分器工作频率的1/2。
6.根据权利要求5所述的积分器系统，其特征在于，所述第一积分器包括差分放大器及耦接于差分放大器的输入端和输出端之间的第一反馈电容和第二反馈电容。
CN202010118566.XA 2020-02-25 2020-02-25 双步交替采样电路及积分器系统 Active CN111211784B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010118566.XA CN111211784B (zh) 2020-02-25 2020-02-25 双步交替采样电路及积分器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010118566.XA CN111211784B (zh) 2020-02-25 2020-02-25 双步交替采样电路及积分器系统

Publications (2)

Publication Number Publication Date
CN111211784A CN111211784A (zh) 2020-05-29
CN111211784B true CN111211784B (zh) 2022-03-15

Family

ID=70788634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010118566.XA Active CN111211784B (zh) 2020-02-25 2020-02-25 双步交替采样电路及积分器系统

Country Status (1)

Country Link
CN (1) CN111211784B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114584138B (zh) * 2022-03-23 2022-11-22 深圳市航顺芯片技术研发有限公司 一种数模转换器输出电路及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10342056B4 (de) * 2003-09-11 2005-11-10 Infineon Technologies Ag Additionsschaltung für Sigma-Delta-Modulatorschaltungen
CN101621298A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 一种能提高信噪比的δ-σ调制器
US9124290B2 (en) * 2012-02-10 2015-09-01 Analog Devices Global Method and apparatus for separating the reference current from the input signal in sigma-delta converter
CN105306845B (zh) * 2015-11-19 2018-04-06 电子科技大学 一种可消除失调的相关双采样电路
CN106130561B (zh) * 2016-06-21 2020-01-17 芯海科技（深圳）股份有限公司 自带dac功能的adc积分器及测量方法

Also Published As

Publication number Publication date
CN111211784A (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
CN102025378B (zh) 共用运算放大器的多通道∑-△转换电路及其辅助方法
US6909393B2 (en) Space efficient low power cyclic A/D converter
CN111211783B (zh) 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
CN111211784B (zh) 双步交替采样电路及积分器系统
CN111555727B (zh) 一种高增益低噪声的开关电容可调增益放大器
CN103944574A (zh) 连续时间输入级
CN101980446B (zh) 一种高性能低功耗流水线模数转换器
CN1127217C (zh) 模/数转换器
CN114172512A (zh) 多通道过采样噪声整形逐次渐进型模数转换器及转换方法
CN111682878A (zh) 一种零极点优化的无源噪声整形逐次逼近模数转换器
US11581900B2 (en) Analog-to-digital converter error shaping circuit and successive approximation analog-to-digital converter
WO2024103804A1 (zh) 一种异步同步共存的两级模数转换器及其工作方法
CN1604478A (zh) 模拟数字转换器
CN105720985A (zh) 一种用于压缩采样模数转换器的可变压缩比采样电路
CN203278797U (zh) 零点优化积分器电路
CN100586024C (zh) 双采样乘法数字模拟转换电路及其应用
US20110169676A1 (en) Analog-to-digital converter
CN105720988A (zh) 一种用于压缩采样模数转换器的采样量化电路
CN106130556B (zh) 一种两步式增量模拟-数字转换器及两步式转换方法
CN112202449B (zh) 一种基于模拟-数字转换器的电容测量电路及测量方法
CN104113337A (zh) 一种流水线模数转换器
CN113676181A (zh) 一种基于双输入比较器的二阶全无源噪声整形sar adc
CN102904590B (zh) 中频双路径前馈型带通调制器
CN104753532A (zh) 一种高信噪失真比的数字模拟转换器
CN109768799A (zh) 一种电容式指纹采样的模数转换电路及模数转换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant