CN1127217C - 模/数转换器 - Google Patents
模/数转换器 Download PDFInfo
- Publication number
- CN1127217C CN1127217C CN99814210A CN99814210A CN1127217C CN 1127217 C CN1127217 C CN 1127217C CN 99814210 A CN99814210 A CN 99814210A CN 99814210 A CN99814210 A CN 99814210A CN 1127217 C CN1127217 C CN 1127217C
- Authority
- CN
- China
- Prior art keywords
- converter
- analog integrator
- analog
- integrator circuit
- electric capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
- H03M3/472—Shared, i.e. using a single converter for multiple channels
- H03M3/474—Shared, i.e. using a single converter for multiple channels using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种模/数转换器，该模/数转换器具有多个模拟积分电路以及一位模/数转换器和一位数/模转换器，其中多个模拟积分电路串联在一起并且一位模/数转换器后置于最后的模拟积分电路。一位模/数转换器的输出信号被输送给一位数/模转换器并且将每个模拟积分电路的输入信号减去一位数/模转换器的输出信号。多个输入信号通过多路转换器输送给串联在一起的模拟积分电路中的第一个模拟积分电路。每个模拟积分电路具有与输入信号数量相符的多个电容，其中在每个积分电路中多个电容中的一个电容分别可在运算放大器的输出端和输入端之间进行切换。根据输入信号的数量对一位数/模转换器的输出信号进行迟延。
Description
技术领域
本发明涉及一种模/数转换器。
背景技术
EP-A-0762656揭示了一种模/数转换器，该模/数转换器按照σ-Δ原理工作并可以时分多路的方式对多个输入信号进行处理。转换器包含一位模/数转换器、一位数/模转换器及唯一一个积分电路。多个输入信号通过多路转换器输送给积分电路。模拟积分电路包含有与输入信号的数量相符的多个电容。电容被间接地在一个运算放大器的一个输入端和一个输出端之间进行切换。一位数/模转换器的输出信号迟延地被反馈到积分电路的输入端。迟延一个周期相当于电路的两个输入信号。
根据σ-Δ方法工作的模/数转换器由多个过取样的模拟输入信号产生一个一位数据流。一个一阶σ-Δ模/数转换器具有一个反馈结构，在该结构中数字输出信号通过一数/模转换器负反馈到一个加法器。加法器将过取样的模拟输入信号减去反馈的模拟信号，用一模拟积分电路对差分信号进行积分并将模拟积分电路的输出信号通过一位模/数转换器转换成一个数字输出信号。n阶的σ-Δ模数转换器具有n个串联的模拟积分电路，其中反馈信号被加在n个积分电路的每个积分电路的输入端。
在B.E.博泽尔和B.A.沃利发表的题为“σ-Δ调制模/数转换器的设计”，电气与电子工程师学会固体电路杂志，SC-23卷，1298-1308页，1988年12月(“The Design of Sigma-Delta Modulation Analog-to-DigitalConverters”，B.E.Boser，B.A.Wooley，IEEE Journal of Solid-StateCircuits，vol.SC-23，PP.1298-1308，December 1988)中对σ-Δ-模/数转换的基本原理做了说明并且在图10中示出一二阶σ-Δ模/数转换器的电路图，该转换器将一差分模拟输入信号转换成一数字输出信号。
在S.R.诺斯沃西、I.G.波斯特和H.S.费特曼发表的题为“14位80kHzσ-Δ模/数转换器：模型、设计和性能的评价”，电气与电子工程师学会固体电路杂志，SC-24卷，256-266页，1989年4月中(“A 14-Bit 80-kHzSigma-Delta A/D Converter：Modeling，Design and PerformanceEvaluation”，S.R.Norsworthy，I.G.Post，H.S.Fetterman，IEEE Journal of Solid-State Circuits，vol.SC-24，pp.256-266，April 1989)的图6中表述了一个二阶的σ-Δ-模/数转换器。
由于σ-Δ-转换器具有一个负反馈和内部的状态存储器并且为保证转换误差较小，必须重置，所以对通过时分多路输送给转换器的多个输入信号进行处理是有困难的。
在US5,627,536中记载了一种用于对多个采用时分多路输入的信号进行转换的σ-Δ-模/数转换器。在每个有待转换的模拟取样值前，转换器的内部状态存储器必须复位并且为了对每个取样值进行转换转换器必须重置。其缺点在于，将因此降低σ-Δ-模/数转换器的转换速率。
发明内容
所以本发明解决的技术问题在于，提出一种σ-Δ-模/数转换器，该转换器可以对多个采用时分多路输入的输入信号进行处理并且并不因为σ-Δ-模/数转换器的重置时间而降低转换速率。
该技术问题的解决方案如下：一种模/数转换器，该模/数转换器具有多个模拟积分电路以及一位模/数转换器和一位数/模转换器。多个模拟积分电路串联在一起并且一位模/数转换器后置于最后的模拟积分电路。一位模/数转换器的输出信号被输送给一位数/模转换器并且一位数/模转换器的输出信号减去每个模拟积分电路的输入信号。多个输入信号通过多路转换器输送给串联在一起的模拟积分电路中的第一个模拟积分电路，并且每个模拟积分电路具有与输入信号数量相符的多个电容。其中在每个积分电路中多个电容中的一个电容分别可在运算放大器的输出端和输入端之间进行切换，从而形成反馈电容。根据输入信号的数量对一位数/模转换器的输出信号进行迟延。根据本发明的有益的设计，每个模拟积分电路的多个电容构成状态存储器。对多个输入信号中的每一个输入信号配属有多个电容中的一个电容。也可以针对差分输入信号对模/数转换器进行设计。在此情况时，对多个差分输入信号中的每个差分输入信号配属有两个电容，从而使每个模拟积分电路总共具有的电容的数量是差分输入信号数量的两倍。本发明的另一个优点在于，由于仅需分别在每个模拟积分电路中设置与输入信号数量相符的电容替代与输入信号数量相符的多个σ-Δ-模/数转换器，因而降低了用于处理多个输入信号所付出的电路代价。有益的是，因此可以节省σ-Δ-模/数转换器集成在一个芯片上的芯片面积。
根据本发明，采用一移位寄存器对一位数/模转换器的输出信号进行迟延，其中移位寄存器具有与模拟积分电路的数量相符的多个输出端。多个输出中的每个输出分别输送给多个模拟积分电路中的一个的输入端，从而使一位数/模转换器的正确的输出信号输送给一个模拟积分电路。
根据本发明，由一时钟信号对移位寄存器进行同步控制，该时钟信号同时还对多个取样开关进行同步控制。取样开关前置于每个模拟积分电路，并且利用时钟信号分别在每个模拟积分电路中对多个电容中的一个电容在运算放大器的输入端和输出端之间进行切换。以此方式，时钟信号对多个输入信号的转换过程实施控制。
在另一特别优选的实施方式中，移位寄存器的多个输出中的每一个输出相互迟延时钟信号的一时钟周期。以此方式使属于各输入信号的信号加在移位寄存器的每个输出端上。
在移位寄存器的一个特别优选的实施方式中，移位寄存器的多个输出中的第一个输出迟延根据输入信号的数量减一个的相应的时钟周期并且移位寄存器的多个输出的每另一个输出则分别迟延另一个时钟周期。
在一特别优选的实施方式中，在每个模拟积分电路中的多个电容分别具有相同的电容值。在集成电路中宜与绝对电容值相反，应非常精确地调整其状况，并且另外在电容值相同时对每个输入信号积分时间相同。在一特别优选的实施方式中，每个模拟积分电路的放大系数由前置于运算放大器的输入端的电容和多个电容中的一个电容之间的比例确定。
在一特别优选的实施方式中，每个模拟积分电路的放大系数为0.5。
在一优选的实施方式中，第一模拟积分电路的多个电容的电容值大于另一模拟积分电路的多个电容的电容值。
附图说明
下面将对照实施例并结合附图对本发明的进一步的优点、特征和应用加以说明。图中示出：
图1为本发明的用于对三个模拟输入信号进行转换的σ-Δ-模/数转换器的实施例。
具体实施方式
图1中示出一种σ-Δ-模/数转换器，该转换器采用对电容的切换技术设计的。
一第一模拟输入信号In0、一第二模拟输入信号In1和一第三模拟输入信号In2被输送给一多路转换器MUX。三个模拟输入信号的频带必须至少限定在σ-Δ-模/数转换器工作的半取样频率上。用一个时钟信号T对输入信号In0、In1和In2的多路转换器MUX的一个输出进行控制。因此，加在多路转换器MUX的输出端上的一个信号具有与时钟信号T的周期时间相符的时隙并由第一模拟输入信号In0、第二模拟输入信号In1和第三模拟输入信号In2构成。
用第一取样开关S7和第三取样开关S8对多路转换器的输出信号取样。第一电容器CS0连接在第一取样开关S7和第三取样开关S8之间。在第一取样开关S7和第三取样开关S8闭合时，由多路转换器MUX的输出信号对第一电容器CS0充电。由时钟信号T既对第一取样开关S7，又对第二取样开关S8进行控制。
由一第二取样开关S9和一第四取样开关S10对一加在第一模拟积分电路3上的信号进行取样。第二电容器CS1接在第二取样开关S9和第四取样开关S10之间。在第二取样开关S9和第四取样开关S10闭合时，由第一模拟积分电路3的输出信号对第二电容器CS1进行充电。由时钟信号T既对第二取样开关S9，又对第四取样开关S10进行控制。
第二模拟积分电路4的输出信号被输送给一位模/数转换器1。该一位模/数转换器1将输入的取样信号转换成一位数据流。通常一位模/数转换器由一简单的比较器电路构成。
一位数据流被输送给移位寄存器2。移位寄存器2根据输入信号的数量对一位数据流迟延相应的时钟周期。移位寄存器具有第一寄存器20、第二寄存器21和第三寄存器22，由时钟信号T对所述寄存器进行控制。第一寄存器20对来自一位模/数转换器1的一位数据流进行接收。第二寄存器21后置于第一移位寄存器20。一位数据流被第一寄存器20和第二寄存器21迟延时钟信号T的两个时钟周期。第二寄存器21的输出构成移位寄存器2的第一输出。第三寄存器22与第一输出端23并联并后置于第二寄存器21，第三寄存器的输出构成移位寄存器2的第二输出。
移位寄存器2的第一输出23被输送给第一转换开关5。移位寄存器2的第二输出24被输送给第二转换开关6。
第一转换开关5具有第三开关S13，该第三开关用于将一转换开关5的输出切换到一第一基准电压Vref+或第二基准电压Vref-。
第二转换开关6具有第二开关S12，该第二开关用于将第二转换开关6的输出切换到第一基准电压Vref+或第二基准电压Vref-。
第一转换开关5和第二转换开关6分别构成一位数/模转换器。由一位模/数转换器1的被迟延两个时钟信号T的二个时钟周期的一位数据流对第一转换器5进行控制。由一位模/数转换器1的被迟延时钟信号T的三个时钟周期的一位数据流对第一转换器6进行控制。
加在第一转换开关5输出端上的信号被输送给第一模拟积分电路3的输入端。加在第二转换开关6的输出端上的输出信号被输送给第二模拟积分电路4。
第一模拟积分电路3具有第一运算放大器OP1。第四开关S14前置于第一运算放大器OP1的反向输入端。第一运算放大器OP1的非反向输入端与基准电位VSS连接。第一运算放大器OP1的输出端通过第三转换开关S1与第一运算放大器OP1的反向的输入端连接并与三个电容C1、C2或C3中的一个电容连接。第三转换开关S1是一个多路转换器，该转换开关用于将三个电容C1、C2或C3中的一个电容在第一运算放大器OP1的输出端和第一运算放大器OP1的反向的输入端之间进行切换并由时钟信号T进行控制。从而可分别实现对作为运算放大器的反馈电容的三个电容中的一个电容的通断控制。
第二模拟积分电路4具有第二运算放大器OP2。第一开关S11前置于第二运算放大器OP2的反向输入端，该开关构成第二模拟积分电路4的输入端。第二运算放大器OP2的非反向输出端与基准电位VSS连接。第二运算放大器OP2的输出端通过第四转换开关S2与第二运算放大器OP2的反向输入端连接并与三个电容C4、C5或C6中的一个连接。第四转换开关S2是一个多路转换器，其中用于将三个电容C4、C5或C6中的一个电容在第二运算放大器OP2的输出端与第二运算放大器OP2的反向输入端间进行切换并由时钟信号T进行控制。从而可分别实现对作为运算放大器的反馈电容的三个电容中的一个电容的通断控制。
应努力使第一模拟积分电路3的三个电容C1至C3及第二模拟积分电路4的三个电容C4至C6保持在尽可能小的程度，以便降低运算放大器OP1及OP2的输出电流并随之缩短上升时间。第二模拟积分电路4的三个电容C4至C6可以小于第一模拟积分电路3的三个电容C1至C3，这是因为通过第一模拟积分电路的一阶整形作用可以降低在第一模拟积分电路中造成的(热)噪声之故。
为此，为三个模拟输入信号In0、In1和In2中的每个分别分配第一模拟积分电路3的三个电容C1-C3中的一个电容及第二模拟积分电路4的三个电容C4-C6中的一个电容。电容C1-C3及C4-C6构成用于对模拟积分电路的有待积分的输入信号的状态存储器。
σ-Δ模/数转换器按照管道原理进行工作。下表中列出在时钟信号T的各种周期1-7时的第一模拟积分电路3、第二模拟积分电路4和第一寄存器20、第二寄存器21和第三寄存器22的状态(表中用下标表示模拟输入信号加在多路转换器MUX的输入端上的时钟周期)：
T 3 4 20 21 22
1 In01 - - - -
2 In12 In01 - - -
3 In23 In12 In01 - -
4 In04 In23 In12 In01 -
5 In15 In04 In23 In12 In01
6 In26 In15 In04 In23 In12
7 In07 In26 In15 In04 In23
由于在第二模拟积分电路4和在第一至第三寄存器20-22中存储的值是启始值，所述启始值与三个模拟输入信号In0-In2无关，所以在时钟周期4之前σ-Δ模数转换器必须重置。从第五个时钟周期开始将模拟输入信号In0-In2的取样值“装入”σ-Δ模/数转换器。从表中可见，第二寄存器21的输出反馈到第一模拟积分电路3的输入端，所述输出具有模拟输入信号，所述输出也通过多路转换器MUS输送给第一模拟积分电路的输入端。此点同样也适用于第二模拟积分电路4。当然对第一和第二模拟积分电路给出的值与构成某个值的状态存储器的电容相关。通过时钟信号T使某个相应的状态存储器及某个相应的电容与模拟积分电路中的运算放大器接通。
基于诸如各元器件的延迟时间、积分时间常数等各种参数，时钟信号必须与某些有待控制的元器件适配。例如必须注意，基于在时钟信号的时钟线路上的信号延迟时间不得导致各时钟周期的重叠并并不得因此出现转换误差。另外一个例子是必须加以考虑的模拟积分电路的积分时间。其中在下一个值被积分之前，必须结束对一个值的积分。其中还必须将例如通过移位寄存器的迟延例如扩展时钟信号的半个周期。
σ-Δ模数转换器的最关键的元器件是在模拟积分电路中含有的运算放大器，对该运算放大器的重置时间和上升时间必须进行认真的选择。其中运算放大器具有短的重置时间是毫无关系的。确切地说，在重置时间内运算放大器工作在线性范围内。其中上升时间不得对重置时间造成限制。
附图标记对照表
1 一位模/数转换器
2 移位寄存器
20-22 一位寄存器
3 第一模拟积分电路
5 第一转换开关
6 第二转换开关
In0 第一输入信号
In1 第二输入信号
In2 第三输入信号
MUX 多路转换器
T 时钟信号
S1 第三转换开关
S2 第四转换开关
S7 第一取样开关
S8 第三取样开关
S9 第二取样开关
S10 第四取样开关
S11 第一开关
S12 第二开关
S13 第三开关
S14 第四开关
CS0 第一电容
CS1 第二电容
C1-C3 第一模拟积分电路的反馈电容
C4-C6 第二模拟积分电路的反馈电容
OP1 第一运算放大器
OP2 第二运算放大器
VSS 基准电位
Vref+ 第一基准电压
Vref- 第二基准电压
Claims (6)
1.模/数转换器，该模/数转换器具有多个模拟积分电路(3、4)以及一位模/数转换器(1)和一位数/模转换器(5、6)，其中多个模拟积分电路(3、4)串联在一起并且一位模/数转换器(1)后置于最后的模拟积分电路，其中一位模/数转换器(1)的输出信号被输送给一位数/模转换器(5、6)，并且将每个模拟积分电路(3、4)的输入信号减去一位数/模转换器(5、6)的输出信号，并且其中多个输入信号(In0、In1、In2)通过多路转换器(MUX)输送给串联在一起的模拟积分电路(3、4)中的第一个模拟积分电路(3)，其特征在于，-每个模拟积分电路(3、4)具有与输入信号(In0、In1、In2)数量相符的多个电容(C1-C3、C4-C6)；-在每个模拟积分电路(3、4)中多个电容中的一个电容可分别在运算放大器(OP1、OP2)的输出端和反向输入端之间进行切换；-根据输入信号的数量对一位数/模转换器的输出信号进行迟延；由一移位寄存器(2)对一位数/模转换器的输出信号进行迟延，其中移位寄存器(2)具有与模拟积分电路(3、4)的数量相符的多个输出(23、24)和移位寄存器(2)的多个输出(23、24)中的每一个输出相互迟延时钟信号(T)的一时钟周期；并且由时钟信号(T)对移位寄存器(2)进行同步控制，该时钟信号(T)同时还对多个取样开关(S7、S8、S9、S10)进行同步控制，取样开关前置于模拟积分电路(3、4)，并且利用时钟信号(T)在每个模拟积分电路中分别对多个电容(C1-C3、C4-C6)中的一个电容在运算放大器(OP1、OP2)的输出端和反向输入端之间进行切换。
2.按照权利要求1所述的模/数转换器，其特征在于，移位寄存器(2)的多个输出中的第一个输出(23)迟延根据输入信号(In0、In1、In2)的数量减一个相应的时钟周期并且移位寄存器(2)的多个输出中的每另一个输出(24)则分别迟延另一个时钟周期。
3.按照权利要求1所述的模/数转换器，其特征在于，在每个模拟积分电路(3、4)中的多个电容(C1-C3、C4-C6)分别具有相同的电容值。
4.按照权利要求1-3中任一项所述的模/数转换器，其特征在于，每个模拟积分电路(3、4)的放大系数由前置于运算放大器(OP1、OP2)的输入端的电容(CS0、CS1)与多个电容(C1-C3、C4-C6)中的一个电容之间的比例确定。
5.按照权利要求4所述的模数转换器，其特征在于，每个模拟积分电路(3、4)的放大系数为0.5。
6.按照权利要求1-3中任一项所述的模/数转换器，其特征在于，第一模拟积分电路(3)的多个电容(C1-C3)的电容值大于另一模拟积分电路(4)的多个电容(C4-C6)的电容值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19857042 | 1998-12-10 | ||
| DE19857042.2 | 1998-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1329776A CN1329776A (zh) | 2002-01-02 |
| CN1127217C true CN1127217C (zh) | 2003-11-05 |
Family
ID=7890648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99814210A Expired - Fee Related CN1127217C (zh) | 1998-12-10 | 1999-12-08 | 模/数转换器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6340945B1 (zh) |
| EP (1) | EP1138120B1 (zh) |
| JP (1) | JP2002532937A (zh) |
| KR (1) | KR20010082331A (zh) |
| CN (1) | CN1127217C (zh) |
| DE (1) | DE59901977D1 (zh) |
| WO (1) | WO2000035096A2 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3883923B2 (ja) | 2002-07-26 | 2007-02-21 | シャープ株式会社 | 相関器 |
| US7319423B2 (en) * | 2002-07-31 | 2008-01-15 | Quantum Semiconductor Llc | Multi-mode ADC and its application to CMOS image sensors |
| US7518540B2 (en) * | 2002-07-31 | 2009-04-14 | Quantum Semiconductor Llc | Multi-mode ADC and its application to CMOS image sensors |
| WO2004013971A1 (en) * | 2002-07-31 | 2004-02-12 | Augusto Carlos J R P | Asynchronous serial analog-to-digital converter methodology having dynamic adjustment of the bandwith |
| US7142142B2 (en) * | 2004-02-25 | 2006-11-28 | Nelicor Puritan Bennett, Inc. | Multi-bit ADC with sigma-delta modulation |
| DE102004009611B4 (de) * | 2004-02-27 | 2010-01-14 | Infineon Technologies Ag | Zeitkontinuierlicher Sigma-Delta-Analog-Digital-Wandler |
| CN100365938C (zh) * | 2004-03-11 | 2008-01-30 | 中国电子科技集团公司第二十四研究所 | 12位折叠插入结构a/d转换器 |
| JP2006109059A (ja) * | 2004-10-05 | 2006-04-20 | Rohm Co Ltd | 電子回路 |
| ATE449463T1 (de) * | 2005-04-15 | 2009-12-15 | Semtech Internat Ag | Elektronische schaltung zur analog/digital- umsetzung eines analogen einlasssignals |
| US7221191B2 (en) * | 2005-05-23 | 2007-05-22 | Analog Devices, Inc. | Signal samplers with enhanced dynamic range |
| US7884746B2 (en) * | 2008-04-11 | 2011-02-08 | Texas Instruments Incorporated | Noise limitation of a signal dependent multibit digital to analog signal conversion |
| US8466821B2 (en) * | 2010-01-20 | 2013-06-18 | Panasonic Corporation | Delta sigma ADC |
| JP2011259191A (ja) * | 2010-06-09 | 2011-12-22 | Asahi Kasei Electronics Co Ltd | Δς変調器 |
| WO2014141350A1 (ja) * | 2013-03-12 | 2014-09-18 | パナソニック株式会社 | Ａｄ変換器 |
| US20230136534A1 (en) * | 2021-11-01 | 2023-05-04 | Electronics And Telecommunications Research Institute | Dynamic high-resolution analog to digital converter and operating method thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3586187T2 (de) * | 1984-07-23 | 1992-12-03 | Nippon Electric Co | Analog-digital-wandler. |
| US5248971A (en) * | 1992-05-19 | 1993-09-28 | Mandl William J | Method and apparatus for multiplexed oversampled analog to digital modulation |
| JPH088465B2 (ja) * | 1992-11-20 | 1996-01-29 | 日本電気株式会社 | スイッチトキャパシタ回路 |
| US5627536A (en) | 1994-12-27 | 1997-05-06 | Advanced Micro Devices, Inc. | Multiplexed delta-sigma modulator |
| US5949360A (en) * | 1995-09-06 | 1999-09-07 | Yamaha Corporation | Analog/digital converter utilizing time-shared integrating circuitry |
| JP3512292B2 (ja) * | 1996-01-30 | 2004-03-29 | 忠弘 大見 | 半導体装置及びこれを用いた算術演算システム、画像処理システム、音声信号処理システム、パターン認識システム、信号処理システム、並列データ処理システム、ビデオ信号処理システム |
-
1999
- 1999-12-08 CN CN99814210A patent/CN1127217C/zh not_active Expired - Fee Related
- 1999-12-08 JP JP2000587448A patent/JP2002532937A/ja not_active Withdrawn
- 1999-12-08 WO PCT/DE1999/003927 patent/WO2000035096A2/de not_active Application Discontinuation
- 1999-12-08 EP EP99967870A patent/EP1138120B1/de not_active Expired - Lifetime
- 1999-12-08 DE DE59901977T patent/DE59901977D1/de not_active Expired - Lifetime
- 1999-12-08 KR KR1020017007216A patent/KR20010082331A/ko not_active Application Discontinuation
-
2001
- 2001-06-08 US US09/875,971 patent/US6340945B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002532937A (ja) | 2002-10-02 |
| WO2000035096A3 (de) | 2000-10-19 |
| US6340945B1 (en) | 2002-01-22 |
| EP1138120B1 (de) | 2002-07-03 |
| EP1138120A2 (de) | 2001-10-04 |
| KR20010082331A (ko) | 2001-08-29 |
| CN1329776A (zh) | 2002-01-02 |
| WO2000035096A2 (de) | 2000-06-15 |
| DE59901977D1 (de) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1127217C (zh) | 模/数转换器 | |
| CN1110902C (zh) | 具有减少谐波失真的开关电容数字——模拟变换器 | |
| US10110242B2 (en) | Interleaving successive approximation analog-to-digital converter with noise shaping | |
| CN107395206B (zh) | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | |
| CN1030026C (zh) | 低功耗小面积高阶σ-△过抽样a/d转换集成电路网络 | |
| CN111327323B (zh) | 无源噪声整形过采样逐次逼近模数转换器及控制方法 | |
| US6617992B2 (en) | Capacitor mismatch independent gain stage for differential pipeline analog to digital converters | |
| CN111211783B (zh) | 双反馈回路噪声整形过采样逐次逼近模数转换器及方法 | |
| CN1925292A (zh) | Dc－dc转换器的控制电路及其控制方法 | |
| CN102457282A (zh) | 三角积分调变器以及三角积分调变方法 | |
| CN100512016C (zh) | 模数转换器 | |
| EP2139118A3 (en) | Cyclic D/A converter operating on an n-bit by n-bit basis | |
| JP6571493B2 (ja) | インクリメンタル型デルタシグマａｄ変調器及びａｄ変換器 | |
| CN1722617A (zh) | A/d转换单元和使用其的通信设备 | |
| US20190199368A1 (en) | Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator | |
| EP1374415A2 (en) | Delta sigma converter incorporating a multiplier | |
| US20040169596A1 (en) | Higher order sigma-delta analog-to-digital converter based on finite impulse response filter | |
| US6977606B2 (en) | Pipelined analog-to-digital converter | |
| CN1604478A (zh) | 模拟数字转换器 | |
| US6803870B2 (en) | Procedure and device for analog-to-digital conversion | |
| US7924192B2 (en) | ΔΣ analog-to-digital converter | |
| JP3048007B2 (ja) | Ａ／ｄ変換回路 | |
| JP3751551B2 (ja) | Ａ／ｄコンバータ | |
| CN1794588A (zh) | 循环流水线式模拟数字转换器 | |
| US20030169194A1 (en) | Method of selecting cells for input code in a digital-to-analog converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| C10 | Entry into substantive examination | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031105 Termination date: 20161208 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |