KR20110027221A - 스위치드 커패시터 회로 - Google Patents

스위치드 커패시터 회로 Download PDF

Info

Publication number
KR20110027221A
KR20110027221A KR1020090085217A KR20090085217A KR20110027221A KR 20110027221 A KR20110027221 A KR 20110027221A KR 1020090085217 A KR1020090085217 A KR 1020090085217A KR 20090085217 A KR20090085217 A KR 20090085217A KR 20110027221 A KR20110027221 A KR 20110027221A
Authority
KR
South Korea
Prior art keywords
pair
signal
turned
response
stabilization circuit
Prior art date
Application number
KR1020090085217A
Other languages
English (en)
Other versions
KR101087246B1 (ko
Inventor
한건희
채영철
이인희
이동명
임승현
천지민
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020090085217A priority Critical patent/KR101087246B1/ko
Priority to CN2010800509632A priority patent/CN102687392A/zh
Priority to PCT/KR2010/004512 priority patent/WO2011031003A2/ko
Priority to JP2012528734A priority patent/JP2013504920A/ja
Priority to US13/395,277 priority patent/US8723597B2/en
Publication of KR20110027221A publication Critical patent/KR20110027221A/ko
Application granted granted Critical
Publication of KR101087246B1 publication Critical patent/KR101087246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45724—Indexing scheme relating to differential amplifiers the LC comprising two cross coupled switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 따른 스위치드 커패시터 회로는: 초퍼 안정화 회로를 사용하여 옵셋을 제거하기 위한 반전 증폭기; 입력 단자와 상기 반전 증폭기 사이에 연결되는 샘플링 유닛; 및 상기 반전 증폭기에 병렬 연결되는 피드백 유닛을 포함한다.
Figure P1020090085217
초퍼 안정화, 반전기, 증폭기, 스위치드 커패시터 회로

Description

스위치드 커패시터 회로{SWITCHED CAPACITOR CIRCUIT}
본 발명은 반도체 회로에 관한 것으로, 좀 더 구체적으로 스위치드 커패시터(Switched Capacitor) 회로에 관한 것이다.
반도체 회로에서는 집적도 향상과 저전력 회로의 설계를 위해 스위치드 커패시터 회로가 널리 사용된다. 이러한 스위치드 커패시터 회로의 성능은 CMOS 아날로그 회로 기술의 발전과 더불어 급속히 향상되고 있다.
스위치드 커패시터 회로는 적분기, 덧셈기, 아날로그 필터, 아날로그-디지털 변환기(ADC), 디지털-아날로그 변환기(DAC) 등의 아날로그 회로에 다양하게 사용되고 있다. 여기서 스위치드 커패시터 회로의 주요 블록 중 하나로써 동작 증폭기가 주로 사용되고 있다. 그러나 이러한 동작 증폭기는 전력 소모가 많고 넓은 면적을 차지하는 문제점이 있다. 따라서 스위치드 커패시터 회로에 동작 증폭기 대신 비교적 전력 소모가 적은 반전 증폭기의 사용이 증가하고 있다.
본 발명의 목적은 반도체 회로의 활용 범위를 넓히면서 전력 소모와 면적을 줄일 수 있는 스위치드 커패시터 회로를 제공하는 데 있다.
본 발명의 실시 예에 따른 스위치드 커패시터 회로는 초퍼 안정화 회로를 사용하여 옵셋을 제거하기 위한 반전 증폭기; 입력 단자와 상기 반전 증폭기 사이에 연결되는 샘플링 유닛; 및 상기 반전 증폭기에 병렬 연결되는 피드백 유닛을 포함한다.
실시 예에 있어서, 상기 반전 증폭기는, 차동 형태의 반전기 쌍; 상기 반전기 쌍의 입력단에 연결되며, 입력 신호를 주기적으로 반전시켜 상기 반전기 쌍에 전달하는 제 1 초퍼 안정화 회로; 상기 반전기 쌍의 출력단에 연결되며, 상기 반전기 쌍의 출력 신호를 주기적으로 반전시켜 출력 단자에 전달하는 제 2 초퍼 안정화 회로를 포함한다.
실시 예에 있어서, 상기 샘플링 유닛은, 상기 입력 단자와 제 1 노드 쌍 사이에 연결되며, 제 1 제어 신호에 응답하여 턴온되는 제 1 스위치 쌍; 상기 제 1 노드 쌍과 접지 사이에 연결되며, 제 2 제어 신호에 응답하여 턴온되는 제 2 스위치 쌍; 제 2 노드 쌍과 접지 사이에 연결되며, 상기 제 1 제어 신호에 응답하여 턴온되는 제 3 스위치 쌍; 상기 제 2 노드 쌍과 제 3 노드 쌍 사이에 연결되며, 상기 제 2 제어 신호에 응답하여 턴온되는 제 4 스위치 쌍; 및 상기 제 1 노드 쌍과 상 기 제 2 노드 쌍 사이에 연결된 샘플링 커패시터 쌍을 포함한다.
실시 예에 있어서, 상기 피드백 유닛은, 피드백 커패시터 쌍을 포함한다.
실시 예에 있어서, 상기 제 1 초퍼 안정화 회로는, 제 1 초핑 신호에 응답하여 턴온되면 상기 제 3 노드 쌍의 신호를 상기 반전기 쌍으로 그대로 전달되도록 하는 제 5 스위치 쌍; 및 제 2 초핑 신호에 응답하여 턴온되면 상기 제 3 노드 쌍의 신호를 상기 반전기 쌍으로 반전되어 전달되도록 하는 제 6 스위치 쌍을 포함한다.
실시 예에 있어서, 상기 제 2 초퍼 안정화 회로는, 제 3 초핑 신호에 응답하여 턴온되면 상기 반전기 쌍의 출력 신호를 상기 출력 단자로 그대로 전달되도록 하는 제 7 스위치 쌍; 및 제 4 초핑 신호에 응답하여 턴온되면 상기 반전기 쌍의 출력 신호를 상기 출력 단자로 반전되어 전달되도록 하는 제 8 스위치 쌍을 포함한다.
실시 예에 있어서, 상기 제 1 초퍼 안정화 회로를 제어하는 상기 제 1 초핑 신호와 상기 제 2 초핑 신호는 서로 겹치지 않는 2 상 클럭이다.
실시 예에 있어서, 상기 제 2 초퍼 안정화 회로를 제어하는 상기 제 3 초핑 신호와 상기 제 4 초핑 신호는 서로 겹치지 않는 2 상 클럭이다.
실시 예에 있어서, 상기 제 1 초핑 신호와 상기 제 3 초핑 신호는 펄스의 지속 시간의 차이를 두고 서로 겹치는 클럭이다.
실시 예에 있어서, 상기 제 2 초핑 신호와 상기 제 4 초핑 신호는 펄스의 지속 시간의 차이를 두고 서로 겹치는 클럭이다.
실시 예에 있어서, 서로 병렬 연결되는 복수 개의 샘플링 유닛; 상기 피드백 커패시터 쌍의 한쪽 단과 접지 사이에 연결되며, 상기 제 1 제어 신호에 응답하여 턴온되는 제 9 스위치 쌍; 및 상기 피드백 커패시터 쌍의 다른 한쪽 단과 접지 사이에 연결되며, 상기 제 1 제어 신호에 응답하여 턴온되는 제 10 스위치 쌍을 포함한다.
실시 예에 있어서, 상기 제 1 제어 신호와 상기 제 2 제어 신호는 서로 겹치지 않는 2 상 클럭이다.
본 발명의 실시 예에 따른 반전 증폭기는 차동 형태의 반전기 쌍; 상기 반전기 쌍의 입력단에 연결되며, 입력 신호를 주기적으로 반전시켜 상기 반전기 쌍에 전달하는 제 1 초퍼 안정화 회로; 상기 반전기 쌍의 출력단에 연결되며, 상기 반전기 쌍의 출력 신호를 주기적으로 반전시켜 출력 단자에 전달하는 제 2 초퍼 안정화 회로를 포함한다.
실시 예에 있어서, 상기 제 1 초퍼 안정화 회로는, 제 1 초핑 신호에 응답하여 턴온되면 입력 신호가 상기 제 1 초퍼 안정화 회로의 출력단으로 그대로 전달되도록 하는 제 1 스위치 쌍; 및 제 2 초핑 신호에 응답하여 턴온되면 입력 신호가 상기 제 1 초퍼 안정화 회로의 출력단으로 반전되어 전달되도록 하는 제 2 스위치 쌍을 포함한다.
실시 예에 있어서, 상기 제 2 초퍼 안정화 회로는, 제 3 초핑 신호에 응답하여 턴온되면 입력 신호가 상기 출력 단자로 그대로 전달되도록 하는 제 3 스위치 쌍; 및 제 4 초핑 신호에 응답하여 턴온되면 입력 신호가 상기 출력 단자로 반전되 어 전달되도록 하는 제 4 스위치 쌍을 포함한다.
본 발명에 따른 스위치드 커패시터 회로는 옵셋 및 플리커 잡음을 제거하기 위한 초퍼 안정화 회로를 갖춘 반전 증폭기를 사용하여 반도체 회로의 활용 범위를 넓히면서 전력 소모와 면적을 줄일 수 있다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 스위치드 커패시터 회로(100)를 보여주는 블럭도이다. 도 1을 참조하면, 스위치드 커패시터 회로(100)는 샘플링 유닛(110), 피드백 유닛(120, 130) 및 증폭기(140)를 포함한다.
스위치드 커패시터 회로(100)는 샘플링(sampling) 모드와 적분(integration) 모드를 통해 적분기 또는 덧셈기의 기능을 수행할 수 있다. 샘플링 모드에서 입력 전압은 샘플링 유닛(110)에 충전된다. 충전이 완료되면 입력 전압이 샘플링 유닛(110)에 샘플링되었다고 한다. 적분 모드에서 샘플링 유닛(110)에 충전된 전하는 피드백 유닛(120, 130)으로 전달된다.
샘플링 유닛(110)은 입력 단자(INP, INM)와 증폭기(140) 사이에 연결된다. 피드백 유닛(120, 130)과 증폭기(140)는 샘플링 유닛(110)과 출력 단자(OUTP, OUTM) 사이에 병렬 연결된다. 샘플링 유닛(110)은 샘플링 모드시 입력 단자(INP, INM)에 인가되는 입력 전압에 의해 전하를 충전한다. 또한 샘플링 유닛은(110)은 적분 모드시 샘플링 유닛(110)에 충전된 전하를 피드백 유닛(120, 130)으로 전달한다. 이는 피드백 유닛(120, 130)과 증폭기(140)가 형성하는 피드백 루프(feedback loop)에 의해 이루어진다. 스위치드 커패시터 회로(100)의 동작 과정은 이하에서 좀 더 상세하게 설명될 것이다.
도 2는 도 1에 도시된 스위치드 커패시터 회로(100)의 제 1 실시 예를 보여주는 회로도이다. 도 2를 참조하면, 스위치드 커패시터 회로(200)는 샘플링 유닛(210), 피드백 유닛(220, 230) 및 동작 증폭기(240)를 포함한다.
샘플링 유닛(210)은 입력 단자(INP, INM)와 동작 증폭기(240) 사이에 연결된다. 피드백 유닛(220, 230)과 동작 증폭기(240)는 샘플링 유닛(210)과 출력 단자(OUTP, OUTM) 사이에 병렬 연결된다.
샘플링 유닛(210)은 스위치 쌍들(S1A ,S1B)(S2A ,S2B)(S3A ,S3B)(S4A ,S4B) 및 커패시터 쌍(C1A, C1B)을 포함한다. 스위치 쌍(S1A, S1B)은 입력 단자(INP, INM)와 노드 쌍(N1A, N1B) 사이에 각각 연결된다. 스위치 쌍(S2A, S2B)은 노드 쌍(N1A, N1B)과 접지 사이에 각각 연결된다. 스위치 쌍(S3A, S3B)은 노드 쌍(N2A, N2B)과 접지 사이에 각각 연결된다. 스위치 쌍(S4A, S4B)은 노드 쌍(N2A, N2B)과 노드 쌍(N3A, N3B) 사이에 각각 연결된다. 커패시터 쌍(C1A, C1B)은 노드 쌍(N1A, N1B)과 노드 쌍(N2A, N2B) 사이에 각각 연결된다. 피드백 유닛(220, 230)은 커패시터 쌍(C2A, C2B)이다.
샘플링 모드에서 제 1 제어 신호(Φ1)에 응답하여 스위치 쌍들(S1A, S1B)(S3A, S3B)은 턴온되고 스위치 쌍들(S2A, S2B)(S4A, S4B)은 턴오프된다. 동시에 샘플링 유닛(210)은 입력 단자(INP, INM)에 인가되는 입력 전압에 의해 커패시터 쌍(C1A, C1B)에 전하를 충전한다. 적분 모드에서 제 2 제어 신호(Φ2)에 응답하여 스위치 쌍들(S1A, S1B)(S3A, S3B)은 턴오프되고 스위치 쌍들(S2A, S2B)(S4A, S4B)은 턴온된다. 동시에 커패시터 쌍(C1A, C1B)에 충전된 전하는 커패시터 쌍(C2A, C2B)으로 전달된다. 이는 커패시터 쌍(C2A, C2B)과 동작 증폭기(240)가 형성하는 피드백 루프(feedback loop)에 의해 이루어진다. 스위치드 커패시터 회로(200)는 샘플링 모드와 적분 모드를 반복하면서 적분기로써 동작한다.
도 3은 도 1에 도시된 스위치드 커패시터 회로(100)의 제 2 실시 예를 보여주는 회로도이다. 도 3을 참조하면, 스위치드 커패시터 회로(300)는 샘플링 유닛(310), 피드백 유닛(320, 330), 반전 증폭기(340), 옵셋 스위치 쌍(SOSA, SOSB) 및 옵셋 커패시터 쌍(COSA, COSB)을 포함한다.
샘플링 유닛(310)은 입력 단자(INP, INM)와 옵셋 커패시터 쌍(COSA, COSB) 사이에 연결된다. 피드백 유닛(320, 330)은 샘플링 유닛(310)와 출력 단자(OUTP, OUTM) 사이에 연결된다. 옵셋 커패시터 쌍(COSA, COSB)은 샘플링 유닛(310)과 반전 증 폭기(340) 사이에 연결된다. 반전 증폭기(340)와 옵셋 스위치 쌍(SOSA, SOSB)은 옵셋 커패시터 쌍(COSA, COSB)과 출력 단자(OUTP, OUTM) 사이에 각각 병렬 연결된다.
샘플링 유닛(310)은 스위치 쌍들(S5A ,S5B)(S6A ,S6B)(S7A ,S7B) 및 커패시터 쌍(C3A, C3B)을 포함한다. 스위치 쌍(S5A, S5B)은 입력 단자(INP, INM)와 노드 쌍(N4A, N4B) 사이에 각각 연결된다. 스위치 쌍(S6A, S6B)은 노드 쌍(N5A, N5B)과 접지 사이에 각각 연결된다. 스위치 쌍(S7A, S7B)은 노드 쌍(N5A, N5B)과 접지 사이에 각각 연결된다. 커패시터 쌍(C3A, C3B)은 노드 쌍(N4A, N4B)과 노드 쌍(N5A, N5B) 사이에 각각 연결된다. 피드백 유닛(320, 330)은 스위치 쌍(S8A, S8B) 및 커패시터 쌍(C4A, C4B)을 포함한다. 스위치 쌍(S8A, S8B)은 커패시터 쌍(C4A, C4B)에 각각 연결된다. 반전 증폭기(340)는 반전기(INV) 쌍 및 공통 모드 피드백 회로(CMFB)를 포함한다. 공통 모드 피드백 회로(CMFB)는 출력 단자(OUTP, OUTM) 사이에 연결된다. 여기서 공통 모드 피드백 회로(CMFB)는 차동 형태로 구현된 스위치드 커패시터 회로의 출력 신호를 안정화시킨다.
샘플링 모드에서 옵셋 스위치 쌍(SOSA, SOSB)은 제 1 제어 신호(Φ1)에 응답하여 턴온된다. 동시에 반전기(INV) 쌍의 입력과 출력이 단락된다. 그리고 옵셋 커패시터 쌍(COSA, COSB)에 반전기(INV) 쌍의 옵셋 전압에 해당하는 전하가 충전된다. 이후에 적분 모드로 변경되더라도 반전기(INV) 쌍은 내부적으로 개방되어 있기 때문 에 옵셋 커패시터 쌍(COSA, COSB)에 옵셋 전압이 그대로 유지된다. 여기서, 옵셋 전압을 충전하고 유지하는 동작을 제외한 샘플링 모드에서의 동작과 적분 모드에서의 동작은 도 2의 스위치드 커패시터 회로(200)의 동작과 실질적으로 동일하다. 그러므로 이에 대한 설명은 생략한다. 결국 스위치드 커패시터 회로(300)는 동작 증폭기(240) 대신 반전 증폭기(340)를 사용하기 때문에 전력 소모와 회로의 면적이 상당히 줄어든다.
도 4는 도 1에 도시된 스위치드 커패시터 회로(100)의 제 3 실시 예를 보여주는 회로도이다. 도 4를 참조하면, 스위치드 커패시터 회로(400)는 샘플링 유닛(410), 피드백 유닛(420, 430), 반전 증폭기(440)를 포함한다. 여기서 반전 증폭기(440)는 초퍼 안정화 회로(441, 442)를 포함한다. 초퍼 안정화 회로(441, 442)는 옵셋 커패시터 쌍(COSA, COSB)을 사용하지 않고도 반전 증폭기(440)가 신호를 안정적으로 증폭시킬 수 있도록 해준다. 초퍼 안정화 회로(441, 442)를 사용하면 도 3의 스위치드 커패시터 회로(300)에서 옵셋 커패시터 쌍(COSA, COSB)을 제거할 수 있기 때문에 전력 소모와 회로의 면적이 더욱 줄어든다.
도 4의 샘플링 유닛(410)과 피드백 유닛(420, 430)은 도 2에 도시된 것과 실질적으로 동일하게 구성되어 있다. 그러므로 이에 대한 설명은 생략한다.
초퍼 안정화 기능을 갖춘 반전 증폭기(440)은 반전기(INV) 쌍, 공통 모드 피드백 회로(CMFB), 제 1 초퍼 안정화 회로(441) 및 제 2 초퍼 안정화 회로(442)를 포함한다. 제 1 초퍼 안정화 회로(441)는 샘플링 유닛(410)과 반전기(INV) 쌍 사이 에 연결된다. 제 2 초퍼 안정화 회로(442)는 반전기(INV) 쌍과 출력 단자(OUTP, OUTM) 사이에 연결된다. 공통 모드 피드백 회로(CMFB)는 출력 단자(OUTP, OUTM) 사이에 연결된다. 여기서 공통 모드 피드백 회로(CMFB)는 차동 형태로 구현된 스위치드 커패시터 회로의 출력 신호를 안정화시킨다.
제 1 초퍼 안정화 회로(441)는 스위치 쌍(SCH1A, SCH !B) 및 스위치 쌍(SCH2A, SCH2B)을 포함한다. 제 1 초핑 신호(ΦCh1)에 응답하여 턴온되는 스위치 쌍(SCH1A, SCH!B)은 턴온되는 경우 입력 신호가 제 1 초퍼 안정화 회로(441)의 출력단으로 그대로 전달되도록 구성된다. 그리고 제 2 초핑 신호(ΦCh2)에 응답하여 턴온되는 스위치 쌍(SCH2A, SCH2B)은 턴온되는 경우 입력 신호가 제 1 초퍼 안정화 회로(441)의 출력단으로 반전되어 전달되도록 구성된다. 제 2 초퍼 안정화 회로(442)는 스위치 쌍(SCH3A, SCH3B) 및 스위치 쌍(SCH4A, SCH4B)을 포함한다. 제 3 초핑 신호(ΦCh3)에 응답하여 턴온되는 스위치 쌍(SCH3A, SCH3B)은 턴온되는 경우 입력 신호가 출력 단자로 그대로 전달되도록 구성된다. 그리고 제 4 초핑 신호(ΦCh4)에 응답하여 턴온되는 스위치 쌍(SCH4A, SCH4B)은 턴온되는 경우 입력 신호가 출력 단자로 반전되어 전달되도록 구성된다.
제 1 초퍼 안정화 회로(441)는 적분 모드에서 반전 증폭기(440)로 입력되는 신호를 주기적으로 반전시켜 반전기(INV) 쌍에 전달한다. 제 2 초퍼 안정화 회 로(442)는 적분 모드에서 반전기(INV) 쌍에서 출력되는 신호를 주기적으로 반전시켜 출력 단자(OUTP, OUTM)에 전달한다.
일반적으로 증폭 잡음은 높은 이득을 갖는 증폭기에서 불필요한 직류 신호가 증폭되는 것에 의해 발생한다. 불필요한 직류 신호는 증폭기의 입력과 출력 사이의 전압 차이(옵셋)에 의한 것이다. 도 3의 스위치드 커패시터 회로(300)의 경우 이러한 옵셋을 제거하기 위해 증폭기의 입력과 출력 사이의 직류 전압 차이를 동일하게 해주도록 옵셋 커패시터 쌍(COSA, COSB)에 의해 옵셋 전압이 유지된다.
반면에 초퍼 안정화 회로(441, 442)는 직류 신호를 교류 신호처럼 되도록 일시적으로 변환시켜 준다. 이것은 불필요한 직류 신호가 증폭되는 것을 방지할 수 있다. 또한 초퍼 안정화 회로(441, 442)는 플리커 잡음을 제거할 수 있다. 그리고 초퍼 안정화 회로를 갖춘 반전 증폭기(440)로 대체하는 것만으로 도 2의 스위치드 커패시터 회로(200)와 도 4의 스위치드 커패시터 회로(400)는 기능 블럭 단위(여기서는 적분기)에서 실질적으로 동일한 동작을 수행하게 된다
도 5는 도 4의 스위치드 커패시터 회로(400)에서 사용된 신호 파형을 보여준다. 도 5를 참조하면, 제 1 제어 신호(Φ1)와 제 2 제어 신호(Φ2)는 서로 겹치지 않는 2상 클럭(nonoverlapping two-phase clocks)이다. 제 1 초퍼 안정화 회로(441)를 제어하는 제 1 초핑 신호(ΦCh1)와 제 2 초핑 신호(ΦCh2)는 서로 겹치지 않는 2 상 클럭이다. 그리고 제 2 초퍼 안정화 회로(442)를 제어하는 제 3 초핑 신호(ΦCh3)와 제 4 초핑 신호(ΦCh4)는 서로 겹치지 않는 2 상 클럭이다. 또한 제 1 초 핑 신호(ΦCh1)와 제 3 초핑 신호(ΦCh3)는 펄스의 지속 시간의 차이를 두고 서로 겹치는 클럭이다. 그리고 제 2 초핑 신호(ΦCh2)와 제 4 초핑 신호(ΦCh4)는 펄스의 지속 시간의 차이를 두고 서로 겹치는 클럭이다.
계속해서 도 5를 참조하면, 적분 모드에서 초핑 안정화 회로(441, 442)의 연결 상태를 뒤바꾸기 위해 초핑 신호들(ΦCh1~ΦCh4)은 샘플링 모드에서 고전위(저전위)으로부터 저전위(고전위)으로 반전된다. 따라서 현재 적분 모드에서 초핑 신호가 고전위(저전위)이라면 다음 적분 모드에서 그 초핑 신호는 저전위(고전위)로 반전되는 패턴이 계속된다.
도 6은 도 1에 도시된 스위치드 커패시터 회로(100)의 제 4 실시 예를 보여주는 회로도이다. 도 6을 참조하면, 스위치드 커패시터 회로(500)은 샘플링 유닛(510), 피드백 유닛(520, 530) 및 반전 증폭기(540)를 포함한다. 여기서 반전 증폭기(540)는 도 4의 반전 증폭기(440)와 실질적으로 동일한 구조를 갖는다. 따라서 증폭 잡음을 제거하기 위한 옵셋 커패시터 쌍(COSA, COSB)이 제거될 수 있다.
도 6의 스위치드 커패시터 회로(500)는 도 4의 스위치드 커패시터 회로(400)와 기본적인 구조는 유사하다. 차이점에 대해 설명하면, 도 6의 샘플링 유닛(510)은 두 개의 도 4에서 도시한 샘플링 유닛(410)을 포함한다. 따라서 도 6의 스위치드 커패시터 회로(500)는 제 1 입력 단자(IN1P, IN1M)와 제 2 입력 단자(IN2P, IN2M)에 인가되는 각 입력 전압을 더하는 덧셈기의 기능을 한다. 여기서 더 많은 입력 전압에 대한 덧셈기를 구현하기 위해 더 많은 샘플링 유닛(410)을 포함할 수 있다.
또한 피드백 유닛(520, 530)은 피드백 커패시터의 각 단과 접지 사이에 연결되며, 제 1 제어 신호(Φ1)에 응답하여 턴온되는 스위치 쌍들(S10A, S10B)(S11A, S11B) 및 제 2 제어 신호(Φ2)에 응답하여 턴온되는 스위치 쌍들(S9A, S9B)(S12A, S12B)을 포함한다. 샘플링 모드에서 스위치 쌍들(S10A, S10B)(S11A, S11B)이 턴온되면 피드백 유닛(520, 530)에 충전된 전하는 방전된다. 따라서 스위치드 커패시터 회로(500)는 입력 전압들을 누적하여 더하는 것을 방지할 수 있다.
본 발명의 스위치드 커패시터 회로는 다양한 형태로 변형과 적용이 가능하다. 예를 들면, 본 발명의 스위치드 커패시터 회로를 이용하여 입력 전압에 대해서는 저대역 필터, 노이즈에 대해서는 고대역 필터가 되는 시그마-델타 모듈레이터; 영상촬영장치의 CDS(Correlated-double sampling) 증폭기; 또는 의사 차동 증폭기(Pseudo differential integrator) 등에도 이용될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 실시 예에 따른 스위치드 커패시터 회로(100)를 보여주는 블럭도이다.
도 2는 도 1에 도시된 스위치드 커패시터 회로(100)의 제 1 실시 예를 보여주는 회로도이다.
도 3은 도 1에 도시된 스위치드 커패시터 회로(100)의 제 2 실시 예를 보여주는 회로도이다.
도 4는 도 1에 도시된 스위치드 커패시터 회로(100)의 제 3 실시 예를 보여주는 회로도이다.
도 5는 도 4의 스위치드 커패시터 회로(400)에서 사용된 신호 파형을 보여준다.
도 6은 도 1에 도시된 스위치드 커패시터 회로(100)의 제 4 실시 예를 보여주는 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
S1A~S12A, S1B~S12B, SOSA, SOSB, SCh1A~SCh4A, SCh1B~SCh4B: 스위치
C1A~C4A, C1B~C4B: 커패시터 N1A~N6A, N1B~N6B: 노드
INP, INM: 입력 단자 OUTP, OUTM: 출력 단자
Φ1, Φ2: 스위치 제어 신호 ΦCh1~ΦCh4: 초핑 신호
INV: 반전기
CMFB: 공통 모드 피드백(Common mode feedback) 회로
110, 210, 310, 410, 510: 샘플링 유닛
120, 130, 220, 230, 320, 330, 420, 430, 520, 530: 피드백 유닛
140: 증폭기 240: 동작 증폭기
340, 440, 540: 반전 증폭기

Claims (15)

  1. 초퍼 안정화 회로를 사용하여 옵셋을 제거하기 위한 반전 증폭기;
    입력 단자와 상기 반전 증폭기 사이에 연결되는 샘플링 유닛; 및
    상기 반전 증폭기에 병렬 연결되는 피드백 유닛을 포함하는 스위치드 커패시터 회로.
  2. 제 1 항에 있어서,
    상기 반전 증폭기는,
    차동 형태의 반전기 쌍;
    상기 반전기 쌍의 입력단에 연결되며, 입력 신호를 주기적으로 반전시켜 상기 반전기 쌍에 전달하는 제 1 초퍼 안정화 회로;
    상기 반전기 쌍의 출력단에 연결되며, 상기 반전기 쌍의 출력 신호를 주기적으로 반전시켜 출력 단자에 전달하는 제 2 초퍼 안정화 회로를 포함하는 스위치드 커패시터 회로.
  3. 제 2 항에 있어서,
    상기 샘플링 유닛은,
    상기 입력 단자와 제 1 노드 쌍 사이에 연결되며, 제 1 제어 신호에 응답하여 턴온되는 제 1 스위치 쌍;
    상기 제 1 노드 쌍과 접지 사이에 연결되며, 제 2 제어 신호에 응답하여 턴온되는 제 2 스위치 쌍;
    제 2 노드 쌍과 접지 사이에 연결되며, 상기 제 1 제어 신호에 응답하여 턴온되는 제 3 스위치 쌍;
    상기 제 2 노드 쌍과 제 3 노드 쌍 사이에 연결되며, 상기 제 2 제어 신호에 응답하여 턴온되는 제 4 스위치 쌍; 및
    상기 제 1 노드 쌍과 상기 제 2 노드 쌍 사이에 연결된 샘플링 커패시터 쌍을 포함하는 스위치드 커패시터 회로.
  4. 제 3 항에 있어서,
    상기 피드백 유닛은, 피드백 커패시터 쌍을 포함하는 스위치드 커패시터 회로.
  5. 제 4 항에 있어서,
    상기 제 1 초퍼 안정화 회로는,
    제 1 초핑 신호에 응답하여 턴온되면 상기 제 3 노드 쌍의 신호를 상기 반전기 쌍으로 그대로 전달되도록 하는 제 5 스위치 쌍; 및
    제 2 초핑 신호에 응답하여 턴온되면 상기 제 3 노드 쌍의 신호를 상기 반전기 쌍으로 반전되어 전달되도록 하는 제 6 스위치 쌍을 포함하는 스위치드 커패시터 회로.
  6. 제 5 항에 있어서,
    상기 제 2 초퍼 안정화 회로는,
    제 3 초핑 신호에 응답하여 턴온되면 상기 반전기 쌍의 출력 신호를 상기 출력 단자로 그대로 전달되도록 하는 제 7 스위치 쌍; 및
    제 4 초핑 신호에 응답하여 턴온되면 상기 반전기 쌍의 출력 신호를 상기 출력 단자로 반전되어 전달되도록 하는 제 8 스위치 쌍을 포함하는 스위치드 커패시터 회로.
  7. 제 6 항에 있어서,
    상기 제 1 초퍼 안정화 회로를 제어하는 상기 제 1 초핑 신호와 상기 제 2 초핑 신호는 서로 겹치지 않는 2 상 클럭인 스위치드 커패시터 회로.
  8. 제 7 항에 있어서,
    상기 제 2 초퍼 안정화 회로를 제어하는 상기 제 3 초핑 신호와 상기 제 4 초핑 신호는 서로 겹치지 않는 2 상 클럭인 스위치드 커패시터 회로.
  9. 제 8 항에 있어서,
    상기 제 1 초핑 신호와 상기 제 3 초핑 신호는 펄스의 지속 시간의 차이를 두고 서로 겹치는 클럭인 스위치드 커패시터 회로.
  10. 제 9 항에 있어서,
    상기 제 2 초핑 신호와 상기 제 4 초핑 신호는 펄스의 지속 시간의 차이를 두고 서로 겹치는 클럭인 스위치드 커패시터 회로.
  11. 제 6 항에 있어서,
    서로 병렬 연결되는 복수 개의 샘플링 유닛;
    상기 피드백 커패시터 쌍의 한쪽 단에 연결되며, 상기 제 2 제어 신호에 응답하여 턴온되는 제 9 스위치 쌍;
    상기 피드백 커패시터 쌍의 상기 한쪽 단과 접지 사이에 연결되며, 상기 제 1 제어 신호에 응답하여 턴온되는 제 10 스위치 쌍;
    상기 피드백 커패시터 쌍의 다른 한쪽 단과 접지 사이에 연결되며, 상기 제 1 제어 신호에 응답하여 턴온되는 제 11 스위치 쌍; 및
    상기 피드백 커패시터 쌍의 상기 다른 한쪽 단에 연결되며, 상기 제 2 제어 신호에 응답하여 턴온되는 제 12 스위치 쌍을 더 포함하는 스위치드 커패시터 회로.
  12. 제 11 항에 있어서,
    상기 제 1 제어 신호와 상기 제 2 제어 신호는 서로 겹치지 않는 2 상 클럭인 스위치드 커패시터 회로.
  13. 차동 형태의 반전기 쌍;
    상기 반전기 쌍의 입력단에 연결되며, 입력 신호를 주기적으로 반전시켜 상기 반전기 쌍에 전달하는 제 1 초퍼 안정화 회로;
    상기 반전기 쌍의 출력단에 연결되며, 상기 반전기 쌍의 출력 신호를 주기적으로 반전시켜 출력 단자에 전달하는 제 2 초퍼 안정화 회로를 포함하는 반전 증폭기.
  14. 제 13 항에 있어서,
    상기 제 1 초퍼 안정화 회로는,
    제 1 초핑 신호에 응답하여 턴온되면 입력 신호가 상기 제 1 초퍼 안정화 회로의 출력단으로 그대로 전달되도록 하는 제 1 스위치 쌍; 및
    제 2 초핑 신호에 응답하여 턴온되면 입력 신호가 상기 제 1 초퍼 안정화 회로의 출력단으로 반전되어 전달되도록 하는 제 2 스위치 쌍을 포함하는 반전 증폭기.
  15. 제 14 항에 있어서,
    상기 제 2 초퍼 안정화 회로는,
    제 3 초핑 신호에 응답하여 턴온되면 입력 신호가 상기 출력 단자로 그대로 전달되도록 하는 제 3 스위치 쌍; 및
    제 4 초핑 신호에 응답하여 턴온되면 입력 신호가 상기 출력 단자로 반전되어 전달되도록 하는 제 4 스위치 쌍을 포함하는 반전 증폭기.
KR1020090085217A 2009-09-10 2009-09-10 스위치드 커패시터 회로 KR101087246B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090085217A KR101087246B1 (ko) 2009-09-10 2009-09-10 스위치드 커패시터 회로
CN2010800509632A CN102687392A (zh) 2009-09-10 2010-07-12 开关式电容器电路
PCT/KR2010/004512 WO2011031003A2 (ko) 2009-09-10 2010-07-12 스위치드 커패시터 회로
JP2012528734A JP2013504920A (ja) 2009-09-10 2010-07-12 スイッチトキャパシタ回路
US13/395,277 US8723597B2 (en) 2009-09-10 2010-07-12 Switched capacitor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090085217A KR101087246B1 (ko) 2009-09-10 2009-09-10 스위치드 커패시터 회로

Publications (2)

Publication Number Publication Date
KR20110027221A true KR20110027221A (ko) 2011-03-16
KR101087246B1 KR101087246B1 (ko) 2011-11-29

Family

ID=43732897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085217A KR101087246B1 (ko) 2009-09-10 2009-09-10 스위치드 커패시터 회로

Country Status (5)

Country Link
US (1) US8723597B2 (ko)
JP (1) JP2013504920A (ko)
KR (1) KR101087246B1 (ko)
CN (1) CN102687392A (ko)
WO (1) WO2011031003A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014083736A1 (ja) * 2012-11-30 2014-06-05 パナソニック株式会社 スイッチトキャパシタ回路及びその駆動方法
KR20150052613A (ko) * 2013-11-06 2015-05-14 삼성전자주식회사 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들
KR20160096557A (ko) * 2015-02-05 2016-08-16 인피니언 테크놀로지스 아게 스위치드 커패시터 아날로그-디지털 컨버터 내의 교차 결합된 입력 전압 샘플링 및 드라이버 증폭기 플릭커 노이즈 상쇄
KR20200110410A (ko) * 2019-01-08 2020-09-23 베이징 스마트칩 마이크로일렉트로닉스 테크놀로지 컴퍼니 리미티드 공통 모드 피드백 제어 회로를 갖는 반전 의사 완전 차동 증폭기

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890608B2 (en) * 2012-02-29 2014-11-18 Texas Instruments Incorporated Digital input class-D audio amplifier
US8604861B1 (en) * 2012-06-19 2013-12-10 Infineon Technologies Ag System and method for a switched capacitor circuit
JP6268726B2 (ja) * 2013-03-21 2018-01-31 セイコーエプソン株式会社 温度補正回路、物理量検出装置、電子機器及び移動体
JP6329949B2 (ja) 2013-07-09 2018-05-23 パナソニック株式会社 スイッチトキャパシタ回路及びその駆動方法
JP6796953B2 (ja) * 2016-06-02 2020-12-09 エイブリック株式会社 増幅回路、及びマルチパスネステッドミラー増幅回路
EP3300251B1 (en) * 2016-09-27 2020-11-18 ams International AG Integration circuit and method for providing an output signal
US10594311B2 (en) * 2016-11-07 2020-03-17 Mediatek Inc. Driver circuit
IT201700071213A1 (it) * 2017-06-26 2018-12-26 St Microelectronics Srl Circuito di lettura per sensori hall, dispositivo e procedimento corrispondenti
WO2019229678A1 (en) * 2018-05-30 2019-12-05 King Abdullah University Of Science And Technology Successive approximation register (sar) analog to digital converter (adc)
US11061100B2 (en) 2019-06-12 2021-07-13 Texas Instruments Incorporated System for continuous calibration of hall sensors
US11867773B2 (en) * 2019-06-18 2024-01-09 Texas Instruments Incorporated Switched capacitor integrator circuit with reference, offset cancellation and differential to single-ended conversion
KR102301728B1 (ko) * 2020-02-21 2021-09-13 동국대학교 산학협력단 스위치-커패시터 적분기를 이용한 이미지 마스크 처리 회로 및 방법
CN112564711B (zh) * 2021-02-20 2021-06-01 坤元微电子(南京)有限公司 一种连续时间斩波Delta Sigma调制器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2256551B (en) * 1991-06-06 1996-01-24 Crystal Semiconductor Corp Switched capacitor integrator with chopper stabilisation performed at the sampling rate
US5703589A (en) 1996-03-08 1997-12-30 Burr-Brown Corporation Switched capacitor input sampling circuit and method for delta sigma modulator
US6529070B1 (en) * 1999-10-25 2003-03-04 Texas Instruments Incorporated Low-voltage, broadband operational amplifier
US6456159B1 (en) * 2000-09-08 2002-09-24 Analog Devices, Inc. CMOS operational amplifier
US20030146786A1 (en) * 2002-02-04 2003-08-07 Kush Gulati ADC having chopper offset cancellation
US6639460B1 (en) * 2002-04-16 2003-10-28 Texas Instruments Incorporated Residual offset correction method and circuit for chopper stabilized amplifiers
US7038532B1 (en) * 2003-04-15 2006-05-02 University Of Rochester Switched-capacitor high-pass mirrored integrator
US7292095B2 (en) 2006-01-26 2007-11-06 Texas Instruments Incorporated Notch filter for ripple reduction in chopper stabilized amplifiers
JP4441495B2 (ja) 2006-02-10 2010-03-31 株式会社エーシーティー・エルエスアイ 差動型スイッチドキャパシタｃｖ変換回路
KR100794310B1 (ko) 2006-11-21 2008-01-11 삼성전자주식회사 스위치드 커패시터 회로 및 그것의 증폭 방법
JP4446998B2 (ja) * 2006-12-14 2010-04-07 株式会社半導体理工学研究センター 全差動増幅器
US8704581B2 (en) * 2007-04-23 2014-04-22 Qualcomm Incorporated Switched capacitor integration and summing circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014083736A1 (ja) * 2012-11-30 2014-06-05 パナソニック株式会社 スイッチトキャパシタ回路及びその駆動方法
KR20150052613A (ko) * 2013-11-06 2015-05-14 삼성전자주식회사 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들
KR20160096557A (ko) * 2015-02-05 2016-08-16 인피니언 테크놀로지스 아게 스위치드 커패시터 아날로그-디지털 컨버터 내의 교차 결합된 입력 전압 샘플링 및 드라이버 증폭기 플릭커 노이즈 상쇄
KR20200110410A (ko) * 2019-01-08 2020-09-23 베이징 스마트칩 마이크로일렉트로닉스 테크놀로지 컴퍼니 리미티드 공통 모드 피드백 제어 회로를 갖는 반전 의사 완전 차동 증폭기

Also Published As

Publication number Publication date
CN102687392A (zh) 2012-09-19
WO2011031003A3 (ko) 2011-05-05
WO2011031003A2 (ko) 2011-03-17
US8723597B2 (en) 2014-05-13
KR101087246B1 (ko) 2011-11-29
US20120229204A1 (en) 2012-09-13
JP2013504920A (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
KR101087246B1 (ko) 스위치드 커패시터 회로
KR100794310B1 (ko) 스위치드 커패시터 회로 및 그것의 증폭 방법
US7193545B2 (en) Differential front-end continuous-time sigma-delta ADC using chopper stabilization
Lee et al. A low-power incremental delta–sigma ADC for CMOS image sensors
US7868810B2 (en) Amplifier circuit and A/D converter
JP5565859B2 (ja) デルタシグマａｄ変換器
US20140167995A1 (en) Analog-to-digital converter
US9319011B2 (en) Class-D amplifier having mixed signal feedback control
WO2003067752A2 (en) Adc having chopper offset cancellation
Kuo et al. A Low-Voltage Fourth-Order Cascade Delta–Sigma Modulator in 0.18-$\mu\hbox {m} $ CMOS
JP3839027B2 (ja) Ａｄ変換器
JPH05175787A (ja) チョッパ安定化をサンプリングレートで行なうスイッチトキャパシタ積分器
KR101531877B1 (ko) 리셋 시 플로팅 노드를 제거할 수 있는 스위치드-커패시터 적분기, 상기 스위치드-커패시터 적분기를 포함하는 장치들
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
TW201349757A (zh) 積分三角轉換器中用於將參考電流自輸入信號分隔開之方法及裝置
US8344796B2 (en) Switched capacitor circuit
Matsuoka et al. Fully dynamic discrete-time ΔΣ ADC using closed-loop two-stage cascoded floating inverter amplifiers
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
TW201924230A (zh) Δς 調變器
Prasad et al. A 120db 300mw stereo audio a/d converter with 110db thd+ n
Cruz et al. A $63-\mu\mathrm {W} $92.68-dB SNDR Sigma-Delta Modulator using Self-biased Inverter-based Amplifiers
Liao et al. A 1 V 175 μW 94.6 dB SNDR 25 kHz bandwidth delta-sigma modulator using segmented integration techniques
JP2007300225A (ja) デルタシグマａｄ変換器および電子機器
US9628103B2 (en) Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme
JP2009044379A (ja) スイッチドキャパシタ積分器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 9