JP5807557B2 - 容量−電圧変換回路 - Google Patents

Description

本発明は、様々な物理的な力および変化量を測定する差動静電容量型センサの静電容量測定を行なう容量−電圧変換回路に関し、特にその出力値を大きくすることを可能にする技術に関する。

電極がバネで支持された構造をもつ可変容量は、様々な外力によって電極間距離が変化するので、容量変化を測定することで外力の定量化が可能になる。特に近年ではMEMS(Micro Electro Mechanical System)技術によって、ミクロサイズのバネや可動する電極が作製されており、微細な容量変化を測定できる回路技術が要求されている。

図２３は、従来の典型的な応力センサの構成を示すブロック図である。差動静電容量は可変容量として表記してあり、図２３に示す各矢印の向きは、所望の外力によって変化する方向を示すものである。つまり、図２３では、ある応力によって差動静電容量の一方の静電容量が減少すると他方の静電容量が増加することを示す。これらの容量変化量は演算増幅器160を含む差動型のチャージアンプによって測定される。差動型のチャージアンプはその名の示すように電荷量を測定する回路なので、容量を測定するためにはバイアス電圧100を印加し、そのときの電荷変化を測定することになる。

測定された電荷量は所望の周波数(バイアス電圧に重畳される交流波)によって掛け算（ミキシング）170され、必要な周波数を取り出すフィルター190によって検出されることが多い。この信号経路の中に増幅器180が存在する。MEMSの場合はよほど大きな外力でない限り変化する容量が小さいので、増幅率は１０倍からときには10000倍程度となる。このように大きな増幅率の増幅器180が挿入される欠点は、所望のシグナル以外まで増幅してしまうので、回路が不安定になってしまう点にある。

図２４ないし図２６は、従来の一般的な差動型チャージアンプの第１ないし第３の構成例を示す図である。どの方式でも原理的には変わらないので、図２５に示した第２の差動型チャージアンプの構成例でその詳細を説明する。

図２５に示すようにチャージアンプは演算増幅器160の非反転入力端子を接地し、出力端子から反転入力端子へ抵抗162と容量161が並列接続された帰還回路によって帰還をかけたものである。この抵抗162は直流での出力を安定化させるために接続されており、スイッチで代用することもできる。反転入力端子に正電荷が注入されると、反転入力端子の電位がグランドと同一になるように演算増幅器160の出力が負の方向へ変化し電荷が測定できる。差動静電容量型センサでは２つの容量を用意して、それぞれに位相が180度違う交流を印加する。すなわち一方の交流電圧102が負から正へ変化するとき、容量152を通じてチャージアンプへの充電が行なわれ、他方の交流電圧101は正から負へ変化するので、容量151を通じてチャージアンプからの放電が行なわれる。次の過程では電位変化が逆転するので、充放電が逆転する。このときバイアスの電位変化と可変容量の積が同一であれば、充放電の電荷が同一なので、結果として出力は変化しない。一方、外力が加わって容量151,152に変化（差）が生じた場合には、充放電のバランスが崩れて、容量変化に比例した電圧が出力される。この電圧に基づいて加わった外力を測定することができる。

図２４、図２６の差動型チャージアンプは使用する入力端子や容量の数に相違があるが、２つの容量を通した充放電の後、逆転した充放電を繰り返す動作は図２５と共通しているので、ここではその説明を省略する。

ところで特許文献１及び特許文献２には、スイッチングによって電荷を測定する方法が開示されている。しかしいずれも充放電の後、逆転した充放電を繰り返す動作の点では上述した図２４ないし図２６に示した差動型チャージアンプと共通している。

特開２００７−２１４９５８号公報 特開平０８−０１５３０６号公報

一般に、微小な信号を測定するためには、初段で出来る限り大きなシグナル(信号)を得て、後段の増幅率を少なく設定することが重要である。そのためには、初段に設けたチャージアンプで大きな信号を得ることが必要になる。しかしながら上記図２４ないし図２６に示した従来の差動型チャージアンプおよび特許文献１，２に開示された差動型チャージアンプでは、初段に設けたチャージアンプで大きな信号を得ることができないため後段のアンプで増幅率を上げて大きな信号出力を得るようにせざるを得ず、したがって所望のシグナル以外まで増幅してしまうという課題があった。

そこで本発明は、差動静電容量型センサを用いて静電容量測定を行なう場合に、初段に設けた差動型チャージアンプで大きな信号を得るよう構成し後段にアンプを設けずに大きな出力値を得ることができる容量−電圧変換回路を提供することを目的とする。

上記課題を解決するために本発明の容量−電圧変換回路は、両方もしくはどちらか一方がセンサキャパシタである第１及び第２のキャパシタと、演算増幅器と、該演算増幅器の入出力間に接続された帰還容量と、複数のスイッチと、交流印加装置と、制御回路と、を備え、
前記演算増幅器は非反転入力端子が接地され、出力端子と反転入力端子の間に前記帰還容量が接続された容量−電圧変換回路であって、
前記第１及び第２のキャパシタは、それぞれ一端が前記交流印加装置に接続され、それぞれの他端が前記スイッチを介してグランド電位と前記演算増幅器の反転入力端子に接続可能であり、
前記制御回路によって、前記第１のキャパシタを介した反転入力端子への充電と前記第２のキャパシタを介した反転入力端子からの放電を連続した複数回（N回）行なうように前記交流印加装置の信号に同期させ前記スイッチを操作し、その後で、前記第１のキャパシタを介した反転入力端子からの放電と前記第２のキャパシタを介した反転入力端子への充電を連続した複数回（N回）行なうように前記交流印加装置の信号に同期させ前記スイッチを操作することを特徴とする（請求項１の発明）。

上記請求項１の発明によれば、一端が交流印加装置に接続された２つのキャパシタを介した反転入力端子への充電および反転入力端子からの放電の動作として、「第１のキャパシタを介した充電および第２のキャパシタを介した放電」と「第１のキャパシタを介した放電および第２のキャパシタを介した充電」とを、それぞれ連続した複数回（Ｎ回）行なうように前記交流印加装置の信号に同期させて複数のスイッチが操作されることにより、交流印加装置により各キャパシタに印加されるバイアス電圧の波高値が例えばＶｂ（VOLT）であれば、実効的に『Ｖｂ×Ｎ（VOLT）』のバイアス電圧が印加された時と同等の出力値が容量−電圧変換回路の出力として得られる。これにより、差動静電容量型センサにおける初段のアンプとして本発明の容量−電圧変換回路を適用した場合、後段に余分なアンプを設けなくても十分な大きさの信号を得ることができるので、微小な信号を低ノイズで測定可能な差動静電容量型センサを実現することができる。

また、本発明の容量−電圧変換回路は、両方もしくはどちらか一方がセンサキャパシタである第１及び第２のキャパシタと、２つの演算増幅器と、該演算増幅器の入出力間に接続された帰還容量と、複数のスイッチと、交流印加装置と、制御回路と、を備え、
前記演算増幅器は非反転入力端子が接地され、出力端子と反転入力端子の間に前記帰還容量が接続された容量−電圧変換回路であって、
前記第１及び第２のキャパシタは、それぞれ一端が前記交流印加装置に接続され、それぞれの他端が前記スイッチを介して第１の演算増幅器の反転入力端子と第２の演算増幅器の反転入力端子に接続可能であり、
前記制御回路によって、前記第１のキャパシタを介した前記第１の演算増幅器の反転入力端子への充電および前記第２の演算増幅器の反転入力端子からの放電と、前記第２のキャパシタを介した前記第１の演算増幅器の反転入力端子からの放電および前記第２の演算増幅器の反転入力端子への充電を連続した複数回（N回）行なうように前記交流印加装置の信号に同期させ前記スイッチを操作し、
その後で、前記第１のキャパシタを介した前記第１の演算増幅器の反転入力端子からの放電および前記第２の演算増幅器の反転入力端子への充電と、前記第２のキャパシタを介した前記第１の演算増幅器の反転入力端子への充電および前記第２の演算増幅器の反転入力端子からの放電を連続した複数回（N回）行なうように前記交流印加装置の信号に同期させ前記スイッチを操作することを特徴とする（請求項２の発明）。

上記請求項２の発明によれば、一端が交流印加装置に接続された２つのキャパシタを介した２つの反転入力端子への充電および２つの反転入力端子からの放電の動作として、「第１のキャパシタを介した第１の演算増幅器の反転入力端子へ充電および第２の演算増幅器の反転入力端子からの放電と、第２のキャパシタを介した第１の演算増幅器の反転入力端子からの放電および第２の演算増幅器の反転入力端子への充電」と「第１のキャパシタを介した第１の演算増幅器の反転入力端子からの放電および第２の演算増幅器の反転入力端子への充電と、第２のキャパシタを介した第１の演算増幅器の反転入力端子への充電および第２の演算増幅器の反転入力端子からの放電」とを、それぞれ連続した複数回（Ｎ回）行なうように前記交流印加装置の信号に同期させて複数のスイッチが操作されることにより、交流印加装置により各キャパシタに印加されるバイアス電圧の波高値が例えばＶｂ（VOLT）であれば、実効的に『Ｖｂ×２Ｎ（VOLT）』のバイアス電圧（請求項１の発明に比べて更に２倍のバイアス電圧）が印加された時と同等の出力値が容量−電圧変換回路の出力として得られる（請求項１の発明に比べて更に２倍の出力電圧が得られる）。これにより、差動静電容量型センサにおける初段のアンプとして本発明の容量−電圧変換回路を適用した場合、後段に余分なアンプを設けなくても十分な大きさの信号を得ることができ、微小な信号を低ノイズで測定可能な差動静電容量型センサを実現することができる。

また、上記請求項１の発明では、一端が交流印加装置に接続された各キャパシタの他端が、制御回路によるスイッチの操作によって、グランド電位と演算増幅器の反転入力端子とに交互に切り替えて接続される。これに対して、上記請求項２の発明では、一端が交流印加装置に接続された各キャパシタの他端が、制御回路によるスイッチの操作によって、第１の演算増幅器の反転入力端子と第２の演算増幅器の反転入力端子とに交互に切り替えて接続されるが、スイッチを介して直接グランド電位に接続されることはない。これにより、交流印加装置の信号に同期して操作されるスイッチからのノイズがグランドに混入する経路が、直接の経路ではなく、演算増幅器⇒電源⇒グランドという経路となり、演算増幅器の入力は非常に高インピーダンスなので、ここでほとんどのノイズが緩和され、グランドに混入するノイズを小さくすることができる。

上記請求項１または２に記載の容量−電圧変換回路において、前記回路のグランド電位を出力端子と反転入力端子を直結した第３の演算増幅器の出力で担保したものとする（請求項３の発明）。

上記請求項３の発明によれば、交流印加装置の信号に同期して操作されるスイッチからのノイズがグランドに混入する経路が直接の経路ではなく、演算増幅器⇒電源⇒グランドという経路となるので、グランドに混入するノイズを小さくすることができる。

上記請求項１ないし３のいずれか一項に記載の容量−電圧変換回路において、前記スイッチを電界効果型トランジスタにより構成したものとする（請求項４の発明）。
上記請求項４に記載の容量−電圧変換回路において、前記第１のキャパシタと前記演算増幅器の間に接続された複数の電界効果型トランジスタのチャネル型がｐ型もしくはｎ型で統一され、かつ、前記第２のキャパシタと前記演算増幅器の間に接続された複数の電界効果型トランジスタのチャネル型がｐ型もしくはｎ型で統一されたものとする（請求項５の発明）。

上記請求項５に記載の容量−電圧変換回路において、前記第１のキャパシタに接続された複数の電界効果型トランジスタのサイズ(ゲート幅，ゲート長，バックコンタクトの配置，ソース及びドレインのコンタクト配置で規定される)が同一であり、かつ、前記第２のキャパシタに接続された複数の電界効果型トランジスタのサイズ(ゲート幅，ゲート長，バックコンタクトの配置，ソース及びドレインのコンタクト配置で規定される)が同一であるものとする（請求項６の発明）。

上記請求項６の発明によれば、各キャパシタにそれぞれ接続された複数の電界効果形トランジスタの帰還容量（ゲート−ドレイン間容量）に起因する放出電荷と蓄積電荷との電荷量の差（ドレインにおける電荷の残留誤差）が小さくなるので、この電荷量の差に起因する演算増幅器でのオフセットを抑制することができるとともに、前記電荷量の差による直流電流が高インピーダンスの帰還抵抗を流れることに起因する低周波ノイズを抑制することができる。

上記請求項４ないし６のいずれか一項に記載の容量−電圧変換回路において、前記第１または第２のキャパシタのいずれか一方において、該キャパシタに接続される二つの前記電界効果型トランジスタのドレインにおける電荷の残留誤差を前記電界効果型トランジスタのゲートに入力されるスイッチング制御用電圧のトリミングで補正可能にしたものとする（請求項７の発明）。

上記請求項７の発明によれば、各キャパシタにそれぞれ接続される複数の電界効果型トランジスタのサイズの合わせ込みなどによってもドレインにおける電荷の残留誤差を十分に小さくできない場合でも、スイッチ制御用電圧のトリミングという簡易な手段で補正できるようになるので、好適である。

上記請求項１ないし７のいずれか一項に記載の容量−電圧変換回路において、前記交流印加装置の周波数をf_in、センサとして必要な上限周波数をｆ_max、前記交流印加装置から前記演算増幅器までの抵抗成分をR、キャパシタンスをC、前記演算増幅器の上限周波数をf_ampとしたとき、

なる条件のうち１つまたは複数を満足させる条件にて動作させるものとする（請求項８の発明）。

上記請求項８の発明において、上記（１）〜（３）式は、それぞれ次のような位置付けにある条件式であり、これらの条件を満足させることにより、差動静電容量型センサ用の容量−電圧変換回路として適正に動作させることができる。

（１）式：センサとしてフラット(平坦)な特性が要求される周波数領域の上限周波数f_MAXと交流印加装置のバイアス電圧の周波数f_inとの間における条件式。
（２）式：バイアス信号周波数f_inの最大値に対する制限のうち、抵抗と容量で決まる時定数以上の周波数では電流が流れないことによる制限（MEMS制限）に関する条件式。

（３）式：バイアス信号周波数f_inの最大値に対する制限のうち、電圧変化に演算増幅器が十分に追従し得るものでなければならないという制限（回路制限）に関する条件式。
上記請求項１ないし７のいずれか一項に記載の容量−電圧変換回路において、センサとして必要な周波数帯域でのスイッチ制御信号の雑音ノイズ電圧密度をρ_AB、帰還回路と演算増幅器の雑音ノイズ電圧密度をρ_amp、前記電界効果型トランジスタの入力容量をC_GS、前記帰還容量をC_fとしたとき、以下の式

を満たすように雑音ノイズ電圧密度ρ_ABを設定したものとする（請求項９の発明）。

上記請求項１ないし７のいずれか一項に記載の容量−電圧変換回路において、連続した複数回の充電・放電回数Nを切り替えることにより、ゲイン調整を可能にしたものとする（請求項１０の発明）。

センサ回路において広いダイナミックレンジを得ようとする場合、初段アンプの後段に設けた増幅率の異なる複数個のアンプをスイッチで選択する構成が通常適用されるが、上記請求項１０の発明によれば、連続した複数回の充電・放電回数Nを切り替えるだけでゲイン調整が可能であるため、上記のような複数個のアンプが不要となる。

また、本発明の容量−電圧変換回路は、第１ないし第４のキャパシタと、演算増幅器の出力端子と反転入力端子との間に帰還容量及び帰還抵抗が並列に接続されるともに前記演算増幅器の非反転入力端子とグランド電位との間にキャンセル容量及びキャンセル抵抗が並列に接続された差動増幅回路部と、複数のスイッチと、交流印加装置と、制御回路と、を備え、
第１及び第２のキャパシタは，それぞれの一端が前記交流印加装置に接続され，それぞれの他端が前記スイッチを介してグランド電位と前記演算増幅器の反転入力端子に接続可能であるとともに、第３及び第４のキャパシタは，それぞれの一端が前記交流印加装置に接続され，それぞれの他端が前記スイッチを介してグランド電位と前記演算増幅器の非反転入力端子に接続可能であり、
前記制御回路によって、第１のキャパシタを介した反転入力端子からの放電と第２のキャパシタを介した反転入力端子への充電と第３のキャパシタを介した非反転入力端子への充電と第４のキャパシタを介した非反転入力端子からの放電とを連続した複数回（N回）行なうように前記交流印加装置の信号に同期させて前記スイッチを操作し、
その後で、第１のキャパシタを介した反転入力端子への充電と第２のキャパシタを介した反転入力端子からの放電と第３のキャパシタを介した非反転入力端子からの放電と第４のキャパシタを介した非反転入力端子への充電とを連続した複数回（N回）行なうように前記交流印加装置の信号に同期させて前記スイッチを操作する構成とすることができる（請求項１１の発明）。

また、本発明の容量−電圧変換回路は、第１ないし第４のキャパシタと、第１の演算増幅器の出力端子と反転入力端子との間に第１の帰還容量及び第１の帰還抵抗が並列に接続されるとともに前記第１の演算増幅器の非反転入力端子とグランド電位との間に第１のキャンセル容量及び第１のキャンセル抵抗が並列に接続された第１の差動増幅回路部と、第２の演算増幅器の出力端子と反転入力端子との間に第２の帰還容量及び第２の帰還抵抗が並列に接続されるとともに前記第２の演算増幅器の非反転入力端子とグランド電位との間に第２のキャンセル容量及び第２のキャンセル抵抗が並列に接続された第２の差動増幅回路部と、前記第１の差動増幅回路の出力と前記第２の差動増幅回路の出力との差分値を演算して出力する差分演算回路と、複数のスイッチと、交流印加装置と、制御回路と、を備え、
第１及び第２のキャパシタは，それぞれの一端が前記交流印加装置に接続され，それぞれの他端が前記スイッチを介して前記第１の演算増幅器の反転入力端子と前記第２の演算増幅器の反転入力端子に接続可能であるとともに、第３及び第４のキャパシタは，それぞれの一端が前記交流印加装置に接続され，それぞれの他端が前記スイッチを介して前記第１の演算増幅器の非反転入力端子と前記第２の演算増幅器の非反転入力端子に接続可能であり、
前記制御回路によって、第１のキャパシタを介した第１の演算増幅器の反転入力端子からの放電および第２の演算増幅器の反転入力端子への充電と、第２のキャパシタを介した第１の演算増幅器の反転入力端子への充電および第２の演算増幅器の反転入力端子からの放電と、第３のキャパシタを介した第１の演算増幅器の非反転入力端子への充電および第２の演算増幅器の非反転入力端子からの放電と、第４のキャパシタを介した第１の演算増幅器の非反転入力端子からの放電および第２の演算増幅器の非反転入力端子への充電とを連続した複数回（N回）行なうように前記交流印加装置の信号に同期させて前記スイッチを操作し、
その後で、第１のキャパシタを介した第１の演算増幅器の反転入力端子への充電および第２の演算増幅器の反転入力端子からの放電と、第２のキャパシタを介した第１の演算増幅器の反転入力端子からの放電および第２の演算増幅器の反転入力端子への充電と、第３のキャパシタを介した第１の演算増幅器の非反転入力端子からの放電および第２の演算増幅器の非反転入力端子への充電と、第４のキャパシタを介した第１の演算増幅器の非反転入力端子への充電および第２の演算増幅器の非反転入力端子からの放電とを連続した複数回（N回）行なうように前記交流印加装置の信号に同期させて前記スイッチを操作する構成とすることができる（請求項１２の発明）。

上記請求項１１または１２に記載の容量−電圧変換回路において、前記回路のグランド電位を出力端子と反転入力端子を直結した第３の演算増幅器の出力で担保したものとする（請求項１３の発明）。

上記請求項１３の発明によれば、交流印加装置の信号に同期して操作されるスイッチからのノイズがグランドに混入する経路が直接の経路ではなく、演算増幅器⇒電源⇒グランドという経路となるので、グランドに混入するノイズを小さくすることができる。

上記請求項１１ないし１３のいずれか一項に記載の容量−電圧変換回路において、前記スイッチを電界効果型トランジスタにより構成したものとする（請求項１４の発明）。
上記請求項１４に記載の容量−電圧変換回路において、前記各キャパシタと前記演算増幅器の間にそれぞれ接続された各複数の電界効果型トランジスタのチャネル型がそれぞれｐ型もしくはｎ型で統一されたものとする（請求項１５の発明）。

上記請求項１５に記載の容量−電圧変換回路において、前記各キャパシタにそれぞれ接続された各複数の電界効果型トランジスタのサイズ(ゲート幅，ゲート長，バックコンタクトの配置，ソース及びドレインのコンタクト配置で規定される)がそれぞれ同一であるものとする（請求項１６の発明）。

上記請求項１６の発明によれば、各キャパシタにそれぞれ接続された各複数の電界効果形トランジスタの帰還容量（ゲート−ドレイン間容量）に起因する放出電荷と蓄積電荷との電荷量の差（ドレインにおける電荷の残留誤差）がそれぞれ小さくなるので、この電荷量の差に起因する演算増幅器でのオフセットを抑制することができるとともに、前記電荷量の差による直流電流が高インピーダンスの帰還抵抗を流れることに起因する低周波ノイズを抑制することができる。

上記請求項１４ないし１６のいずれか一項に記載の容量−電圧変換回路において、前記第１または第２のキャパシタのいずれか一方において、該キャパシタに接続される二つの前記電界効果型トランジスタのドレインにおける電荷の残留誤差を前記電界効果型トランジスタのゲートに入力されるスイッチング制御用電圧のトリミングで補正可能にするとともに、前記第３または第４のキャパシタのいずれか一方において、該キャパシタに接続される二つの前記電界効果型トランジスタのドレインにおける電荷の残留誤差を前記電界効果型トランジスタのゲートに入力されるスイッチング制御用電圧のトリミングで補正可能にしたものとする（請求項１７の発明）。

上記請求項１７の発明によれば、各キャパシタにそれぞれ接続される複数の電界効果型トランジスタのサイズの合わせ込みなどによってもドレインにおける電荷の残留誤差を十分に小さくできない場合でも、スイッチ制御用電圧のトリミングという簡易な手段で補正できるようになるので、好適である。

上記請求項１１ないし１７のいずれか一項に記載の容量−電圧変換回路において、前記交流印加装置の周波数をf_in、センサとして必要な上限周波数をｆ_max、前記交流印加装置から前記演算増幅器までの抵抗成分をR、キャパシタンスをC、前記演算増幅器の上限周波数をf_ampとしたとき、

なる条件のうち１つまたは複数を満足させる条件にて動作させるものとする（請求項１８の発明）。

上記請求項１８の発明において、上記（５）〜（７）式は、それぞれ次のような位置付けにある条件式であり、これらの条件を満足させることにより、差動静電容量型センサ用の容量−電圧変換回路として適正に動作させることができる。

（５）式：センサとしてフラット(平坦)な特性が要求される周波数領域の上限周波数f_MAXと交流印加装置のバイアス電圧の周波数f_inとの間における条件式。
（６）式：バイアス信号周波数f_inの最大値に対する制限のうち、抵抗と容量で決まる時定数以上の周波数では電流が流れないことによる制限（MEMS制限）に関する条件式。

（７）式：バイアス信号周波数f_inの最大値に対する制限のうち、電圧変化に演算増幅器が十分に追従し得るものでなければならないという制限（回路制限）に関する条件式。
上記請求項１１ないし１７に記載の容量−電圧変換回路において、センサとして必要な周波数帯域でのスイッチ制御信号の雑音ノイズ電圧密度をρ_AB、帰還回路と演算増幅器の雑音ノイズ電圧密度をρ_amp、前記電界効果型トランジスタの入力容量をC_GS、前記帰還容量をC_fとしたとき、以下の式

を満たすように雑音ノイズ電圧密度ρ_ABを設定したものとする（請求項１９の発明）。

上記請求項１１ないし１７のいずれか一項に記載の容量−電圧変換回路において、連続した複数回の充電・放電回数Nを切り替えることにより、ゲイン調整を可能にしたものとする（請求項２０の発明）。

センサ回路において広いダイナミックレンジを得ようとする場合、初段アンプの後段に設けた増幅率の異なる複数個のアンプをスイッチで選択する構成が通常適用されるが、上記請求項２０の発明によれば、連続した複数回の充電・放電回数Nを切り替えるだけでゲイン調整が可能であるため、上記のような複数個のアンプが不要となる。

本発明によれば、初段に設けた差動型チャージアンプで大きな信号を得るよう構成しているため、後段に余分なアンプを配置せずに所望のシグナル出力を得ることができる。

本発明の実施形態に係る容量−電圧変換回路の基本構成を示す図である。 バイアス電圧源を共通化した、本発明の実施形態に係る容量−電圧変換回路の構成を示す図である。 容量変化量がδCで一定のときに本発明の実施形態に係る容量−電圧変換回路で得られる波形(ａ)と従来法で得られる波形(ｂ)の比較を示す図である。 本発明の実施形態に係る容量−電圧変換回路での出力値(太線)と従来法の出力値(細線)の比較を示す図である。 従来法によるチャージアンプを加速度センサに用いた例を示す図である。 本発明の実施形態に係る容量−電圧変換回路を加速度計に適用した例を示す図である。 本発明の実施形態に係る演算増幅器の持つ最大周波数の求め方を示す図である。 本発明の実施形態に係る容量−電圧変換回路のスイッチをNチャネルのMOSFETで構成した場合の回路例を示す図である。 MOSのゲート容量のみを接続した図８の等価回路を示す図である。 図８に示すMOS（半分）のスイッチ動作時の電荷の流れを示す図である。 本発明の実施形態に係るノイズ混入防止のためにグランド電位を別の演算増幅器で作り出してグランド混入信号を小さくする回路の例を示す図である。 図１１を改良した別の回路構成を示す図である。 本発明におけるチャージアンプを加速度計に適応させる際のMEMS構造を示す図である。 図１で示したタイミング波形をデジタル的に作り出すタイミング生成回路の例を示す図である。 図１で示したタイミング波形をアナログ的に作り出すタイミング生成回路の例を示す図である。 本具体例で使用するパルス回数N毎にA,B信号を入れ替える回路の例を示す図である。 本具体例で使用する掛け算器の構成を示す図である。 図１７の掛け算算器に印加する各波形を示す図である。 本発明の実施形態に係る容量−電圧変換回路の異なる回路構成を示す図である。 図１９の容量−電圧変換回路の動作を例示する図である。 本発明の実施形態に係る容量−電圧変換回路のさらに異なる回路構成を示す図である。 図２１の容量−電圧変換回路の動作を例示する図である。 従来の典型的な応力センサの構成を示すブロック図である。 従来の一般的な差動型チャージアンプの第１の構成例を示す図である。 従来の一般的な差動型チャージアンプの第２の構成例を示す図である。 従来の一般的な差動型チャージアンプの第３の構成例を示す図である。

以下、本発明の実施の形態について、詳細に説明する。
本発明は、差動静電容量型センサを用いて静電容量測定を行なう場合に、初段に設けた差動型チャージアンプで大きな信号を得るよう構成して、出力値を増加させるようにしているため、本発明においてまず、その出力値を増加させる方法について説明する。

上記した従来技術における充放電のサイクルは、「（第１の容量を介した充電＋第２の容量を介した放電）の後（第１の容量を介した放電＋第２の容量を介した充電）」というサイクルで成り立っている。しかし、本発明では、そのサイクルを「｛（第１の容量を介した充電＋第２の容量を介した放電）×N回｝の後｛（第１の容量を介した放電＋第２の容量を介した充電）×N回｝」とすることで、従来技術(以下、従来法という)で出力値を得る場合に比べてN倍の出力値を得るようにするものである。

図１は、図２４ないし図２６に示した従来の差動型チャージアンプをベースに、上記N倍の出力値を得るための条件を満足させる本発明の実施形態に係る容量−電圧変換回路の基本構成を示す図である。また図１には本発明の実施形態に係る容量−電圧変換回路の動作条件も併せて示している。すなわち図１(ａ),(ｂ)において、バイアス１が増加（バイアス２が減少）するときは、各スイッチ31,32、41,42に印加するA信号、B信号により、スイッチ31,32がオン状態であるとともにスイッチ41,42はオフ状態であり、容量１(51),容量２(52)は接地される。バイアス１が減少（バイアス２が増加）するときは、各スイッチ31,32、41,42に印加するA信号、B信号により、スイッチ31,32がオフ状態であるとともにスイッチ41,42はオン状態であり、容量１(51),容量２(52)は演算増幅器６に接続される。したがって容量１(51)を介した放電、容量２(52)を介した充電が選択的に行なわれる。この操作をN回繰り返した後、A信号、B信号を逆転させれば、容量１(51)を介した充電、容量２(52)を介した放電が選択的に行なわれる。

図２は、バイアス電圧源を共通化した、本発明の実施形態に係る容量−電圧変換回路の構成を示す図である。充放電の選択は、図示せざる制御回路に基づくスイッチ操作で行なわれるので、図２に示すようにスイッチ操作信号(A信号、B信号)を一部入れ替えればよい。具体的には図２では図１のスイッチ32とスイッチ42の位置を入れ替えている。

図３は、容量変化量がδCで一定のときに本発明の実施形態に係る容量−電圧変換回路で得られる波形(図３(ａ))と従来法で得られる波形(図３(ｂ))の比較を示す図である。図示したように、本方式(図３(ａ))の場合には、波形は異なるが、出力値はN倍の値が得られる。ただし1周期の時間は２N倍に増加する。

図４は、本発明の実施形態に係る容量−電圧変換回路での出力値(太線)と従来法の出力値(細線)の比較を示す図である。縦軸はある容量変化のときの出力値で、従来法の出力値(細線)を１としている。横軸は周波数である。従来法の出力特性の出力値(細線)は演算増幅器の特性とフィードバックの時定数で変わるが、図４に示したように数10Hzから1MHzまでフラット(平坦)な特性を比較的簡単に得ることができる。図１および図２に示すチャージアンプを用いて本発明に示す方法にて1MHzのバイアス電圧周波数で、N＝10,100,1000と変化させたときの出力特性を、１点鎖線、破線、実線の各太線で示すように得ることができる。出力値はNの増加に比例して10,100,1000倍に増加する(Nの切り替えでゲインの調整可能)が、フラット(平坦)な特性を有する領域は、ほぼ1/10、1/100、1/1000と減少していく。

応力センサとして必要な周波数帯域はMEMS(Micro Electro Mechanical System)構造体や、外力の周波数帯域によって決まるが、図４から明らかなように、フラット(平坦)な特性が要求される周波数領域の上限周波数f_MAXとバイアス電圧の周波数f_inの間には、下記式９に示す、

なる条件が要求される。したがって、出来るだけ大きな出力を得るためには必要な周波数帯域の上限周波数f_MAXを小さくするようにMEMS構造体などのシステム全体を設計し、バイアス信号周波数f_inを出来るだけ大きく取れるように電気的な回路を構成するのが望ましい。

このバイアス信号周波数f_inの上限は回路の時定数で決まってくる。バイアス電源〜スイッチまでとチャージアンプとを分けて考えると、以下の２つの条件式、すなわち式１０及び式１１が導出される。

ここで、R：バイアス電源１〜スイッチ31,・・,42の抵抗、C：容量51,52（主にMEMSセンサ容量）、ｆ_amp：演算増幅器６の持つ最大周波数である。バイアス信号周波数f_inの最大値に対する制限としては、MEMS制限と回路制限の二つが考えられる。MEMS制限は、抵抗と容量で決まる時定数以上の周波数では、電流が流れないことによる制限で上記式１０によって表現され、回路制限は、図４の電圧変化に演算増幅器が十分に追従し得るものでなければならないという制限で上記式１１によって表現される。図７は、上記式１１に係る演算増幅器の持つ最大周波数の求め方を示す図である。

図５は、従来法によるチャージアンプを加速度センサに用いた例を示す図である。通常加速度センサでは200Hz以下の信号が要求される。その理由は高周波の加速度が音を発生させ、別な手段でその音を検知可能であるためと思われる一方、人間の耳の感度が低下する周波数の低い領域からDCまでを検知する特性を持つことが望まれているためと思われる。ところが図４に示したように、チャージアンプはDC領域まで測定することは出来ない。そのために、要求周波数（たとえば200Hz）の１０〜１００倍程度、つまり2K〜20kHzの周波数で測定を行なう。低周波の信号は測定信号のAM変調された波として観測される。そこで、その信号を掛け算器170で復調して所望である200Hzのローパスフィルター190を通して出力される。この信号は非常に微弱で、たとえば重力加速度の1/1000程度を観測しようとすると、1μV程度のオーダーになってしまう。そのために、アンプ132，182,184で100〜1000倍の増幅を行なう。この大きなゲインをDC領域まで安定して得ようとすると、低ノイズで、かつオフセット電圧が小さく、オフセットの温度変化の小さなアンプが必要になる。また、広いダイナミックレンジを要求された場合、ゲインを可変にする必要があり、図５に示すように複数のアンプ132，182,184を用意するか、もしくはアンプ内の抵抗を切り替える必要がある。しかし低ノイズのためには、内部の抵抗を切り替えるより複数アンプを選択する方が良いので、ローノイズアンプを複数用意する必要があり、消費電流の上昇や、回路の複雑化のために調整が困難になるなど、扱いにくいものになってしまうという問題があった。

図６は、本発明の実施形態に係る容量−電圧変換回路を加速度計に適用した例を示す図である。初段に設けた演算増幅器６にハイゲインを持たせるようにしたため、非常にシンプルな回路構成になる。ゲインは繰り返し回数のNでタイミング発生回路20から出力されるA信号22、B信号23を切り替えるのに合わせて切り替えれば調整が可能なので図５に示すような後段の増幅器を設ける必要がなくなる。なお、ゲイン診断回路18を用いてゲインを監視し、必要に応じてゲインを調整するようにしても良い。

図８は、本発明の実施形態に係る容量−電圧変換回路のスイッチをNチャネルのMOSFETで構成した場合の回路例を示す図である。以下では、MOSFETを単に‘MOS’と表記する。先に示したように、バイアス信号周波数finは上記したMEMS制限にかかる抵抗と容量で決まる時定数で制約されるので、MOSのon抵抗に注意しなければいけない。具体的には、
（１）要求仕様から掛け算器での信号周波数と増幅率（N数）とを決め、f_inを決定する。
（２）式１０に従い、出来るだけ抵抗の大きなものを選択する。結果的には容量の小さなMOSを選択することになる。容量の小さい（抵抗の大きい）MOSを選択する理由は、ノイズを小さく、回路調整を容易にするためであり、この点について以下で説明する。

本発明の実施形態に係る容量−電圧変換回路の特徴は、従来方式に、本発明で用いるMOSFETスイッチを４つ付加し、切り替え信号（A信号、B信号）で接続状態を変化させるものとなるので、この違いとノイズとの関係について考える。

一般にMOSFETはゲート−ソース間に容量を持つため、チャージアンプに直接接続されたMOS経由でスイッチ信号に比例した値が出力される。図９は、MOSのゲート容量のみを接続した図８の等価回路を示す図である。ゲートは基本的にソースと絶縁されているので、交流成分のノイズを考慮すればよい。まず、A,B信号周波数（f_in周波数）では、信号を与えているので、当然出力に交流が出現する。しかしながら、掛け算器周波数（f_in/2N）とかけ離れているので、除去が可能である。ところが、f_in/2N±(要求仕様のバンド幅)の周波数帯域の信号を検知するので、その周波数帯域のノイズ信号を拾ってきてしまう。A,B信号に含まれる低周波ノイズ密度をρ_AB（nV/√Hz）、ゲート−ソース間容量をC_GSとすると、出力される低周波ノイズ密度量は、以下の式１２

となる。上記式１２からわかるように、ゲート−ソース間容量C_GSを小さくすることによって、低ノイズが達成できる。また、低周波での低周波ノイズ密度ρ_AB自体を小さくすることも重要であり、そのためのフィルターをA,B信号源に入れても良い。

次に、帰還容量（ゲート−ドレイン間容量：C_GD）の寄与を考える。図１０は、図８に示すMOSのスイッチ動作時の電荷の流れを示す図であり、MOSスイッチを半分だけ示している。他の半分のMOSスイッチでも同じとなるため図示を省略する。帰還容量C_GDに起因する電荷は、以下の３つのステップで演算増幅器６に影響する。
１）MOS１(412)のON⇒OFFの時、ドレインに帰還容量に起因する電荷が放出される。
２）MOS２(312)OFF⇒ONの時、ドレインから帰還容量に起因する電荷が溜まる。
３）MOS１(412)とMOS２(312)が等しければ、MOS１(412)放出電荷＝MOS2(312)蓄積電荷なので、電流は流れない。

ここで注意すべきは上記３）の過程で、MOS１(412)の放出電荷とMOS２(312)での蓄積電荷を等しくする事が重要である。MOS１(412)とMOS２(312)において電荷量が等しくないときには、４）その差が電流としてOPアンプ６へ流れ、オフセットを発生させる。このオフセットが大きな場合は、回路を飽和させるし、また、誤差分による電流方向は図の右方向かまたは左方向のどちらか一方になると考えられるので、すなわち、直流の信号が発生し、これが高インピーダンスの帰還抵抗を流れて低周波ノイズの元になる。

この直流電流は、MOSのサイズ(ゲート幅，ゲート長，バックコンタクトの配置，ソース及びドレインのコンタクト配置で規定される)とMOS1(412)、MOS2(312)の誤差(容量差，閾値電圧差)と、f_inで決定される。MOS1(412)とMOS2(312)の容量差をδC_GD、閾値電圧V_th誤差をδV_th、A,B信号低電圧側の電位をV_lowとすると電流Iは、以下の式１３のようになる。

この誤差分は同一チップ上に隣接して構成したMOSであるなら、絶対値のおよそ0.01%以下にすることが可能である。つまり、δC_GD〜C_GD×0.01％程度なので、帰還容量（ゲート−ドレイン間容量）C_GDの容量を小さく、結果として抵抗は可能な限り大きく設計することになる。さらに小さなサイズのMOSは狭い面積にレイアウト可能なので、誤差分を小さく抑えるメリットがある。また、どうしても抑えられない電流はA,B信号の電圧を調整(トリミング)することによって可能である。

それ以外のA,B信号経由ノイズはグランドにソースを接続したMOS経由で高周波のノイズがグランドへ混入してしまう点である。一旦グランドにノイズが混入すると、それを取り去るのは非常に困難になる。この信号を小さくするためにも、MOSのC_SD（ソース−ドレイン間容量）が小さな値であることが望ましい。

図１１は、ノイズ混入防止のためにグランド電位を別の演算増幅器で作り出してグランド混入信号を小さくする回路の例を示す図である。図１１の構成にすると、ノイズがグランドに混入する経路が、直接(MOS1(311)とMOS2(412)のソースからグランド)の経路から、MOS1(311)とMOS2(412)のソース⇒演算増幅器62⇒電源⇒グランドという経路となるので、電源の設計次第でかなりのノイズ除去が可能となる。

ここでさらに望ましいのは、図１２に示すように、もう１つのチャージアンプで受ける手法である。ノイズの進入経路はやはりMOS1(311)とMOS2(412)のソース⇒演算増幅器62’⇒電源⇒グランドであるが、演算増幅器62’の入力は非常に高インピーダンスなので、ここでほとんどのノイズが緩和されてしまう。なお、図１２では、２つのチャージアンプの出力側、すなわち、演算増幅器6および62’の出力側に、演算増幅器63および抵抗R,R0,R1,R2により構成される差分回路を設け、２つのチャージアンプの出力の差分値を演算して出力するようにしている。また、この図１２の回路構成では、さらに出力電圧が２倍になるので、高出力を得るためにも適している。

なお、上記したノイズ混入防止のための各回路においてバイアス電圧に対する配慮は従来法とほとんど変わらない。ただし、注意すべきは掛け算器で取り出す周波数がf_in/2Nなので、f_in/2N±(要求仕様のバンド幅)の周波数帯域のノイズ信号を減らすようにしていることである。
[具体例]
図１３は、本発明におけるチャージアンプを加速度計に適応させる際のMEMS構造を示す図である。図１３に示すようにMEMSが片持ち梁構造で1.5kHzの共振周波数を持つものを用いた。そして図１３(ａ)は梁に対向する上部電極からチャージアンプに接続する例であり、図１３(ｂ)は梁に対向する下部電極からチャージアンプに接続する例である。

また図１に示したタイミング波形を作るために、図１４に示すようなタイミング生成回路を用いた。図１４に示すタイミング生成回路は、２つのJK-FFと２つのAND回路、並びにINV回路および遅延回路で構成している。またタイミング波形を作るために図１４に代えて、図１５のように入力矩形波を積分回路(図示せず)で積分し、積分した第１の信号を第１のコンパレーター(図示せず)で比較し、比較出力から第１のタイミング信号(Time 1)を作り出し、さらに、上記積分回路で積分した波形を反転回路(図示せず)で反転した上で第２の信号を作り出しこれを第２のコンパレーター(図示せず)で比較し、比較出力から第２のタイミング信号(Time 2)を作り出すようにして、アナログ的に作り出すことも可能である。さらには、パルス回数N毎にA,B信号を入れ替える回路としては、図１６に示す回路を用いた。図１６に示す回路は、図１４に示す回路と使用する回路要素を共通とし、これにバイナリカウンタと論理回路が付加されている。つまり、入力側にバイナリカウンタを設け、このカウンタの出力を初段のJK-FFに接続し、初段のJK-FFの出力を論理回路の一方の入力に接続し、また２つのJK-FFを縦続してシフトレジスタを構成し、後段のJK-FFのＱ出力から掛け算器(図示せず)への入力信号を取り出すようにしている。A信号,B信号をA端子出力,B端子出力から取り出すためには、上記図１４、図１５で作り出したタイミング信号(Time 1, Time 2)を図１６の論理回路(AND回路)の他方の入力に入力する必要がある。図１６の回路でNはバイナリカウンタで数えた数の２倍になる。

また本具体例で使用するチャージアンプとして、図１２に示す回路を用いた。また本具体例で使用する掛け算器を図１７に示すように、演算増幅器とMOSと演算増幅器に接続される抵抗群とで構成し、この掛け算器に、掛け算信号とチャージアンプ信号とで構成される論理値表に示す組み合わせで入力するようにした。図１８は、図１７の掛け算算器に入出力される各波形を示す図である。図１８に示されるように、掛け算信号はA,Bの切り替え信号に対して半周期ずれている。この半周期のずれは、図１６に示した２つのJK-FFを縦続してシフトレジスタを構成し、後段のJK-FFのＱ出力から図１７に示す掛け算器への掛け算信号を入力とすることで実現している。掛け算器の出力信号は、図１８の最下段に示している。

次に、センサ部の容量（キャパシタ）として４つの容量を接続対象とした容量−電圧変換回路として２つの回路構成例を示す。
［回路構成例１］
（イ）図１９は、本発明の実施形態に係る容量−電圧変換回路の異なる回路構成を示す図であって、図１９（ａ）には、回路構成が示されているとともに、図１９（ｂ）には、交流印加装置から出力されるバイアス電圧の波形、および、制御回路から出力されるスイッチ制御信号の波形が示されている。図１９（ａ）には、センサ部の４つの容量、すなわち、容量１(51)、容量２(52)、容量３(53)及び容量４(54)と、演算増幅器6の出力端子と反転入力端子との間に帰還容量71及び帰還抵抗72が並列に接続されるとともに演算増幅器6の非反転入力端子とグランド電位との間にキャンセル容量73及びキャンセル抵抗74が並列に接続された差動増幅回路部と、複数のスイッチ311〜314，411〜414と、交流印加装置１とを備えた容量−電圧変換回路が示されている。なお、図１９（ａ）の容量−電圧変換回路は図示されない制御回路も備えており、この制御回路によりスイッチ311〜314，411〜414の制御が行なわれる。また、図１９（ａ）は、スイッチ311〜314，411〜414をNチャネルのMOSFETで構成した場合の回路例を示している。

図１９（ａ）において、容量１(51)及び容量２(52)のそれぞれの一端は交流印加装置1に接続されている。容量１(51)及び容量２(52)のそれぞれの他端は、スイッチ311及び412を介してグランド電位に接続可能であるとともに、スイッチ411及び312を介して演算増幅器6の反転入力端子に接続可能であるように構成されている。

また、容量３(53)及び容量４(54)のそれぞれの一端も交流印加装置１に接続されている。容量３(53)及び容量４(54)のそれぞれの他端は、スイッチ413及び314を介してグランド電位に接続可能であるとともに、スイッチ313及び414を介して演算増幅器6の非反転入力端子に接続可能であるように構成されている。

そして、上記制御回路によって、スイッチ制御モード１として、容量１(51)を介した反転入力端子からの放電と容量２(52)を介した反転入力端子への充電と容量３(53)を介した非反転入力端子への充電と容量４(54)を介した非反転入力端子からの放電とを連続した複数回（N回）行なうように交流印加装置１の信号に同期させて上記各スイッチを操作し、その後で、スイッチ制御モード２として、容量１(51)を介した反転入力端子への充電と容量２(52)を介した反転入力端子からの放電と容量３(53)を介した非反転入力端子からの放電と容量４(54)を介した非反転入力端子への充電とを連続した複数回（N回）行なうように交流印加装置1の信号に同期させて上記各スイッチを操作する。

なお、図１９（ｂ）に示されているように、上記制御回路は、交流印加装置１からのバイアス電圧の立ち上がり及び立ち下がりにそれぞれ同期したＡ信号及びＢ信号をスイッチ制御信号として出力する。

また、図１９（ａ）において、スイッチ311〜314，411〜414に対するスイッチ制御信号のパターンは上記スイッチ制御モード１に対応したものである。
（ロ）図２０は、図１９の容量−電圧変換回路の動作を例示する図であって、特にスイッチ制御モード１およびスイッチ制御モード２において容量１（51）〜容量４（54）についての差分検出動作がそれぞれどのように行なわれるかを示すものである。図２０に示しているように、スイッチ制御モード１とスイッチ制御モード２とでは、スイッチ311〜314，411〜414に与えられるスイッチ信号Ａ，Ｂの組合せパターンが逆となる。例えば、スイッチ制御モード１において交流印加装置１の出力バイアス電圧の立ち上がりと同期したＡ信号が制御回路から出力されたタイミングでは、容量２（52）がスイッチ312を介して演算増幅器6の反転入力に接続されるとともに容量３（53）がスイッチ313を介して演算増幅器6の非反転入力端子に接続されることにより、容量２（52）を介した反転入力端子への充電および容量３（53）を介した非反転入力端子への充電が行なわれ、これにより「容量２と容量３との差分検出動作」が行なわれる。

スイッチ制御モード１およびスイッチ制御モード２の各動作は次のようになる。
（ａ）スイッチ制御モード１：
スイッチ制御モード１では、Ａ信号のタイミングでの「差動増幅回路部（演算増幅器6）による容量２と容量３との差分検出動作」と、Ｂ信号のタイミングでの「差動増幅回路部（演算増幅器6）による容量１と容量４との差分検出動作」とが交互に複数回（N回）行なわれ、スイッチ制御モード１として「『容量２−容量３』と『容量１−容量４』との差分検出」が行なわれる。

（ｂ）スイッチ制御モード２：
スイッチ制御モード２では、Ａ信号のタイミングでの「差動増幅回路部（演算増幅器6）による容量１と容量４との差分検出動作」と、Ｂ信号のタイミングでの「差動増幅回路部（演算増幅器6）による容量２と容量３との差分検出動作」とが交互に複数回（N回）行なわれ、スイッチ制御モード２として「『容量１−容量４』と『容量２−容量３』との差分検出」が行なわれる。

そして、上記のようなスイッチ制御モード１とスイッチ制御モード２との各動作を交互に繰り返し行なうことにより、容量１(51)〜容量４(54)についての差動型容量−電圧変換が行なわれる。
［回路構成例２］
（イ）図２１は、本発明の実施形態に係る容量−電圧変換回路のさらに異なる回路構成を示す図である。図２１には、センサ部の４つの容量、すなわち、容量１(51)、容量２(52)、容量３(53)及び容量４(54)と、第１の演算増幅器6の出力端子と反転入力端子との間に第１の帰還容量71及び第１の帰還抵抗72が並列に接続されるとともに第１の演算増幅器6の非反転入力端子とグランド電位との間に第１のキャンセル容量73及び第１のキャンセル抵抗74が並列に接続された第１の差動増幅回路部と、第２の演算増幅器62’の出力端子と反転入力端子との間に第２の帰還容量711及び第２の帰還抵抗712が並列に接続されるとともに第２の演算増幅器62’の非反転入力端子とグランド電位との間に第２のキャンセル容量713及び第２のキャンセル抵抗713が並列に接続された第２の差動増幅回路部と、第１の差動増幅回路の出力と第２の差動増幅回路の出力との差分値を演算して出力する演算増幅器63よりなる差分演算回路と、複数のスイッチ311〜314，411〜414と、交流印加装置１とを備えた容量−電圧変換回路が示されている。なお、図２０の容量−電圧変換回路は図示されない制御回路も備えており、この制御回路によりスイッチ311〜314，411〜414の制御が行なわれる。また、図２１（ａ）は、スイッチ311〜314，411〜414をNチャネルのMOSFETで構成した場合の回路例を示している。

図２１の容量−電圧変換回路において、容量１(51)及び容量２(52)のそれぞれの一端は交流印加装置1に接続されている。容量１(51)及び容量２(52)のそれぞれの他端は、スイッチ311及び412を介して上記第２の演算増幅器62’の反転入力端子（以下「第２の反転入力端子」とも称する）に接続可能であるとともに、スイッチ411及び312を介して上記第１の演算増幅器6の反転入力端子（以下「第１の反転入力端子」とも称する）に接続可能であるように構成されている。

また、容量３(53)及び容量４(54)のそれぞれの一端も交流印加装置1に接続されている。容量３(53)及び容量４(54)のそれぞれの他端は、スイッチ413及び314を介して上記第２の演算増幅器62’の非反転入力端子（以下「第２の非反転入力端子」とも称する）に接続可能であるとともに、スイッチ313及び414を介して上記第１の演算増幅器6の非反転入力端子（以下「第１の非反転入力端子」とも称する）に接続可能であるように構成されている。

そして、上記制御回路によって、スイッチ制御モード１として、容量１(51)を介した第１の反転入力端子からの放電および第２の反転入力端子への充電と、容量２(52)を介した第１の反転入力端子への充電および第２の反転入力端子からの放電と、容量３(53)を介した第１の非反転入力端子への充電および第２の非反転入力端子からの放電と、容量４(54)を介した第１の非反転入力端子からの放電および第２の非反転入力端子への充電とを連続した複数回（N回）行なうように交流印加装置1の信号に同期させて上記各スイッチを操作し、その後で、スイッチ制御モード２として、容量１(51)を介した第１の反転入力端子への充電および第２の反転入力端子からの放電と、容量２(52)を介した第１の反転入力端子からの放電および第２の反転入力端子への充電と、容量３(53)を介した第１の非反転入力端子からの放電および第２の非反転入力端子への充電と、容量４(54)を介した第１の非反転入力端子への充電および第２の非反転入力端子からの放電とを連続した複数回（N回）行なうように交流印加装置1の信号に同期させて上記各スイッチを操作する。

なお、上記制御回路は、交流印加装置1からのバイアス電圧の立ち上がり及び立下りに同期したＡ信号及びＢ信号をスイッチ制御信号として出力するものであり、これらの波形パターンは、図１９（ｂ）と同様である。

（ロ）図２２は、図２１の容量−電圧変換回路の動作を例示する図であって、特にスイッチ制御モード１およびスイッチ制御モード２において容量１（51）〜容量４（54）についての差分検出動作がそれぞれどのように行なわれるかを示すものである。図２２に示しているように、スイッチ制御モード１とスイッチ制御モード２とでは、スイッチ311〜314，411〜414に与えられるスイッチ信号Ａ，Ｂの組合せパターンが逆となる。例えば、スイッチ制御モード１において、交流印加装置１の出力バイアス電圧の立ち上がりと同期したＡ信号が制御回路から出力されたタイミングでは、容量２（52）がスイッチ312を介して演算増幅器6の反転入力端子に接続されるとともに容量３（53）がスイッチ313を介して演算増幅器6の非反転入力端子に接続されることにより、容量２（52）を介した反転入力端子への充電および容量３（53）を介した非反転入力端子への充電が行なわれるので、「第１の差動増幅回路部（演算増幅器6）による容量２と容量３との差分検出動作」が行なわれる。

そして、スイッチ制御モード１およびスイッチ制御モード２の各動作は次のようになる。
（ａ）スイッチ制御モード１：
スイッチ制御モード１では、Ａ信号のタイミングでの「第１の差動増幅回路部（演算増幅器6）による容量２と容量３との差分検出動作」および「第２の差動増幅回路部（演算増幅器62’）による容量１と容量４との差分検出動作」と、Ｂ信号のタイミングでの「第１の差動増幅回路部（演算増幅器6）による容量１と容量４との差分検出動作」および「第２の差動増幅回路部（演算増幅器62’）による容量２と容量３との差分検出動作」とが交互に複数回（N回）行なわれる。

そして、第１の差動増幅回路部の出力と第２の差動増幅回路部の出力との差分値を演算して出力する差分演算回路（演算増幅器63）により、各Ａ信号のタイミングではそれぞれ「『容量２−容量３』と『容量１−容量４』との差分演算」が行なわれるとともに、各Ｂ信号ではそれぞれ「『容量１−容量４』と『容量２−容量３』との差分演算」が行なわれる。

（ｂ）スイッチ制御モード２：
スイッチ制御モード２では、Ａ信号のタイミングでの「第１の差動増幅回路部（演算増幅器6）による容量１と容量４との差分検出動作」および「第２の差動増幅回路部（演算増幅器62’）による容量２と容量３との差分検出動作」と、Ｂ信号のタイミングでの「第１の差動増幅回路部（演算増幅器6）による容量２と容量３との差分検出動作」および「第２の差動増幅回路部（演算増幅器62’）による容量１と容量４との差分検出動作」とが交互に複数回（N回）行なわれる。

そして、第１の差動増幅回路部の出力と第２の差動増幅回路部の出力との差分値を演算して出力する差分演算回路（演算増幅器63）により、各Ａ信号のタイミングではそれぞれ「『容量１−容量４』と『容量２−容量３』との差分演算」が行なわれるとともに、各Ｂ信号のタイミングではそれぞれ「『容量２−容量３』と『容量１−容量４』との差分演算」が行なわれる。

そして、上記のようなスイッチ制御モード１とスイッチ制御モード２との各動作を交互に繰り返し行なうことにより、容量１(51)〜容量４(54)についての差動型容量−電圧変換が行なわれる。
（図１９または図２１の容量−電圧変換回路の適用例）
（イ）例えば、振動体の振動を計測するものであって、振動体の振動方向の両側に第１および第２の検出電極を備え、振動体と第１の検出電極との間に形成される第１のセンサ容量（センサキャパシタ）と、振動体と第２の検出電極との間に形成される第２のセンサ容量（センサキャパシタ）との差を検出することにより、振動体の振動（すなわち電極間距離の変化）を容量変化として計測するようにした差動静電容量型センサでは、同相ノイズを抑制する効果が有るが、高いＳ／Ｎ比を求められる場合、同相ノイズの抑制効果を極力高めておくことが重要である。

しかしながら、振動体の振動方向の両側に第１および第２の検出電極を備えた構造のセンサ部では、第１および第２の検出電極と振動体との位置関係上、（振動体の両側に位置する）第１の検出電極と第２の検出電極とを近接配置するには限界が有ることにより、第１および第２の検出電極から容量−電圧変換回路の入力部までの各回路導体同士を十分に近接させることができないため、同相ノイズの除去効果が不十分となる。

（ロ）この点に関し、同相ノイズの除去効果を高めるため、センサ部において第１および第２のセンサ容量にそれぞれ近接させて第１および第２の固定容量（固定キャパシタ）を例えばMEMS構造として形成し、「第１の検出電極から容量−電圧変換回路の入力部までの回路導体」と「第１の固定容量の電極から容量−電圧変換回路の入力部までの回路導体」とを十分に近接させて配置するとともに「第２の検出電極から容量−電圧変換回路の入力部までの回路導体」と「第２の固定容量の電極から容量−電圧変換回路の入力部までの回路導体」とを十分に近接させて配置する。そして、上記センサ部に接続される容量−電圧変換回路に図１９または図２１の回路構成を適用して差動静電容量型センサを構成し、「第１のセンサ容量と第１の固定容量との差分検出動作」および「第２のセンサ容量と第２の固定容量との差分検出動作」を行ない、さらに「第１の容量差分（＝第１のセンサ容量−第１の固定容量）と第２の容量差分（＝第２のセンサ容量−第２の固定容量）との差分」を求めるようにする。

上記構成の差動静電容量型センサにおいては、「第１の検出電極から容量−電圧変換回路の入力部までの回路導体」と「第１の固定容量の電極から容量−電圧変換回路の入力部までの回路導体」とが十分に近接していることにより、「第１のセンサ容量と第１の固定容量との差分検出動作」は同相ノイズが十分に抑制されたものとなる。また、「第２の検出電極から容量−電圧変換回路の入力部までの回路導体」と「第２の固定容量の電極から容量−電圧変換回路の入力部までの回路導体」とが十分に近接していることにより、「第２のセンサ容量と第２の固定容量との差分検出動作」も同相ノイズが十分に抑制されたものとなる。このため、「第１の容量差分（＝第１のセンサ容量−第１の固定容量）と第２の容量差分（＝第２のセンサ容量−第２の固定容量）との差分」の信号も、同相ノイズが十分に抑制されたものとなる。

（ハ）図１９の容量−電圧変換回路を上記構成の差動静電容量型センサに適用する場合、例えば図２０に示すように容量１(51)および容量２(52)をそれぞれ第１および第２のセンサ容量とするとともに容量４(54)および容量３(53)をそれぞれ第１および第２の固定容量とする。これにより、例えばスイッチ制御モード１において交流印加装置１の出力バイアス電圧の立ち上がりと同期したＡ信号が制御回路から出力されたタイミングで「第２のセンサ容量（容量２(52)）を介した演算増幅器6の反転入力端子への充電」と「第２の固定容量（容量３(53)）を介した演算増幅器6の非反転入力端子への充電」とが行なわれることにより、「差動増幅回路部（演算増幅器6）による第２のセンサ容量と第２の固定容量との差分検出動作」における同相ノイズは十分に抑制されたものとなる。

（ニ）図２１の容量−電圧変換回路を上記構成の差動静電容量型センサに適用する場合、例えば図２２に示すように容量１(51)および容量２(52)をそれぞれ第１および第２のセンサ容量とするとともに容量４(54)および容量３(53)をそれぞれ第１および第２の固定容量とする。これにより、例えばスイッチ制御モード１において交流印加装置１の出力バイアス電圧の立ち上がりと同期したＡ信号が制御回路から出力されたタイミングで「第２のセンサ容量（容量２(52)）を介した演算増幅器6の反転入力端子への充電」と「第２の固定容量（容量３(53)）を介した演算増幅器6の非反転入力端子への充電」とが行なわれることにより、「第１の差動増幅回路部（演算増幅器6）による第２のセンサ容量と第２の固定容量との差分検出動作」における同相ノイズは十分に抑制されたものとなる。

（ホ）なお、上記（イ）〜（ニ）項では、図１９または図２１の容量−電圧変換回路に接続されるセンサ部の４つの容量が２個のセンサ容量と２個の固定容量とからなる構成例について説明したが、図１９または図２１の容量−電圧変換回路に接続されるセンサ部の構成（４つの容量の組み合わせ）は上記構成に限定されるものではない。

１ 第１のバイアス信号源（交流印加装置）
２ 第２のバイアス信号源（交流印加装置）
６，６２，６２’，６３ 演算増幅器
１７ 掛け算器
１８ ゲイン診断回路
１９ ローパスフィルター
２０ タイミング発生回路
３１，３２，４１，４２ スイッチ
５１〜５４ 容量(MEMS容量)１〜４
７１,７１１ 帰還容量
７２,７１２ 帰還抵抗
７３，７１３ キャンセル容量
７４，７１４ キャンセル抵抗
３１１〜３１４，４１１〜４１４ MOSスイッチ

Claims (20)

1. 両方もしくはどちらか一方がセンサキャパシタである第１及び第２のキャパシタと、演算増幅器と、該演算増幅器の入出力間に接続された帰還容量と、複数のスイッチと、交流印加装置と、制御回路と、を備え、
   前記演算増幅器は非反転入力端子が接地され、出力端子と反転入力端子の間に前記帰還容量が接続された容量−電圧変換回路であって、
   前記第１及び第２のキャパシタは、それぞれ一端が前記交流印加装置に接続され、それぞれの他端が前記スイッチを介してグランド電位と前記演算増幅器の反転入力に接続可能であり、
   前記制御回路によって、前記第１のキャパシタを介した反転入力端子への充電と前記第２のキャパシタを介した反転入力端子からの放電を連続した複数回（N回）行なうように前記交流印加装置の信号に同期させ前記スイッチを操作し、その後で、前記第１のキャパシタを介した反転入力端子からの放電と前記第２のキャパシタを介した反転入力端子への充電を連続した複数回（N回）行なうように前記交流印加装置の信号に同期させ前記スイッチを操作することを特徴とする容量−電圧変換回路。
2. 両方もしくはどちらか一方がセンサキャパシタである第１及び第２のキャパシタと、２つの演算増幅器と、該演算増幅器の入出力間に接続された帰還容量と、複数のスイッチと、交流印加装置と、制御回路と、を備え、
   前記演算増幅器は非反転入力端子が接地され、出力端子と反転入力端子の間に前記帰還容量が接続された容量−電圧変換回路であって、
   前記第１及び第２のキャパシタは、それぞれ一端が前記交流印加装置に接続され、それぞれの他端が前記スイッチを介して第１の演算増幅器の反転入力端子と第２の演算増幅器の反転入力端子に接続可能であり、
   前記制御回路によって、前記第１のキャパシタを介した前記第１の演算増幅器の反転入力端子への充電および前記第２の演算増幅器の反転入力端子からの放電と、前記第２のキャパシタを介した前記第１の演算増幅器の反転入力端子からの放電および前記第２の演算増幅器の反転入力端子への充電を連続した複数回（N回）行なうように前記交流印加装置の信号に同期させ前記スイッチを操作し、
   その後で、前記第１のキャパシタを介した前記第１の演算増幅器の反転入力端子からの放電および前記第２の演算増幅器の反転入力端子への充電と、前記第２のキャパシタを介した前記第１の演算増幅器の反転入力端子への充電および前記第２の演算増幅器の反転入力端子からの放電を連続した複数回（N回）行なうように前記交流印加装置の信号に同期させ前記スイッチを操作することを特徴とした容量−電圧変換回路。
3. 請求項１または２に記載の容量−電圧変換回路において、
   前記回路のグランド電位を出力端子と反転入力端子を直結した第３の演算増幅器の出力で担保したことを特徴とする容量−電圧変換回路。
4. 請求項１ないし３のいずれか一項に記載の容量−電圧変換回路において、
   前記スイッチを電界効果型トランジスタにより構成したことを特徴とする容量−電圧変換回路。
5. 請求項４に記載の容量−電圧変換回路において、
   前記第１のキャパシタと前記演算増幅器の間に接続された複数の電界効果型トランジスタのチャネル型がｐ型もしくはｎ型で統一され、かつ、前記第２のキャパシタと前記演算増幅器の間に接続された複数の電界効果型トランジスタのチャネル型がｐ型もしくはｎ型で統一されたことを特徴とする容量−電圧変換回路。
6. 請求項５に記載の容量−電圧変換回路において、
   前記第１のキャパシタに接続された複数の電界効果型トランジスタのサイズ(ゲート幅，ゲート長，バックコンタクトの配置，ソース及びドレインのコンタクト配置で規定される)が同一であり、かつ、前記第２のキャパシタに接続された複数の電界効果型トランジスタのサイズ(ゲート幅，ゲート長，バックコンタクトの配置，ソース及びドレインのコンタクト配置で規定される)が同一であることを特徴とする容量−電圧変換回路。
7. 請求項４ないし６のいずれか一項に記載の容量−電圧変換回路において、
   前記第１または第２のキャパシタのいずれか一方において、該キャパシタに接続される二つの前記電界効果型トランジスタのドレインにおける電荷の残留誤差を前記電界効果型トランジスタのゲートに入力されるスイッチング制御用電圧のトリミングで補正可能にしたことを特徴とする容量−電圧変換回路。
8. 請求項１ないし７のいずれか一項に記載の容量−電圧変換回路において、
   前記交流印加装置の周波数をf_in、センサとして必要な上限周波数をｆ_max、前記交流印加装置から前記演算増幅器までの抵抗成分をR、キャパシタンスをC、前記演算増幅器の上限周波数をf_ampとしたとき、
   なる条件のうち１つまたは複数を満足させる条件にて動作させることを特徴とする容量−電圧変換回路。
9. 請求項１ないし７のいずれか一項に記載の容量−電圧変換回路において、
   センサとして必要な周波数帯域でのスイッチ制御信号の雑音ノイズ電圧密度をρ_AB、帰還回路と演算増幅器の雑音ノイズ電圧密度をρ_amp、前記電界効果型トランジスタの入力容量をC_GS、前記帰還容量をC_fとしたとき、以下の式
   を満たすように雑音ノイズ電圧密度ρ_ABを設定したことを特徴とする容量−電圧変換回路。
10. 請求項１ないし７のいずれか一項に記載の容量−電圧変換回路において、
    連続した複数回の充電・放電回数Nを切り替えることにより、ゲイン調整を可能にしたことを特徴とする容量−電圧変換回路。
11. 第１ないし第４のキャパシタと、演算増幅器の出力端子と反転入力端子との間に帰還容量及び帰還抵抗が並列に接続されるともに前記演算増幅器の非反転入力端子とグランド電位との間にキャンセル容量及びキャンセル抵抗が並列に接続された差動増幅回路部と、複数のスイッチと、交流印加装置と、制御回路と、を備え、
    第１及び第２のキャパシタは，それぞれの一端が前記交流印加装置に接続され，それぞれの他端が前記スイッチを介してグランド電位と前記演算増幅器の反転入力端子に接続可能であるとともに、第３及び第４のキャパシタは，それぞれの一端が前記交流印加装置に接続され，それぞれの他端が前記スイッチを介してグランド電位と前記演算増幅器の非反転入力端子に接続可能であり、
    前記制御回路によって、
    第１のキャパシタを介した反転入力端子からの放電と第２のキャパシタを介した反転入力端子への充電と第３のキャパシタを介した非反転入力端子への充電と第４のキャパシタを介した非反転入力端子からの放電とを連続した複数回（N回）行なうように前記交流印加装置の信号に同期させて前記スイッチを操作し、
    その後で、第１のキャパシタを介した反転入力端子への充電と第２のキャパシタを介した反転入力端子からの放電と第３のキャパシタを介した非反転入力端子からの放電と第４のキャパシタを介した非反転入力端子への充電とを連続した複数回（N回）行なうように前記交流印加装置の信号に同期させて前記スイッチを操作することを特徴とする容量−電圧変換回路。
12. 第１ないし第４のキャパシタと、第１の演算増幅器の出力端子と反転入力端子との間に第１の帰還容量及び第１の帰還抵抗が並列に接続されるとともに前記第１の演算増幅器の非反転入力端子とグランド電位との間に第１のキャンセル容量及び第１のキャンセル抵抗が並列に接続された第１の差動増幅回路部と、第２の演算増幅器の出力端子と反転入力端子との間に第２の帰還容量及び第２の帰還抵抗が並列に接続されるとともに前記第２の演算増幅器の非反転入力端子とグランド電位との間に第２のキャンセル容量及び第２のキャンセル抵抗が並列に接続された第２の差動増幅回路部と、前記第１の差動増幅回路の出力と前記第２の差動増幅回路の出力との差分値を演算して出力する差分演算回路と、複数のスイッチと、交流印加装置と、制御回路と、を備え、
    第１及び第２のキャパシタは，それぞれの一端が前記交流印加装置に接続され，それぞれの他端が前記スイッチを介して前記第１の演算増幅器の反転入力端子と前記第２の演算増幅器の反転入力端子に接続可能であるとともに、第３及び第４のキャパシタは，それぞれの一端が前記交流印加装置に接続され，それぞれの他端が前記スイッチを介して前記第１の演算増幅器の非反転入力端子と前記第２の演算増幅器の非反転入力端子に接続可能であり、
    前記制御回路によって、第１のキャパシタを介した第１の演算増幅器の反転入力端子からの放電および第２の演算増幅器の反転入力端子への充電と、第２のキャパシタを介した第１の演算増幅器の反転入力端子への充電および第２の演算増幅器の反転入力端子からの放電と、第３のキャパシタを介した第１の演算増幅器の非反転入力端子への充電および第２の演算増幅器の非反転入力端子からの放電と、第４のキャパシタを介した第１の演算増幅器の非反転入力端子からの放電および第２の演算増幅器の非反転入力端子への充電とを連続した複数回（N回）行なうように前記交流印加装置の信号に同期させて前記スイッチを操作し、
    その後で、第１のキャパシタを介した第１の演算増幅器の反転入力端子への充電および第２の演算増幅器の反転入力端子からの放電と、第２のキャパシタを介した第１の演算増幅器の反転入力端子からの放電および第２の演算増幅器の反転入力端子への充電と、第３のキャパシタを介した第１の演算増幅器の非反転入力端子からの放電および第２の演算増幅器の非反転入力端子への充電と、第４のキャパシタを介した第１の演算増幅器の非反転入力端子への充電および第２の演算増幅器の非反転入力端子からの放電とを連続した複数回（N回）行なうように前記交流印加装置の信号に同期させて前記スイッチを操作することを特徴とする容量−電圧変換回路。
13. 請求項１１または１２に記載の容量−電圧変換回路において、
    前記回路のグランド電位を出力端子と反転入力端子を直結した第３の演算増幅器の出力で担保したことを特徴とする容量−電圧変換回路。
14. 請求項１１ないし１３のいずれか一項に記載の容量−電圧変換回路において、
    前記スイッチを電界効果型トランジスタにより構成したことを特徴とする容量−電圧変換回路。
15. 請求項１４に記載の容量−電圧変換回路において、
    前記各キャパシタと前記演算増幅器の間にそれぞれ接続された各複数の電界効果型トランジスタのチャネル型がそれぞれｐ型もしくはｎ型で統一されたことを特徴とする容量−電圧変換回路。
16. 請求項１５に記載の容量−電圧変換回路において、
    前記各キャパシタにそれぞれ接続された各複数の電界効果型トランジスタのサイズ(ゲート幅，ゲート長，バックコンタクトの配置，ソース及びドレインのコンタクト配置で規定される)がそれぞれ同一であることを特徴とする容量−電圧変換回路。
17. 請求項１４ないし１６のいずれか一項に記載の容量−電圧変換回路において、
    前記第１または第２のキャパシタのいずれか一方において、該キャパシタに接続される二つの前記電界効果型トランジスタのドレインにおける電荷の残留誤差を前記電界効果型トランジスタのゲートに入力されるスイッチング制御用電圧のトリミングで補正可能にするとともに、前記第３または第４のキャパシタのいずれか一方において、該キャパシタに接続される二つの前記電界効果型トランジスタのドレインにおける電荷の残留誤差を前記電界効果型トランジスタのゲートに入力されるスイッチング制御用電圧のトリミングで補正可能にしたことを特徴とする容量−電圧変換回路。
18. 請求項１１ないし１７のいずれか一項に記載の容量−電圧変換回路において、
    前記交流印加装置の周波数をf_in、センサとして必要な上限周波数をｆ_max、前記交流印加装置から前記演算増幅器までの抵抗成分をR、キャパシタンスをC、前記演算増幅器の上限周波数をf_ampとしたとき、
    なる条件のうち１つまたは複数を満足させる条件にて動作させることを特徴とする容量−電圧変換回路。
19. 請求項１１ないし１７のいずれか１項に記載の容量−電圧変換回路において、
    センサとして必要な周波数帯域でのスイッチ制御信号の雑音ノイズ電圧密度をρ_AB、帰還回路と演算増幅器の雑音ノイズ電圧密度をρ_amp、前記電界効果型トランジスタの入力容量をC_GS、前記帰還容量をC_fとしたとき、以下の式
    を満たすように雑音ノイズ電圧密度ρ_ABを設定したことを特徴とする容量−電圧変換回路。
20. 請求項１１ないし１７のいずれか一項に記載の容量−電圧変換回路において、
    連続した複数回の充電・放電回数Nを切り替えることにより、ゲイン調整を可能にしたことを特徴とする容量−電圧変換回路。