JPS58130608A - チヨツパ増幅回路 - Google Patents
チヨツパ増幅回路Info
- Publication number
- JPS58130608A JPS58130608A JP57011676A JP1167682A JPS58130608A JP S58130608 A JPS58130608 A JP S58130608A JP 57011676 A JP57011676 A JP 57011676A JP 1167682 A JP1167682 A JP 1167682A JP S58130608 A JPS58130608 A JP S58130608A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- terminal
- output
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はチョッパ増幅回路、特に０ＭＯ８技術を使用し
たスイッチドキャパシタ及び演算増幅器を組合せて構成
されるチョッパ増幅回路に係る。
たスイッチドキャパシタ及び演算増幅器を組合せて構成
されるチョッパ増幅回路に係る。
０ＭＯ８ＩＣ技術の発達によってアナログ領域にも、Ｃ
ＭＯ８ＬＳＩが応用されて来た。特にスイッチとコンデ
／すを組合せた、いわゆるスイッチドキャパシタ（ＳＷ
ＩＴＣＨＥＤ ＣＡＰＡＣＩＴＯＴｔ）技術はアナロ
グＣＭＯ８ＬＳＩの応用範囲を拡大した。
ＭＯ８ＬＳＩが応用されて来た。特にスイッチとコンデ
／すを組合せた、いわゆるスイッチドキャパシタ（ＳＷ
ＩＴＣＨＥＤ ＣＡＰＡＣＩＴＯＴｔ）技術はアナロ
グＣＭＯ８ＬＳＩの応用範囲を拡大した。
スイッチドキャパシタ技術を使用した、スイッチドキャ
パシタ回路は、入力信号源と演算増幅器の入力端の間に
一定の周期で充電、放電を行なうためのスイッチドキャ
パシタと上記演算増幅器の入出力間に接続された帰還ス
イッチドキャパシタとで構成される。このようなスイッ
チドキャパシタ回路を０ＭＯ８で作る場合、演算増幅器
はオフセットがバイポーラで構成した場合より大きく、
特に、微弱な入力信号を扱う場合、オフセットの影響の
割合が大きく問題となる。又、１／ｆ雑音ダも大きく、
低周波信号を扱う場合も問題となる。
パシタ回路は、入力信号源と演算増幅器の入力端の間に
一定の周期で充電、放電を行なうためのスイッチドキャ
パシタと上記演算増幅器の入出力間に接続された帰還ス
イッチドキャパシタとで構成される。このようなスイッ
チドキャパシタ回路を０ＭＯ８で作る場合、演算増幅器
はオフセットがバイポーラで構成した場合より大きく、
特に、微弱な入力信号を扱う場合、オフセットの影響の
割合が大きく問題となる。又、１／ｆ雑音ダも大きく、
低周波信号を扱う場合も問題となる。
従来、これらの演算増幅器のオフセットの影響を除く技
術として、チョッパ増幅回路が知られている。
術として、チョッパ増幅回路が知られている。
チョッパ増幅回路は、信号電圧を高周波パルスで高速に
極性反転しながら増幅し、出力において極性を再び反転
してもとの信号を得るもので、信号はチョツピノグ周波
数で変調されて高竣に移され、出力でもとの周波数に復
調されるので増幅器から発生する直流オフセットや低周
波雑音の影響を取り除くことができる。
極性反転しながら増幅し、出力において極性を再び反転
してもとの信号を得るもので、信号はチョツピノグ周波
数で変調されて高竣に移され、出力でもとの周波数に復
調されるので増幅器から発生する直流オフセットや低周
波雑音の影響を取り除くことができる。
０ＭＯ８ＬＳＩ技術でもスイッチ、増幅器は容易に実現
できるので、これらを用いてチョッパ増幅器を０ＭＯ８
ＬＳＩ技術で作ることができ、近年では、Ｐ、Ｒ，Ｇｒ
ａｙ等の報告もある。（参考文献；ｐ、ｌ（、、Ｑｒａ
ｙ ｅｔＢｌ＠Ｓｏｍｅ ｐｒａｃｔｉｃａｌＡｓｐ
ｅｃｔｓ ｏｆ ５ｗ１ｔｃｈｅｄ Ｃａｐａｃ
ｉｔｏｒｐｉｌｆｅｒ ＤｅＳｔｇｎ’ｌ５ＣＡ８８
１ Ｐ、Ｐ４１９〜４２２） されるスイッチドキャパシタ回路では、演算増幅器に上
述のようなチョッパ増幅器を使用しても、オフセットの
補償のための十分な対策とならない。
できるので、これらを用いてチョッパ増幅器を０ＭＯ８
ＬＳＩ技術で作ることができ、近年では、Ｐ、Ｒ，Ｇｒ
ａｙ等の報告もある。（参考文献；ｐ、ｌ（、、Ｑｒａ
ｙ ｅｔＢｌ＠Ｓｏｍｅ ｐｒａｃｔｉｃａｌＡｓｐ
ｅｃｔｓ ｏｆ ５ｗ１ｔｃｈｅｄ Ｃａｐａｃ
ｉｔｏｒｐｉｌｆｅｒ ＤｅＳｔｇｎ’ｌ５ＣＡ８８
１ Ｐ、Ｐ４１９〜４２２） されるスイッチドキャパシタ回路では、演算増幅器に上
述のようなチョッパ増幅器を使用しても、オフセットの
補償のための十分な対策とならない。
スイッチドキャパシタ回路では増幅度を決定した秒、フ
ィルタ等を構成する場合、演算増幅器の入力側にコンデ
ンサとスイッチを組合せたスイッチドキャパシタが設け
られるが、上記スイッチやＭＯＳ）ランジスタから発生
するリーク電流が、上記コンデンサに充電され、信号の
中に含まれるため、チョッパ機能を持つ増幅器を使用し
ても、増幅器自体のオフセットを除去し得ても、上記ス
イッチドキャパシタに生ずるオフセットまでも除くこと
はできない。
ィルタ等を構成する場合、演算増幅器の入力側にコンデ
ンサとスイッチを組合せたスイッチドキャパシタが設け
られるが、上記スイッチやＭＯＳ）ランジスタから発生
するリーク電流が、上記コンデンサに充電され、信号の
中に含まれるため、チョッパ機能を持つ増幅器を使用し
ても、増幅器自体のオフセットを除去し得ても、上記ス
イッチドキャパシタに生ずるオフセットまでも除くこと
はできない。
したがって、本発明の目的はスイッチドキャパシタと増
幅器とを組合せたスイッチドキャパシタ回路のオフセラ
）、１／ｆｌｉＩ音を小さくするチョッパ増幅回路を実
現することである。
幅器とを組合せたスイッチドキャパシタ回路のオフセラ
）、１／ｆｌｉＩ音を小さくするチョッパ増幅回路を実
現することである。
本発明は上記目的を達成するため、入力信号源と増幅器
がスイッチドキャパシタを含む入力回路を介して結合さ
れる増幅回路において、上記スイッチドキャパシタと上
記信号源との間に一定周期で上記スイッチドキャパシタ
に加える信号の極性を反転するスイッチ回路を設け、か
つ増幅器の出力側に設けられるスイッチドキャパシタを
含む出力回路のスイッチが上記スイッチ回路の駆動信号
に対応して駆動されるように構成したものである。
がスイッチドキャパシタを含む入力回路を介して結合さ
れる増幅回路において、上記スイッチドキャパシタと上
記信号源との間に一定周期で上記スイッチドキャパシタ
に加える信号の極性を反転するスイッチ回路を設け、か
つ増幅器の出力側に設けられるスイッチドキャパシタを
含む出力回路のスイッチが上記スイッチ回路の駆動信号
に対応して駆動されるように構成したものである。
上記構成によれば、詳しくは後述する如く、スイッチ回
路のリーク電流に基づくオフセットや１／ｆ雑音が除去
される。又、スイッチドキャパシタに必要とされるスイ
ッチの駆動とチョッパとして信号の極性切換スイッチが
共用できるため回路が比較的簡単な構成で実現できる利
点を有する。
路のリーク電流に基づくオフセットや１／ｆ雑音が除去
される。又、スイッチドキャパシタに必要とされるスイ
ッチの駆動とチョッパとして信号の極性切換スイッチが
共用できるため回路が比較的簡単な構成で実現できる利
点を有する。
本発明はＣＭＯ８ＬＳＩ回路に適用した場合に特に効果
が大きいが、本発明の原７般のスイッチドキャパシタ回
路においても同様に効果を得るものである。
が大きいが、本発明の原７般のスイッチドキャパシタ回
路においても同様に効果を得るものである。
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明の目的効果をより明確にするためにいわ
ゆるスイッチドキャパシタ回路で構成した従来の増幅回
路の構成を示す。同図において、入力アナログ信号源Ｖ
１．は一定の周期で開閉するスイッチ８ＷＡ、ＳＷＢ、
コンデンサ１からなるスイッチドキャパシタ回路の入力
回路（点線で包む）を介して演算増幅器３０反反転入力
端子ＡＫ結され、演算増幅器の出力端子と上記反転入力
端子間にはリセットスイッチＳＷＣと帰還コンデンサが
並列に接続されている。ある期間はスイッチ８ＷＡ及び
ＳＷＣがオンし、スイッチ８ＷＢがオフとなり、コンデ
ンサ１に入力アナログ信号のＶｌ、を充電し、コンデン
サ２の電荷を放電する。
ゆるスイッチドキャパシタ回路で構成した従来の増幅回
路の構成を示す。同図において、入力アナログ信号源Ｖ
１．は一定の周期で開閉するスイッチ８ＷＡ、ＳＷＢ、
コンデンサ１からなるスイッチドキャパシタ回路の入力
回路（点線で包む）を介して演算増幅器３０反反転入力
端子ＡＫ結され、演算増幅器の出力端子と上記反転入力
端子間にはリセットスイッチＳＷＣと帰還コンデンサが
並列に接続されている。ある期間はスイッチ８ＷＡ及び
ＳＷＣがオンし、スイッチ８ＷＢがオフとなり、コンデ
ンサ１に入力アナログ信号のＶｌ、を充電し、コンデン
サ２の電荷を放電する。
次の期間にスイッチ８ＷＡ及びＳＷＣをオフし、スイッ
チＳＷＢをオンし、コンデンサ１の電荷をコンデンサ２
に移す。この動作をくり返す。
チＳＷＢをオンし、コンデンサ１の電荷をコンデンサ２
に移す。この動作をくり返す。
アナログ信号源からの入力電圧をＶｔｍ）出力電圧をＶ
ａｓｔ）コンデンサ１．２の容量値をそれぞれＣＩ、Ｃ
７とすると、演算増幅器の反転入力端千人の電位は仮想
接地点なるため、コンデンサ１に流れ込んだ電流はすべ
てコンデンサ２に流れ込むので、コンデンサ１，２に蓄
積される電荷は、Ｑ”” Ｃ、・Ｖｔ−＝ Ｃｔ ・Ｖ
−ｔとなるので、増幅回路の出力電圧Ｖｅｗｔはとなり
、コンデンサの比で増幅度が決まる。
ａｓｔ）コンデンサ１．２の容量値をそれぞれＣＩ、Ｃ
７とすると、演算増幅器の反転入力端千人の電位は仮想
接地点なるため、コンデンサ１に流れ込んだ電流はすべ
てコンデンサ２に流れ込むので、コンデンサ１，２に蓄
積される電荷は、Ｑ”” Ｃ、・Ｖｔ−＝ Ｃｔ ・Ｖ
−ｔとなるので、増幅回路の出力電圧Ｖｅｗｔはとなり
、コンデンサの比で増幅度が決まる。
このような回路において、演算増幅器のオフセットに対
しては、上述の如く、演算増幅器の入部に交互に入力信
号の極性を変えるスイッチを設は出力側で、同極性にな
るようにスイッチ回路を設け、すなわちチョッパ増幅器
とすれば良いが、それのみでは十分なオフセット対策と
ならないことが分った。スイッチをＣＭＯ８技術で構成
した場合等スイッチがオフとなった場合微少電流が、ス
イッチがオフの状態でもコンデンサに漏れ込み、この漏
れ込みによるオフセットを除くことができなる入力口Ｊ
チ・ツバの機能を兼持させることによって、上記問題を
解決したもので、新たなスイッチ回路を設ける必要がな
いので回路構成も簡単になる。
しては、上述の如く、演算増幅器の入部に交互に入力信
号の極性を変えるスイッチを設は出力側で、同極性にな
るようにスイッチ回路を設け、すなわちチョッパ増幅器
とすれば良いが、それのみでは十分なオフセット対策と
ならないことが分った。スイッチをＣＭＯ８技術で構成
した場合等スイッチがオフとなった場合微少電流が、ス
イッチがオフの状態でもコンデンサに漏れ込み、この漏
れ込みによるオフセットを除くことができなる入力口Ｊ
チ・ツバの機能を兼持させることによって、上記問題を
解決したもので、新たなスイッチ回路を設ける必要がな
いので回路構成も簡単になる。
入力回路ならび演算増幅器で発生するオフセット電圧を
Ｖａｓｔとすると、出力電圧ｖ、１１はとなる。
Ｖａｓｔとすると、出力電圧ｖ、１１はとなる。
この入力換算オフセット電圧Ｌｔｔを消去するために、
コンデンサ１の充電を高速に反転してからスイッチＳＷ
Ｂを介して増幅器３に結合し、出方端で極性を反転して
ないときの出力と極性反転したときの出力の差をとれば
よい。すなわち、反転しないとき 反転したとき となるから、 Ｖｅｓｔ ＝ ＬｍｔｌＶｓ＊ｔｔ となって、入力回路及び帰還コンデンサ２を含めたオフ
セット電圧は消去される。
コンデンサ１の充電を高速に反転してからスイッチＳＷ
Ｂを介して増幅器３に結合し、出方端で極性を反転して
ないときの出力と極性反転したときの出力の差をとれば
よい。すなわち、反転しないとき 反転したとき となるから、 Ｖｅｓｔ ＝ ＬｍｔｌＶｓ＊ｔｔ となって、入力回路及び帰還コンデンサ２を含めたオフ
セット電圧は消去される。
第２図は、本発明によるチョッパ増幅回路ノー実施例の
回路図で同図において、１．２．４はスイッチドキャパ
シタで、８ｗ１〜５ｗ１ａはスイッチで、３は演算増幅
器、Ｖｔｘは入力電圧、Ｖｅｔｒは入力換算オフセット
電圧である。各スイッチは第３図に示すφ、〜φ４．φ
８１．φｔ４のパルスで開閉される。（高レベルでスイ
ッチが閉じられ、低レベルでスイッチが開くものとする
。）期間Ｔ、のとき、φ、によりスイッチＳＷＩ、及び
ＳＷ４が閉じて入力電圧ｖ１．がコンデンサｌに充電さ
れ、同時にφＩ３によりスイッチＳＷ７を閉じてコンデ
ンサ２の電荷を放電する。期間Ｔ！のとき、入力信号側
は切離され、８ｗ７け開きφ１４によりスイッチｓｗ５
及びスイッチＳＷ６を閉じてコンデンサ１の電荷をコン
デンサ２に移動させ、同時にφ、によりスイッチｓｗ８
及び５ｗ１２を閉じて、コンデンサに出力電圧を充電す
る。
回路図で同図において、１．２．４はスイッチドキャパ
シタで、８ｗ１〜５ｗ１ａはスイッチで、３は演算増幅
器、Ｖｔｘは入力電圧、Ｖｅｔｒは入力換算オフセット
電圧である。各スイッチは第３図に示すφ、〜φ４．φ
８１．φｔ４のパルスで開閉される。（高レベルでスイ
ッチが閉じられ、低レベルでスイッチが開くものとする
。）期間Ｔ、のとき、φ、によりスイッチＳＷＩ、及び
ＳＷ４が閉じて入力電圧ｖ１．がコンデンサｌに充電さ
れ、同時にφＩ３によりスイッチＳＷ７を閉じてコンデ
ンサ２の電荷を放電する。期間Ｔ！のとき、入力信号側
は切離され、８ｗ７け開きφ１４によりスイッチｓｗ５
及びスイッチＳＷ６を閉じてコンデンサ１の電荷をコン
デンサ２に移動させ、同時にφ、によりスイッチｓｗ８
及び５ｗ１２を閉じて、コンデンサに出力電圧を充電す
る。
このときのＢ点の出力Ｌｍｔ１は、
となる。期間Ｔ、のとき、φ、によりスイッチＳＷ２及
びＳＷ３を閉じて、入力電圧Ｖｔａが期間Ｔ１のときと
は極性が反転されてコンデンサ２に充電され、同時にφ
８．によりスイッチ８Ｗ７を閉じてコンデンサ２の電荷
を放電し、また同時にφ３．によりスイッチ８Ｗ１０及
び８Ｗ１３を閉じて、コンデンサ３の出力電圧ｖｓｗｔ
を出力する。期間Ｔ４のとき、φ、４によりスイッチＳ
Ｗ５及び８Ｗ６を閉じてコンデンサ１の電荷をコンデン
サ２に移動させ、同時にφ４によりスイッチＳＷ９及び
８Ｗ１１を閉じてコンデンサ３に、期間Ｔ、のときとけ
極性が反転されて出力電圧を充電する。このときのＢ点
の出力■、１！け、 となる。このときに、スイッチ８Ｗ１０及び５Ｗ１３を
閉じてコンデンサ３に保持された電圧Ｖｅｗｔｌは、次
の期間Ｔ、に出力される。
びＳＷ３を閉じて、入力電圧Ｖｔａが期間Ｔ１のときと
は極性が反転されてコンデンサ２に充電され、同時にφ
８．によりスイッチ８Ｗ７を閉じてコンデンサ２の電荷
を放電し、また同時にφ３．によりスイッチ８Ｗ１０及
び８Ｗ１３を閉じて、コンデンサ３の出力電圧ｖｓｗｔ
を出力する。期間Ｔ４のとき、φ、４によりスイッチＳ
Ｗ５及び８Ｗ６を閉じてコンデンサ１の電荷をコンデン
サ２に移動させ、同時にφ４によりスイッチＳＷ９及び
８Ｗ１１を閉じてコンデンサ３に、期間Ｔ、のときとけ
極性が反転されて出力電圧を充電する。このときのＢ点
の出力■、１！け、 となる。このときに、スイッチ８Ｗ１０及び５Ｗ１３を
閉じてコンデンサ３に保持された電圧Ｖｅｗｔｌは、次
の期間Ｔ、に出力される。
以上の説明では、チョッパ周期１周期分の動作を説明し
たが、例えば第４図（ａ）のような入力が加えられた場
合には、チョッパ増幅回路の各部の波形は第４図に示す
ようになる。Ｂ点の出力は期間Ｔ、及びＴ４のときのみ
表われ、第４図（ｂ）のようになる。また、ｖｔｗｔ期
間Ｔ、及びＴ、のときのみ表われ、第４図（Ｃ）のよう
にな抄、これは第４図（ｄ）に示すように、信号成分と
オフセット電圧がチョッパ作用でチョッパ周波数成分に
変調された成分とになる。
たが、例えば第４図（ａ）のような入力が加えられた場
合には、チョッパ増幅回路の各部の波形は第４図に示す
ようになる。Ｂ点の出力は期間Ｔ、及びＴ４のときのみ
表われ、第４図（ｂ）のようになる。また、ｖｔｗｔ期
間Ｔ、及びＴ、のときのみ表われ、第４図（Ｃ）のよう
にな抄、これは第４図（ｄ）に示すように、信号成分と
オフセット電圧がチョッパ作用でチョッパ周波数成分に
変調された成分とになる。
以上述べたように、オフセット電圧Ｖｅ ｔ ｔはチョ
ッパ増幅回路で一定周期で反転され、チョッパ周波数に
等しい成分に変調されるので、これを低域通過フィルタ
で取り除けばオフセット電圧は消去され、出力にオフセ
ット成分は表われない。
ッパ増幅回路で一定周期で反転され、チョッパ周波数に
等しい成分に変調されるので、これを低域通過フィルタ
で取り除けばオフセット電圧は消去され、出力にオフセ
ット成分は表われない。
第５図は本発明によるチョッパ増幅回路の他の実施例の
回路図である。同図において入力信号源ｖ１．から演算
増幅器３までの構成は第２図の実施例と同じである。出
力部が演算増幅器３の出力端とコンデンサ５、スイッチ
ＳＷＩ ５と回路出力端Ｖｅｓｔが直列に接続され、上
記スイッチＳＷＩ ５の入出力端とアース間にそれぞれ
スイッチｓｗｉ ４及びコンデンサ６が並列に接続され
ている。スイッチ駆動のタイミング信号はＷｇ３図と同
じである。
回路図である。同図において入力信号源ｖ１．から演算
増幅器３までの構成は第２図の実施例と同じである。出
力部が演算増幅器３の出力端とコンデンサ５、スイッチ
ＳＷＩ ５と回路出力端Ｖｅｓｔが直列に接続され、上
記スイッチＳＷＩ ５の入出力端とアース間にそれぞれ
スイッチｓｗｉ ４及びコンデンサ６が並列に接続され
ている。スイッチ駆動のタイミング信号はＷｇ３図と同
じである。
期間Ｔ１のとき、φＩＫより、スイッチＳＷＩ及びＳＷ
４が閉じて入力電圧Ｖ ＋ ｍがコンデンサ１に充電さ
れ、同時にφ１３によりスイッチＳＷ７が閉じてコンデ
ンサ２の電荷を放電する。期間ＴＩのとき、φ！４によ
り、スイッチ８Ｗ５及びＳＷ６が閉じてコンデンサ１の
電荷をコンデンサ２に移動させ、同時にφ、によりスイ
ッチＳＷＩ ４が閉じてコンデンサ４に出力電圧を充電
する。このときの０点の電圧Ｌ＠ｓｌは とな抄、またコンデンサ４にたまる電荷Ｑ１は、Ｑｌ
＝Ｃ４Ｖ＊ｍｔｌ ・・・（１１）
となる。期間Ｔ、のとき、φ３によりスイッチＳＷ２及
び８Ｗ３が閉じて入力電圧Ｖ ＋ ｍを期間Ｔ。
４が閉じて入力電圧Ｖ ＋ ｍがコンデンサ１に充電さ
れ、同時にφ１３によりスイッチＳＷ７が閉じてコンデ
ンサ２の電荷を放電する。期間ＴＩのとき、φ！４によ
り、スイッチ８Ｗ５及びＳＷ６が閉じてコンデンサ１の
電荷をコンデンサ２に移動させ、同時にφ、によりスイ
ッチＳＷＩ ４が閉じてコンデンサ４に出力電圧を充電
する。このときの０点の電圧Ｌ＠ｓｌは とな抄、またコンデンサ４にたまる電荷Ｑ１は、Ｑｌ
＝Ｃ４Ｖ＊ｍｔｌ ・・・（１１）
となる。期間Ｔ、のとき、φ３によりスイッチＳＷ２及
び８Ｗ３が閉じて入力電圧Ｖ ＋ ｍを期間Ｔ。
のときとは反転させてコンデンサＩＫ充電させ、同時に
φ４．によりスイッチ８Ｗ７が閉じてコンデンサ２の電
荷を放電する。期間Ｔ４のとき、φ□によりスイッチＳ
Ｗ５及びＳＷ６が閉じてコンデンサ１の電荷をコンデン
サ２に移動させ、同時にφ４によりスイッチ５ｗ１ｓが
閉じて、コンデンサ４及び５に出力電圧を充電する。こ
のときの０点の電圧Ｖ、□、け、 となり、またコンデンサ５にたまる電荷は、ＱＩがコン
デンサ４及び５とに分割される電荷Ｑ／、と、Ｖｓｗ＊
ｔにより５にたまる電荷Ｑ８の和であり、それぞれ となる。以上の（１０）〜（１４）式よム出力電圧■、
亀は、 となる。
φ４．によりスイッチ８Ｗ７が閉じてコンデンサ２の電
荷を放電する。期間Ｔ４のとき、φ□によりスイッチＳ
Ｗ５及びＳＷ６が閉じてコンデンサ１の電荷をコンデン
サ２に移動させ、同時にφ４によりスイッチ５ｗ１ｓが
閉じて、コンデンサ４及び５に出力電圧を充電する。こ
のときの０点の電圧Ｖ、□、け、 となり、またコンデンサ５にたまる電荷は、ＱＩがコン
デンサ４及び５とに分割される電荷Ｑ／、と、Ｖｓｗ＊
ｔにより５にたまる電荷Ｑ８の和であり、それぞれ となる。以上の（１０）〜（１４）式よム出力電圧■、
亀は、 となる。
以上説明したように、増幅器３の入力端換算オフセット
電圧Ｖ ａ ｓ ｔは、チョッパ作用により消去される
。実際には、出力回路のコンデンサ５（Ｃ４）及び６（
Ｃり、スイッチ８Ｗ１４及びＳＷＩ ５でも、オフセッ
トが発生するが、増幅回路の増幅度して無視できる。ま
た、出力回路のスイッチ５Ｗ１４及び８Ｗ１５の開閉パ
ルスφ、及びφ４をそれぞれ逆に与えると、上述の説明
から容易にわかるように、出力には入力と逆極性の電圧
が得られる。また、本実施例では１チョッパ周期におい
て、期間Ｔ、のときの出力と期間Ｔ４のときの反転出力
を加算して出力しているので、チョッパ周波数に等しい
周波数成分は出力に表われ々い。
電圧Ｖ ａ ｓ ｔは、チョッパ作用により消去される
。実際には、出力回路のコンデンサ５（Ｃ４）及び６（
Ｃり、スイッチ８Ｗ１４及びＳＷＩ ５でも、オフセッ
トが発生するが、増幅回路の増幅度して無視できる。ま
た、出力回路のスイッチ５Ｗ１４及び８Ｗ１５の開閉パ
ルスφ、及びφ４をそれぞれ逆に与えると、上述の説明
から容易にわかるように、出力には入力と逆極性の電圧
が得られる。また、本実施例では１チョッパ周期におい
て、期間Ｔ、のときの出力と期間Ｔ４のときの反転出力
を加算して出力しているので、チョッパ周波数に等しい
周波数成分は出力に表われ々い。
本発明によるチョッパ増幅回路のさらに他の実施例を第
６図に示す。
６図に示す。
同図では、出力回路のみを示し、第２図及び第５図に示
した実施例の出力回路に替えて用いることができる。第
６図において、５Ｗ１６〜５Ｗ２０はスイッチで、７及
び８はそれぞれ容量値（ｃｏ 、 （、ｙ ）の等しい
コンデンサである。各スイッチを駆動するタイミングパ
ルス本第３図と同じ本のを用いる。入力回路と帰還回路
の動作も第２図及び第５図と同じである。出力回路の動
作は、期間Ｔ、のとき、パルスφ、によりスイッチ５Ｗ
１６及び８Ｗ１９が閉じてコンデンサ７に増幅器の出力
電圧を充電する。期間Ｔ、のとき、パルスφ４によりス
イッチＳＷＩ ７が閉じてコンデンサ８にアンプの出力
電圧を充電する。期間Ｔ、及びＴ、のトキ、パルスφｔ
ｓＫよりスイッチ８Ｗ１８及び８Ｗ２Ｇが閉じて、コン
デンサ７及び８に充電した出力電圧を逆極性に加算して
出力端子に出力する。第６図の出−力回路によると、上
記説明によ抄明らかなように出力電圧Ｖｅｓｔは、（５
）式と同様に、 となる。この回路では増幅器３の出力電圧は分割されな
いので、最終出力ではアンプの出力の２倍の振幅が取出
せるが、コンデンサ７と８の２個のコンデンサを必要と
し、これらのコンデンサに容量差があると、出力回路か
ら発生するオフセットが大きくなる欠点があるが、ＬＳ
Ｉ化するような場合には、コンデンサの相対精度は高い
ので、あまり問題にはならない。
した実施例の出力回路に替えて用いることができる。第
６図において、５Ｗ１６〜５Ｗ２０はスイッチで、７及
び８はそれぞれ容量値（ｃｏ 、 （、ｙ ）の等しい
コンデンサである。各スイッチを駆動するタイミングパ
ルス本第３図と同じ本のを用いる。入力回路と帰還回路
の動作も第２図及び第５図と同じである。出力回路の動
作は、期間Ｔ、のとき、パルスφ、によりスイッチ５Ｗ
１６及び８Ｗ１９が閉じてコンデンサ７に増幅器の出力
電圧を充電する。期間Ｔ、のとき、パルスφ４によりス
イッチＳＷＩ ７が閉じてコンデンサ８にアンプの出力
電圧を充電する。期間Ｔ、及びＴ、のトキ、パルスφｔ
ｓＫよりスイッチ８Ｗ１８及び８Ｗ２Ｇが閉じて、コン
デンサ７及び８に充電した出力電圧を逆極性に加算して
出力端子に出力する。第６図の出−力回路によると、上
記説明によ抄明らかなように出力電圧Ｖｅｓｔは、（５
）式と同様に、 となる。この回路では増幅器３の出力電圧は分割されな
いので、最終出力ではアンプの出力の２倍の振幅が取出
せるが、コンデンサ７と８の２個のコンデンサを必要と
し、これらのコンデンサに容量差があると、出力回路か
ら発生するオフセットが大きくなる欠点があるが、ＬＳ
Ｉ化するような場合には、コンデンサの相対精度は高い
ので、あまり問題にはならない。
′本発明によるさらに他の実施例を第７図に示す。
同図では、入力回路のみを示し、第２図及び第５図に示
した実施例の入力回路に替えて用いることができる。本
実施例は、入力信号が不平衡電圧のときに用いることが
できる。第７図において、スイッチＳＷ２１〜ＳＷ２５
はスイッチで、９はコンデンサ（容量値Ｃ，）である。
した実施例の入力回路に替えて用いることができる。本
実施例は、入力信号が不平衡電圧のときに用いることが
できる。第７図において、スイッチＳＷ２１〜ＳＷ２５
はスイッチで、９はコンデンサ（容量値Ｃ，）である。
各スイッチを駆動するタイミングパルスも第３図と同じ
ものを用いる。帰還回路と出力回路の動作も第２図及び
第５図と同じである。入力回路の動作は、期間Ｔ。
ものを用いる。帰還回路と出力回路の動作も第２図及び
第５図と同じである。入力回路の動作は、期間Ｔ。
のトキ、パルスφ１によりスイッチ５Ｗ２１及び８Ｗ２
５が閉じて入力電圧ＶＩｍがコンデンサ９に充電される
。期間Ｔ、のとき、パルスφ、によ抄スイッチ５Ｗ２２
及び５Ｗ２３が閉じて、入力電圧ｖＩｍが期間Ｔ、のと
きとは反転されてコンデンサ９に充電される。期間Ｔ！
及びＴ４のとき、パルスψ！、によ抄スイッチ８Ｗ２４
及び５Ｗ２５が閉じて、コンデンサ９の電荷が増幅器に
入力される。本実施例では、第２図及び第５図の入力回
路と比較してスイッチが１個省略できる利点を有する。
５が閉じて入力電圧ＶＩｍがコンデンサ９に充電される
。期間Ｔ、のとき、パルスφ、によ抄スイッチ５Ｗ２２
及び５Ｗ２３が閉じて、入力電圧ｖＩｍが期間Ｔ、のと
きとは反転されてコンデンサ９に充電される。期間Ｔ！
及びＴ４のとき、パルスψ！、によ抄スイッチ８Ｗ２４
及び５Ｗ２５が閉じて、コンデンサ９の電荷が増幅器に
入力される。本実施例では、第２図及び第５図の入力回
路と比較してスイッチが１個省略できる利点を有する。
上述の如く本発明のチョッパ増幅回路によれば、スイッ
チドキャパシタ技術によりチョッパ増幅回路を構成でき
るので、０ＭＯ８ＬＳＩプロセスで問題となるオフセッ
ト電圧やｌ／ｆ雑音を著しく少なくすることができ、安
定な直流増幅器、低周波フィルタ等が実現できる。ま九
特殊な部品や高精度プロセスを必要としないので、経済
的で、かつ現在の０ＭＯ８ＬＳＩプロセスにより実現可
能である。
チドキャパシタ技術によりチョッパ増幅回路を構成でき
るので、０ＭＯ８ＬＳＩプロセスで問題となるオフセッ
ト電圧やｌ／ｆ雑音を著しく少なくすることができ、安
定な直流増幅器、低周波フィルタ等が実現できる。ま九
特殊な部品や高精度プロセスを必要としないので、経済
的で、かつ現在の０ＭＯ８ＬＳＩプロセスにより実現可
能である。
第１図はオフセット説明のための演算増幅回路図、第２
図は本発明の実施例の回路図、第３図は上記第２図のス
イッチのタイミングパルス図、第４図は第２図の回路に
おける入出力波形図、第５図は本発明の他の実施例の回
路図、第６図は本発明の他の実施例の出力回路図、第７
図は本発明の他の実施例の入力回路図である。 １．２．４〜９・・・コンデンサ、３・・・演算増幅器
、８Ｗ１〜ＳＷ２４・・・スイッチ、ｖ＋、・・・入力
電圧、Ｖ＊ｔｔ・・・入力換算オフセット電圧、Ｖｅｓ
ｔ・・・出力電圧、φ、〜φ４．φ、３．φｔ４・・・
スイッチ駆動パルス。 ５ｒ 図 ＶｉＺ図 φ１５ ′！ｌ ３ 図 ′ｙ６４図 （″）入力 （ｂｌ Ｉ５だ、り太刀Ｔ−ｎ
＋ｅ “′ と刀 ＜
ｄ、）Ｉす士−〇１Ｐ５５図 φ、＋ 事 ６ 図
図は本発明の実施例の回路図、第３図は上記第２図のス
イッチのタイミングパルス図、第４図は第２図の回路に
おける入出力波形図、第５図は本発明の他の実施例の回
路図、第６図は本発明の他の実施例の出力回路図、第７
図は本発明の他の実施例の入力回路図である。 １．２．４〜９・・・コンデンサ、３・・・演算増幅器
、８Ｗ１〜ＳＷ２４・・・スイッチ、ｖ＋、・・・入力
電圧、Ｖ＊ｔｔ・・・入力換算オフセット電圧、Ｖｅｓ
ｔ・・・出力電圧、φ、〜φ４．φ、３．φｔ４・・・
スイッチ駆動パルス。 ５ｒ 図 ＶｉＺ図 φ１５ ′！ｌ ３ 図 ′ｙ６４図 （″）入力 （ｂｌ Ｉ５だ、り太刀Ｔ−ｎ
＋ｅ “′ と刀 ＜
ｄ、）Ｉす士−〇１Ｐ５５図 φ、＋ 事 ６ 図
Claims (1)
- 【特許請求の範囲】 １、 アナログ信号源と、入出力端子間に帰還コンデン
サを有する演算増幅器と、上記アナログ信号源と上記演
算増幅器を結合し、コンデンサ及び上記コンデンサを充
放電するため一定周期で開閉するスイッチで構成された
入力回路と、上記演算増幅器の出力をとり出すスイッチ
とコンデンサで構成された出力回路とからなる増幅回路
において、上記入力回路が、上記入力回路のコンデンサ
に上記アナログ信号を一定周期で交互に極性を反転して
充電し、かつ上記充電された電荷を上記演算増幅器の帰
還コンデンサを介して放電するスイッチを有して構成さ
れ、上記出力回路のコンデンサ及びスイッチが上記入力
回路における交互に極性を反転して加えられた信号を同
極性で出力されるように構成されたことを特徴とするチ
ョッパ増幅回路。 λ 第１項において、上記入力回路が第１及び第２入力
端子と入力コンデンサと上記第１入力端子と上記人力コ
ンデ／すの第１端子とを接続する第１スイツチと、上記
第１入力端子と上記入力コンデンサの第２端子とを接続
する第２スイツチと、上記第２入力端子と上記入力コン
デンサの第１端子とを接続する第３スイツチと、上記第
２入力端子と上記入力コンデンサの第２端子とを接続す
る第４スイツチと、上記入力コンデンサの第１端子と演
算増幅器の負極性入力端子とを接続する第５スイツチと
、上記入力コンデンサの第２端子を地気に接続する第６
スイツチ、及び上記各スイッチの開閉を第１期間に上記
第１及び第４のスイッチのみを閉じ、第２期間に上記第
５及び第６のスイッチのみを閉じ、第３期間に上記第２
及び第３のスイッチのみを閉じ、第４期間に上記第５及
び第６のスイッチのみ閉じ、上記第１ないし第４期間を
周期的にくり返すスイッチ駆動信号源を具備して構成さ
れたチョッパ増幅回路。 ＆ 第２項記載において、上記入力回路の第２人力端子
及びコンデンサの第２端子が接地され、第４のスイッチ
が除去されたことを特徴とするチョッパ増幅回路。 ４、第１、第２、または第３項記載において、上記出力
回路は上記演算増幅器の出力端子に第１出力コンデンサ
の第１端子が接続され、上記第１出力コンデンサの第２
端子と地気との間に接続され、かつ上記第２期間に閉じ
る第７スイツチと、上記第１出力コンデンサの第２端子
と第２端子が接地された第２出力コンデンサの第１端子
との間に接続され、かつ上記第４期間に閉じる第８スイ
ツチと、上記第２出力コンデンサの第１端子より出力を
取シ出す出力端子とを具備して構成された仁とを特徴と
するチョッパ増幅回路。 ５、第１、第２、または第３項記載において、上記出力
回路は上記演範算増幅器の出力端子と第３出力コンデン
サの第１端子との間に接続され、上記第２期間のみ閉じ
られる第９スイツチと、上記演算増幅器の出力端子と第
４出力コンデンサの第１端子との間に接続され、上記第
４期間のみ閉じられる第１０スイツチと、上記第３出力
コンデンサの第２端子と前記第４出力コンデンサの第２
端子との間に接続され、第１及び第２期間のみ閉じられ
る第１１スイツチ、上記第３出力コンデンサの第２端子
と上記第４出力コンデンサの第２端子との間に接続され
、上記第１期間のみ閉じられる第１２スイツチと、かつ
、上記第４出力コンデンサの第２端子を接地し、上記＃
Ｉ３出力コンデンサの第２端子と出力回路の出力端子間
に接続され、上記第１及び第３期間のみ閉じられる＠１
４スイッチとを具備して構成されたことを特徴とするチ
ョッパ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011676A JPS58130608A (ja) | 1982-01-29 | 1982-01-29 | チヨツパ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011676A JPS58130608A (ja) | 1982-01-29 | 1982-01-29 | チヨツパ増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58130608A true JPS58130608A (ja) | 1983-08-04 |
Family
ID=11784592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011676A Pending JPS58130608A (ja) | 1982-01-29 | 1982-01-29 | チヨツパ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130608A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4651032A (en) * | 1983-10-11 | 1987-03-17 | Kabushiki Kaisha Toshiba | Compensating integrator without feedback |
| US5030858A (en) * | 1987-09-30 | 1991-07-09 | Shin-Shirasuna Electric Corp. | Prevention against noise of digital audio circuit |
| DE4218533A1 (de) * | 1991-06-06 | 1992-12-10 | Crystal Semiconductor Corp | Schaltkondensator-schaltkreis mit chopperstabilisiertem verstaerker |
| US6788136B2 (en) * | 2001-10-25 | 2004-09-07 | General Electric Company | Methods and apparatus for amplification in high temperature environments |
| JP2010093818A (ja) * | 2008-10-10 | 2010-04-22 | Robert Bosch Gmbh | コンパレータベース／ゼロクロスベーススイッチドキャパシタ回路において非直線性を除去すると共にオフセット誤差をキャンセルするためのシステム及び方法 |
| JP2013150274A (ja) * | 2012-01-23 | 2013-08-01 | Fuji Electric Co Ltd | 容量−電圧変換回路 |
-
1982
- 1982-01-29 JP JP57011676A patent/JPS58130608A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4651032A (en) * | 1983-10-11 | 1987-03-17 | Kabushiki Kaisha Toshiba | Compensating integrator without feedback |
| US5030858A (en) * | 1987-09-30 | 1991-07-09 | Shin-Shirasuna Electric Corp. | Prevention against noise of digital audio circuit |
| DE4218533A1 (de) * | 1991-06-06 | 1992-12-10 | Crystal Semiconductor Corp | Schaltkondensator-schaltkreis mit chopperstabilisiertem verstaerker |
| US6788136B2 (en) * | 2001-10-25 | 2004-09-07 | General Electric Company | Methods and apparatus for amplification in high temperature environments |
| JP2010093818A (ja) * | 2008-10-10 | 2010-04-22 | Robert Bosch Gmbh | コンパレータベース／ゼロクロスベーススイッチドキャパシタ回路において非直線性を除去すると共にオフセット誤差をキャンセルするためのシステム及び方法 |
| JP2013150274A (ja) * | 2012-01-23 | 2013-08-01 | Fuji Electric Co Ltd | 容量−電圧変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629838B2 (en) | Ratio-independent switched capacitor amplifiers and methods of operating ratio-independent switched capacitor amplifiers | |
| JP2561040B2 (ja) | 容量型センサの容量変化検出回路およびその検出方法 | |
| US5663680A (en) | Chopper stabilized amplifier having an additional differential amplifier stage for improved noise reduction | |
| US5610553A (en) | Switching amplifier with impedance transformation output stage | |
| KR100775184B1 (ko) | Ｄ-급 증폭기 | |
| US4429281A (en) | Integrator for a switched capacitor-filter | |
| US6107871A (en) | Double sampling analog low pass filter | |
| JPS6329849B2 (ja) | ||
| US4746871A (en) | Differential switched capacitor integrator using a single integration capacitor | |
| JPH06112779A (ja) | 電圧比較回路 | |
| JPS58130608A (ja) | チヨツパ増幅回路 | |
| JP2554056B2 (ja) | デジタル−アナログ変換器 | |
| RU2144213C1 (ru) | Схема интегратора с частотной модуляцией | |
| JPS585873A (ja) | スイツチドキヤパシタ積分器 | |
| EP0735669B1 (en) | Switched capacitor differential circuits | |
| TW202026831A (zh) | 雜訊消除電路及其運作方法 | |
| KR102445540B1 (ko) | 저잡음 고감도 터치 센싱 시스템 및 저잡음 고감도 터치 센싱 회로 | |
| JPH10505699A (ja) | 電流積分器 | |
| JP2021061579A (ja) | 画像センサにおける低電力及び低領域読み出し用の合成プログラム可能利得増幅器及びコンパレータ | |
| KR101741277B1 (ko) | 증폭기용 회로, 그 회로를 포함하는 증폭기, 그 증폭기를 포함하는 휴대용 오디오 장치 및 증폭 방법 | |
| JPH0422479Y2 (ja) | ||
| JPS59165571A (ja) | 直流再生回路 | |
| JPS59229973A (ja) | クランプ回路 | |
| JPS6026327B2 (ja) | 傾斜信号発生回路 | |
| JP2006129107A (ja) | 信号増幅装置 |