DE4218533A1 - Schaltkondensator-schaltkreis mit chopperstabilisiertem verstaerker - Google Patents
Schaltkondensator-schaltkreis mit chopperstabilisiertem verstaerkerInfo
- Publication number
- DE4218533A1 DE4218533A1 DE19924218533 DE4218533A DE4218533A1 DE 4218533 A1 DE4218533 A1 DE 4218533A1 DE 19924218533 DE19924218533 DE 19924218533 DE 4218533 A DE4218533 A DE 4218533A DE 4218533 A1 DE4218533 A1 DE 4218533A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- amplifier
- output
- capacitor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/002—N-path filters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
- G06G7/1865—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop with initial condition setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
- H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Die vorliegende Erfindung betrifft allgemein Analog/Digital-
Wandler und speziell solche zeitdiskreten Analog/Digital-
Wandler, die einen chopperstabilisierten Verstärker verwen
den.
Zeitdiskrete Filter mit Schaltkondensator-Verstärkern werden
in vielerlei Anwendungen eingesetzt. Eine solche Anwendung
ist das analoge Schleifenfilter im Modulator eines Delta-
Sigma-Analog/Digital-Wandlers. Unerwünschterweise erzeugen
die Verstärker in Integratoren Flackerstörungen bzw. Funkel
rauschen (1/f) und tieffrequente Interferenzen, welche in der
ersten Stufe eines Schleifenfilters eines Delta-Sigma-Wand
lers das Betriebsverhalten des Konverters verschlechtern.
Eine der in der Vergangenheit benutzten Verfahren, um das
Flimmerrauschen und die tieffrequenten Interferenzen bei
Filtern mit geschalteten Kondensatoren zu vermindern, ist die
Chopperstabilisierung des Verstärkers in dem Integrator.
In anderen, ähnlichen diskreten Schaltkreisen ist die
Chopper- bzw. Modulationsfrequenz auf einen Wert unterhalb
der Nyquist-Rate des Schaltkreises beschränkt, typischerweise
auf das eineinhalbfache der Tastfrequenz. Bei solchen Schalt
kreisen ist das Choppen oberhalb dieser Frequenz wirkungslos,
weil die Störgeräusche sonst in das Nyquist-Band zurücktre
ten, sobald sie abgetastet werden. Allerdings stellt bei
einem Delta-Sigma-Wandler die Chopperstabilisierung eines
diskreten Konverters, welche bei oder unterhalb der halben
Abtastrate ausgeführt wird, einen potentiellen Tonerzeugungs-
Mechanismus dar.
Allerdings gibt es verschiedene Anwendungen, bei denen ein
vollständig zeitdiskret arbeitendes Schleifenfilter gewisse
Vorteile gegenüber einem zeitkontinuierlichen Filter hat,
oder eine Mischung aus einem kontinuierlichen und diskreten
Schleifenfilter. Aus diesem Grund kann erwartet werden, daß
ein mit Schaltkondensatoren aufgebauter Integrator mit Chop
perstabilisierung im Bereich der Abtastrate wünschenswert
ist.
Es ist somit Aufgabe der vorliegenden Erfindung, bei einem
Schaltkondensator-Integrator das Flimmerrauschen und die
internen tieffrequenten Interferenzen zu vermindern. Hierzu
weist der Integrator einen abgetasteten Ausgang und einen
chopperstabilisierten Verstärker auf, wobei der Verstärker
mit einer Frequenz gechoppt wird, welche größer oder im we
sentlichen gleich der Frequenz ist, mit welcher der Ausgang
abgetastet wird.
Gemäß einem weiteren Aspekt der Erfindung weist der Integra
tor eine erste Arbeitsphase und eine zweite Arbeitsphase auf
und hat der Integrator einen Eingangs- und einen Rückkopp
lungskondensator. Während der ersten Phase befindet sich der
Verstärker in einem ersten Chopperzustand. Die erste Phase
teilt sich ferner in erste und zweite Sub- oder Unterphasen
auf. Während der ersten Subphase wird der Eingangskondensator
durch ein Eingangssignal geladen, während der Rückkopplungs
kondensator vom Eingangskondensator isoliert ist. Während der
zweiten Subphase ist der Eingangskondensator vom Ausgangssig
nal isoliert, jedoch mit dem Rückkopplungskondensator verbun
den, so daß die während der ersten Subphase abgetastete Ein
gangsspannung während der zweiten Subphase auf den Rückkopp
lungskondensator übertragen wird. Während der zweiten Phase
des Integrators befindet sich der Verstärker in einem zweiten
Chopperzustand und die ersten und zweiten Subphasen der
ersten Phase werden wiederholt. Am Ende der zweiten Phase
wird der Ausgang des Integrators abgetastet.
Zur Lösung der gestellten Aufgabe wird ferner ein Verfahren
vorgeschlagen, bei dem ein Eingangssignal abgetastet und
anschließend das abgetastete Signal auf einen Rückkopplungs
kondensator geleitet wird, welcher zwischen den Ausgang eines
Operationsverstärkers und einen ersten Eingang des Operations
verstärkers geschaltet ist, wenn der Operationsverstärker
sich in einem ersten Chopperzustand befindet. Das Eingangssig
nal wird nochmals abgetastet, und das abgetastete Signal wird
zu einem Rückkopplungskondensator weitergeleitet, wenn der
Verstärker sich in einem zweiten Chopperzustand befindet.
Während der Operationsverstärker abwechselnd zwischen dem
ersten und dem zweiten Chopperzustand hin- und herschaltet,
wird der Ausgang periodisch abgetastet, um ein gefiltertes
Ausgangssignal zu erhalten. Der Ausgang wird periodisch mit
einer Frequenz abgetastet, die im wesentlichen FCHOP/N ent
spricht, wobei N eine positive ganze Zahl und FCHOP die Wie
derholrate der ersten und zweiten Chopperzustände ist.
Merkmale und Vorteile der vorliegenden Erfindung werden nach
stehend anhand der beigefügten Zeichnungen näher erläutert.
Es zeigen:
Fig. 1A ein Schaltschema eines erfindungsge
mäßen Integrators mit geschalteten
Kondensatoren;
Fig. 1B ein Schaltschema des gechoppten Ver
stärkers von Fig. 1A;
Fig. 1C ein Zeitdiagramm für den Schaltkonden
sator-Integrator von Fig. 1A;
Fig. 2A bis 2D Schaltschemata des Schaltkondensator-
Integrators von Fig. 1A für jede der
vier unterschiedlichen Subphasen des
Betriebs des Integrators über genau
eine Abtastperiode;
Fig. 3A das Kurvenbild der Eingangs-Übertra
gungsfunktion des Schaltkondensator-
Integrators von Fig. 1A;
Fig. 3B das Kurvenbild der Störgeräuschs-
Übertragungsfunktion des Schaltkonden
sator-Integrators von Fig. 1A;
Fig. 4A ein Schaltschema eines vollständig
differentiellen Schaltkondensator-
Integrators gemäß der vorliegenden
Erfindung;
Fig. 4B ein Schaltschema des gechoppten Ver
stärkers von Fig. 4A;
Fig. 4C ein Schaltschema einer anderen Ausfüh
rung eines vollständig differentiel
len Schaltkondensator-Integrators
gemäß der vorliegenden Erfindung;
Fig. 5 ein Kurvenbild der Eingangs-Übertra
gungsfunktion des Schaltkondensator-
Integrators von Fig. 4A;
Fig. 6 ein Blockdiagramm eines Delta-Sigma-
Wandlers mit einem erfindungsgemäßen
Schaltkondensator-Integrator;
Fig. 7 ein Blockschaltbild für eine Anwen
dung der Erfindung, umfassend einen
Delta-Sigma-Wandler mit einem erfin
dungsgemäßen Schaltkondensator-Inte
grator;
Fig. 8 ein Blockschaltbild des Delta-Sigma-
Wandlers von Fig. 7;
Fig. 9A, 9B vereinfachte Diagramme des Delta-
Sigma-Wandlers von Fig. 8;
Fig. 10 ein Zeitdiagramm der in den Fig.
9A und 9B enthaltenen Schalter;
Fig. 11A ein Schaltschema des gechoppten Ver
stärkers von Fig. 9A; und
Fig. 11B ein Zeitdiagramm für den gechoppten
Verstärker von Fig. 11A.
Aus Gründen der besseren Übersichtlichkeit und Klarheit sind
dort, wo es zweckmäßig erscheint, in den Abbildungen Bezugs
zeichen wiederholt verwendet, um übereinstimmende Merkmale zu
kennzeichnen. Die in den Abbildungen enthaltenen Signalver
läufe sind nicht unbedingt maßstabsgetreu dargestellt, um
Zeitverhältnisse deutlicher herauszustellen.
Ein erfindungsgemäß ausgebildeter Schaltkondensator-Integra
tor mit Chopper-Stabilisierung, die mit der Abtastrate ausge
führt wird, umfaßt einen gechoppten Differenzverstärker mit
ersten und zweiten Rückkopplungskondensatoren, ersten und
zweiten Eingangskondensatoren und vier Schaltern rund um je
den Eingangskondensator zur Aufnahme von positiven und nega
tiven Differenz-Eingangssignalen (VINP und VINM) und zur Er
zeugung von positiven und negativen gefilterten Ausgangssig
nalen. Die positiven und negativen Eingangssignale werden je
weils zu jedem Eingangskondensator über separate Schalter ge
leitet. Zwei Schalter sind an der gegenüberliegenden Seite
eines jeden der ersten und zweiten Eingangskondensatoren vor
gesehen, wobei ein Schalter mit Masse verbunden und der ande
re Schalter mit einem ersten und zweiten Eingang des Verstär
kers und des einen Anschlusses des ersten und zweiten Rück
kopplungskondensators verbunden ist. Die anderen Anschlüsse
der ersten und zweiten Rückkopplungskondensatoren sind mit
den ersten und zweiten Ausgängen des Verstärkers verbunden.
Die Ausgänge des Verstärkers werden abgetastet, um die posi
tiven und negativen Ausgangssignale des Integrators zu bil
den.
Im Betrieb wird der Verstärker gepulst (chopped) im Anspre
chen auf ein Rechtecksignal FCHOP mit einer Frequenz, die dem
Abtastsignal FSAMPLE entspricht. Das Signal FCHOP hat somit
eine erste und eine zweite Phase.
Während der ersten Phase befindet sich der Verstärker in
einem ersten Pulszustand, bei dem der erste Eingang des Ver
stärkers ein positiver Eingang ist, der zweite Eingang ein
negativer Eingang, der erste Ausgang ein negativer Ausgang
und der zweite Ausgang ein positiver Ausgang. Während dieser
ersten Phase werden die Schalter rund um die Eingangskonden
satoren zweimal geschaltet und bilden somit zwei Subphasen.
Während der ersten Subphase bzw. Unterphase werden die Schal
ter in eine solche Position gesetzt, daß sie den ersten Ein
gangskondensator zu VINP aufladen, während der erste Rückkopp
lungskondensator von dem ersten Eingangskondensator isoliert
ist, und den zweiten Eingangskondensator zu VINM aufladen,
während der zweite Rückkopplungskondensator von dem zweiten
Eingangskondensator isoliert ist. Während der zweiten Sub
phase werden die Schalter in eine solche Position gebracht,
daß sie die Ladung relativ zu VINM von dem ersten Eingangskon
densator auf den ersten Rückkopplungskondensator übertragen,
und die Ladung relativ zu VINP von dem zweiten Eingangskonden
sator zu dem zweiten Rückkopplungskondensator übertragen.
Auf diese Weise werden während der ersten Subphase die Ein
gangskondensatoren auf die Eingangssignale aufgeladen, und
die Rückkopplungskondensatoren werden von den Eingangskonden
satoren elektrisch getrennt. Während der zweiten Subphase
übertragen die Eingangskondensatoren ihre Ladung in bezug auf
das entgegengesetzte Eingangssignal auf die Rückkopplungskon
densatoren. Also wird während dieser ersten Phase das Störsignal
von dem Verstärker abgetastet und an den ersten und zwei
ten Rückkopplungskondensatoren zusammen mit den Eingangssig
nalen gespeichert.
Während der zweiten Phase des Signals FCHOP befindet sich der
Verstärker in einem zweiten Pulszustand, bei dem die Ein
gangs- und Ausgangspolaritäten des Verstärkers so geschaltet
werden, daß der erste Eingang des Verstärkers ein negativer
Eingang, der zweite Eingang ein positiver Eingang, der erste
Ausgang ein positiver Ausgang und der zweite Ausgang ein
negativer Ausgang ist. Die ersten und zweiten Subphasen der
zweiten Phase (hier auch als dritte und vierte Subphasen
bezeichnet) sind die gleichen im Hinblick auf die Schalter
rund um die Eingangskondensatoren wie die ersten und zweiten
Subphasen der ersten Phase des Signals FCHOP.
Während der zweiten Phase des Signals FCHOP werden die Ein
gangssignale zu den Rückkopplungskondensatoren addiert, je
doch wird das während der Phase 1 gespeicherte, tieffrequente
Verstärker-Störsignal wegsubtrahiert durch das während der
Phase 2 gespeicherte Störsignal. Auf diese Weise wird das
Flimmerrauschen und tieffrequente Interferenzen durch diese
doppelte Abtastintegration subtrahiert, im Gegensatz zur
Modulation der tieffrequenten Interferenzen und Flimmerstörun
gen außerhalb des interessierenden Bandes, wie dies bei ande
ren herkömmlichen Schaltkreisen geschieht. Der Ausgang des
Verstärkers wird als Vervollständigung der zweiten Phase des
Signals FCHOP abgetastet.
Da bei der bevorzugten Ausführung vorliegender Erfindung die
Abtastfrequenz für das Ausgangssignal und die Pulsfrequenz
einander gleich sind, wird das Flimmerrauschen und die tief
frequenten Interferenzen ebenso herabgesetzt, wenn die Puls-
oder Chopper-Frequenz im wesentlichen gleich einem N-fachen
der Abtastfrequenz für das Ausgangssignal ist, wobei N eine
positive ganze Zahl ist. Ist beispielsweise N=2, dann würde
FCHOP zweimal FSAMPLE sein, und die Frequenz für jede Ein
gangsabtastung (das heißt also, die Frequenz für jede der
vier Subphasen) würde das Vierfache von FSAMPLE sein.
Fig. 1A enthält ein Schaltschema eines Einend-Integrators
mit geschalteten Kondensatoren gemäß der Erfindung. Wie aus
Fig. 1A ersichtlich, umfaßt dieser Schaltkondensator-Integra
tor 10 einen chopperstabilisierten Differenz-Operationsver
stärker 12, einen Rückkopplungs-Kondensator 14, der zwischen
einen Ausgang 16 des Verstärkers 12 und einen ersten Ein
gang 18 des Verstärkers 12 geschaltet ist, mit einem zweiten
Eingang 20, der an Signalmasse angeschlossen ist. Der Verstär
ker 12 hat Signaleingänge FCHOP und dessen logisches Komple
ment auf entsprechenden Leitungen 22 und 23, welche von
einer nicht in den Zeichnungen dargestellten Schaltung er
zeugt werden.
Der Ausgang des Verstärkers 12 auf Leitung 16 wird abgetastet
durch das von Schalter 24 gezeigte Signal FSAMPLE, um das
Ausgangssignal VOUT am Anschluß 26 zu bilden. Der Schaltkon
densator-Integrator 10 empfängt ein Eingangssignal VIN an
einem Eingangsanschluß 28, der über einen ersten Schalter 30
an einen Knotenpunkt 32 angeschlossen ist. Der Knotenpunkt 32
ist über einen Schalter 34 an Signalmasse angeschlossen. Der
Knotenpunkt 32 ist mit einem Eingang eines Eingangskonden
sators 36 verbunden, während dessen anderer Anschluß mit
einem anderen Knotenpunkt 38 verbunden ist. Der Knoten
punkt 38 ist über einen Schalter 40 mit Signalmasse verbun
den. Der Knotenpunkt 38 ist an den Eingang 18 des Verstär
kers 12 über einen anderen Schalter 42 verbunden. Die Schal
ter 30 und 40 werden durch Zeitsignale ΦA gesteuert, und die
Schalter 34 und 38 werden durch Zeitsignale ΦB gesteuert.
In Fig. 1B ist ein Schaltschema des Zerhackungsverstär
kers 12 von Fig. 1A dargestellt. Wie aus Fig. 1B ersicht
lich, ist der Eingang 18 mit dem negativen Eingang eines
Operationsverstärkers 42 über einen Schalter 43, der durch
FCHOP gesteuert ist, verbunden, und mit dem positiven Eingang
des Operationsverstärkers 42 über eine Schalter 43′, der
durch gesteuert ist. Der Eingang 20 ist an den negati
ven Eingang eines Operationsverstärkers 42 über einen Schal
ter 44, der durch gesteuert ist, gekoppelt und mit dem
positiven Eingang des Operationsverstärkers 42 über einen
Schalter 44, der durch FCHOP gesteuert ist, verbunden. Der
Ausgang des Operationsverstärkers 42 ist an den Ausgang 16
des gechoppten Verstärkers 12 über einen nicht invertierenden
Verstärker 45 und einen von FCHOP gesteuerten Schalter 47
gekoppelt und ebenso über einen invertierenden Verstärker 26
und einen von gesteuerten Schalter 47′.
Im Betrieb hat der Chopperverstärker 12 nun einen ersten
Chopperzustand und einen zweiten Chopperzustand. Während des
ersten Chopperzustands, wenn also das Signal FCHOP hoch und
niedrig ist, sind die Schalter 43, 44 und 47 geschlos
sen, während die Schalter 43′, 44′ und 47′ offen sind. In
diesem ersten Chopperzustand ist der Eingang 18 an den negati
ven Eingang des Operationsverstärkers 42 angeschlossen, wobei
der Eingang 20 an den positiven Eingang des Operationsverstär
kers 42 angeschlossen ist und der Ausgang des Operationsver
stärkers 42 mit dem Ausgang 16 verbunden ist. Während des
zweiten Chopperzustandes, wenn also FCHOP niedrig und
hoch ist, sind die Schalter 43, 44 und 47 offen, während die
Schalter 43′, 44′ und 47′ geschlossen sind. In diesem zweiten
Chopperzustand ist der Eingang 18 an den positiven Eingang
des Operationsverstärkers 42 gekoppelt, der Eingang 20 ist
mit dem negativen Eingang des Operationsverstärkers 42 verbun
den und der Ausgang des Operationsverstärkers 42 ist inver
tiert und mit dem Ausgang 16 verbunden.
Fig. 1C enthält ein Zeitdiagramm für den in Fig. 1A darge
stellten Schaltkreis. Wie aus Fig. 1C ersichtlich, sind für
jede Abtastung des Ausgangs (in Fig. 1C mit FSAMPLE bezeich
net) zwei Phasen der Signale FCHOP und vorhanden und
vier Subphasen der Signale ΦA und ΦB. Fig. 2A enthält ein
Diagramm von Fig. 1A während der ersten Betriebs-Subphase;
Fig. 2B enthält ein schematisches Diagramm von Fig. 1A
während der zweiten Subphase; Fig. 2C enthält ein schemati
sches Diagramm während der dritten Subphase; Fig. 2D enthält
ein schematisches Diagramm während der vierten Subphase.
Unter Bezugnahme auf Fig. 1B und die Fig. 2A, 2B, 2C und
2D wird nun die Arbeitsweise des in Fig. 1A dargestellten
Verstärkers beschrieben. Während der Subphase 1 (gezeigt in
Fig. 2A) hat der Verstärker 12 ein negatives Eingangssignal
an seinem Eingang 18 und ein positives Eingangssignal an
seinem Eingang 20 und ein positives Ausgangssignal an dem
Ausgang 16, und sind die Schalter 30 und 40 geschlossen,
während die Schalter 34 und 42 offen sind. Während dieser
ersten Subphase wird das Eingangssignal VIN am Eingangskonden
sator 36 abgetastet, während der Rückkopplungskondensator 14
die Spannung von der Subphase 4 des vorangegangenen Zyklus
speichert. Während der Subphase 2 (gezeigt in Fig. 2B) ver
bleiben die Eingangsanschlüsse 18 und 20 und der Ausgangsan
schluß 16 des Verstärkers 12 in ungeänderter Polarität, und
sind die Schalter 34 und 42 geschlossen, während die Schal
ter 30 und 40 offen sind. Während dieser Subphase wird ein
abgetastetes Eingangssignal am Kondensator 36 zu dem Rückkopp
lungskondensator 14 durchgelassen. Ebenfalls während dieser
Subphase wird das Verstärkerrauschen, wie durch Vn in Fig.
2B bezeichnet, abgetastet und von dem Rückkopplungskonden
sator 14 subtrahiert.
Während der Subphase 3 (gezeigt in Fig. 2C) wird der Ein
gang 18 des Verstärkers 12 ein positiver Eingang, der Ein
gang 20 wird ein negativer Eingang, und der Ausgang 16 wird
ein negativer Ausgang, da die Signale FCHOP und ihre
Polarität ändern. Ebenso befinden sich zu dieser Zeit die
Schalter 30, 34, 38 und 40 in der gleichen Position, in der
sie während der Subphase 1 waren. Auf diese Weise wird wäh
rend dieser dritten Subphase das Eingangssignal VIN am Ein
gangskondensator 36 abgetastet, während die Spannung am Rück
kopplungskondensator 14 ungeändert bleibt.
Während der Subphase 4 (gezeigt in Fig. 2C) bleiben die
Eingänge 18 und 20 und der Ausgang 16 des Verstärkers 12
ungeändert genauso wie in der dritten Subphase, und werden
die Schalter 30, 34, 40 und 42 in die gleiche Position wie in
Subphase 2 umgeschaltet. Während dieser vierten Subphase wird
der abgetastete Eingang des Eingangskondensators 36 zu dem
Rückkopplungskondensator 14 hinzuaddiert (übertragen). Ebenso
wird der invertierte Wert des Rauschens von dem Verstärker 12
abgetastet und von dem Rückkopplungskondensator 14 subtra
hiert. Auf diese Weise werden tieffrequente Interferenzen und
Flimmerrauschen des Verstärkers 12 aus dem Ausgangssignal am
Ausgangsanschluß 26 entfernt.
Bevorzugt wird der Ausgang des Schaltkondensator-Integra
tors 10 während der ersten Subphase durch das Schließen des
Schalters 24 abgetastet. Wie später noch aufgezeigt wird,
kann der Abtastvorgang allerdings auch während der vierten
Subphase erfolgen, da der Ausgang des Integrators 24 während
der vierten und der ersten Subphase des nächsten Zyklus genau
der gleiche ist.
Da es zwei Subphasen für jede Phase der zerhackten Impulse
FCHOP und gibt, ist der Schaltkondensator-Integrator 10
von Fig. 1A ein zweifach getasteter Integrator. Da die Zer
hackimpulse FCHOP und die gleiche Frequenz wie das
Abtastsignal FSAMPLE haben, wird also dann das Eingangssignal
VIN mit doppelter Frequenz wie das Ausgangsabtastsignal
FSAMPLE abgetastet.
Fig. 3A ist ein Kurvendiagramm der eingangsbezogenen Übertra
gungsfunktion des Verstärkers von Fig. 1A; und Fig. 3B ist
ein Kurvendiagramm der auf das Eingangsrauschen bezogenen
Übertragungsfunktion des Verstärkers von Fig. 1A. Diese
beiden Kurven können erhalten werden durch Summierung der
Spannungen, die zu dem Rückkopplungskondensator 14 für jede
der vier Subphasen addiert werden, und Addieren zu der Span
nung, die bei der vierten Subphase des vorhergehenden Zyklus
vorhanden ist, und anschließende Transformation der resultie
renden Ausgangsspannung. So ist also die Spannung am Ende der
Abtastung n gleich der Spannung am Ende der Abtastung n-1
plus die Spannung vom Ende der ersten Subphase (welche bei n-
3/4 erscheint) plus die Spannung am Ende der zweiten Subphase
(welche bei n-1/2 erscheint) plus die Spannung am Ende der
dritten Subphase (welche bei n-1/4 erscheint) plus die inkre
mentale Spannung am Ende der vierten Subphase (welche bei n
erscheint). Für Subphase 1 gilt:
VOUT (n - 3/4) = VOUT (n - 1) (1)
Für die Subphase 2 gilt:
Für die Subphase 3 gilt:
VOUT (n - 1/4) = VOUT (n - 1/2) (3)
Für die Subphase 4 gilt:
wobei Vn das abgetastete Verstärkerrauschen ist.
Nimmt man nun die Z-Transformation von Gleichung (4), so
ergibt dies
Damit ergibt sich die Eingangs-Übertragungsfunktion zu
und die Störgeräusch-Übertragungsfunktion zu
Der Term in den Übertragungsfunktionen des Eingangs
und des Rauschens ist der bekannte zeitdiskrete Integrator.
Die Zähler dieser Übertragungsfunktionen ist das, was deren
eingangsbezogenen Antworten bestimmen. Deren stationäre Ant
wort ist in den Fig. 3A bzw. 3B dargestellt. Dabei ist zu
beachten, daß die Übertragungsfunktion für das Rauschen eine
Nullstelle bei DC hat.
Fig. 4A enthält ein Schaltschema einer vollständig differen
tiellen Version des Schaltkondensator-Integrators gemäß Fig.
1A. Diese vollständig differentielle Version, die einen voll
ständig differentiellen Chopperverstärker 48 verwendet,
stellt die bevorzugte Ausführung der vorliegenden Erfindung
dar. Der in Fig. 4A dargestellte Schaltkreis arbeitet nach
den gleichen Prinzipien wie in bezug auf den Schaltkreis von
Fig. 1 vorstehend beschrieben, und die Zeitsteuerung der
Schalter von Fig. 4A ist die gleiche Zeitsteuerung, wie in
Fig. 1C gezeigt.
Im einzelnen gilt für die Subphase 1:
VOUT (n - 3/4) = VOUT (n - 1) (9)
Für die Subphase 2:
Für die Subphase 3:
VOUT (n - 1/4) = VOUT (n - 1/2) (11)
Für die Subphase 4:
Nimmt man die Z-Transformation von Gleichung (12), so erhält
man
Die Eingangs-Übertragungsfunktion ergibt sich dann zu
Die Störgeräuschs-Übertragungsfunktion ist die gleiche wie
Gleichung (7). Fig. 5 ist ein Kurvendiagramm der auf den
Eingang bezogenen Übertragungsfunktion des in Fig. 4A
dargestellten Schaltkreises. Die Kurve von Fig. 3B ist an
wendbar auf den Schaltkreis, der in Fig. 4A dargestellt ist.
Fig. 4B ist ein Schaltschema des gechoppten Verstärkers 48
von Fig. 4A. Wie in Fig. 4B gezeigt, hat ein Operationsver
stärker 49 negative und positive Eingänge, die in gleicher
Weise wie beim gechoppten Verstärker von Fig. 1B geschaltet
sind. Die positiven und negativen Ausgänge des Verstärkers 59
werden mittels Schalter 50 und 51 geschaltet, die durch das
Signal FCHOP gesteuert werden, und ferner durch Schalter 50′
und 51′, die durch das Signal FCHOP gesteuert sind.
Fig. 4C ist eine alternative Ausführungsform des vollständig
differentiell arbeitenden Schaltkondensator-Integrators gemäß
vorliegender Erfindung. In der Ausführungsform gemäß Fig. 4C
werden jeder der ersten Anschlüsse des Eingangskondensators,
CI, abwechselnd mit einem Eingangssignal (VINP bzw. VINM) und
Signalmasse verbunden, anstatt abwechselnd mit dem einen Ein
gangssignal und dem anderen Eingangssignal, wie in Fig. 4A
dargestellt.
Fig. 6 zeigt ein Blockschaltbild eines Delta-Sigma-Wand
lers 52, der einen Schaltkondensator-Integrator gemäß vorlie
gender Erfindung umfaßt. Wie aus Fig. 6 ersichtlich, ist das
Eingangssignal VIN mit dem positiven Eingang eines Summier
schaltkreises 53 verbunden. Der Ausgang des Summierschalt
kreises ist mit dem Eingang des Schaltkondensator-Integra
tors 10 verbunden. Der Ausgang des Schaltkondensator-Integra
tors 10 ist an einen Eingang eines Blocks 54 von herkömmli
chen Schaltkondensator-Integratoren angeschlossen, um den
übrigen Teil des analogen Schleifenfilters zu bilden. Der
Ausgang des Blocks 54 von herkömmlichen Schaltkondensator-
Integratoren ist mit dem Eingang eines Quantisierers 55 ver
bunden, dessen Ausgangssignal das digitale Ausgangssignal
DOUT bildet. Das Signal DOUT wird auf den Eingang eines D/A-
Wandlers 56 gegeben, dessen Ausgang mit dem negativen Eingang
des Summierschaltkreises 50 verbunden ist.
Im Betrieb wird das Eingangssignal VIN zu einem analogen
Signal verknüpft, welches von dem D/A-Wandler 56 in dem
Summierschaltkreis 53 erzeugt worden ist, und diese Summe
wird auf den Eingang des Schaltkondensator-Integrators 10
gegeben. Nur der erste Integrator 10 ist doppelt abgetastet,
da die nachfolgenden Integratoren keine signifikanten tief
frequenten Störgeräusche beisteuern. Wie zuvor beschrieben,
bewirkt dieser Schaltkondensator-Integrator 10 eine effektive
Verminderung tieffrequenter Interferenzstörungen des Verstär
kers 12, und da der doppelt abgetastete Integrator 10 mit der
Modulator-Abtastrate gechoppt ist, werden die Tonerzeugungs-
Mechanismen, die auftreten, wenn der Integrator mit einein
halbfacher Abtastrate gechoppt wird, eleminiert.
Der Ausgang des Schaltkondensator-Integrators 10 wird an
schließend mittels des Blocks 54 aus herkömmlichen Schaltkon
densator-Integratoren gefiltert, und der Ausgang dieses
Schaltkondensatorblocks 54 wird in dem Quantisierer 55 quanti
siert, um das Ausgangssignal DOUT erhalten. Der Ausgang des
Quantisierers 55 wird in dem D/A-Wandler 56 in ein analoges
Signal umgewandelt. Das Ausgangssignal DOUT wird in herkömm
licher Weise mit dem Eingang eines digitalen Dezimierungs
filters gekoppelt, welches den seriellen Oversample-Bitstrom
von DOUT in ein konventionelles digitales Signal umwandelt,
und welches gleichzeitig eine Filterung von DOUT bewirkt.
Fig. 7 enthält ein Blockdiagramm eines von der vorliegenden
Erfindung benutzten Instrumentierungs-Verstärkers. Wie aus
Fig. 7 ersichtlich ist, werden zwei Differenz-Eingangssig
nale AINP und AINM mit den positiven Eingängen zweier chopper
stabilisierter Differenzverstärker 60 bzw. 62 verbunden. Die
negativen Eingänge der Verstärker 60 und 62 werden über einen
Widerstand 64 zusammengeschaltet, und der Ausgang des Verstär
kers 60 wird mit seinem negativen Eingang über einen Rückkopp
lungs-Widerstand 66 verkoppelt. Der Ausgang des Operationsver
stärkers 62 wird mit seinem negativen Eingang über einen
Rückkopplungs-Widerstand 68 verbunden. Der Ausgang des Ver
stärkers 60 wird mit dem Eingang AIN+ eines doppelt abgetaste
ten Differenz-Delta-Sigma-Wandlers 70 verbunden.
Der Verstärker 62 ist mit dem Eingang AIN- des Delta-Sigma-
Wandlers 70 verbunden. Die Verstärker 60 und 62 werden mit
der Abtastfrequenz des Delta-Sigma-Wandlers gechoppt. Die
chopperstabilisierten Verstärker 60 und 62 modulieren das
Flackerrauschen und die tieffrequenten Interferenzen zu unge
radzahligen Oberschwingungen der Chopperfrequenz, welche die
gleiche ist wie die Abtastfrequenz, und der Schaltkondensa
tor-Integrator der ersten Filterstufe des Delta-Sigma-Wand
lers 70 unterdrückt diese modulierten Störgeräusche und Inter
ferenzen, da die auf den Eingang bezogene Übertragungsfunk
tion des Schaltkondensator-Integrators Nullstellen bei unge
radzahligen Oberschwingungen der Abtastfrequenz hat, wie aus
Fig. 3A ersichtlich. Die Verstärker 60 und 62 stellen gleich
zeitig einen hochimpedanten Eingang für die Eingangssignale
AINP und AINM dar.
Da bei der bevorzugten Ausführungsform gemäß Fig. 7 die
erste Stufe des Delta-Sigma-Wandlers chopperstabilisiert ist,
kann die vorliegende Erfindung auch auf Fig. 7 appliziert
werden, wenn keine der Stufen des Delta-Sigma-Wandlers 70
chopperstabilisiert ist. Das bedeutet, daß die modulierten
Störgeräusche in dem Delta-Sigma-Wandler 70 unterdrückt wer
den, wenn die Abtastfrequenz des Delta-Sigma-Wandlers 70
gleich der Zerhackfrequenz der chopperstabilisierten Diffe
renzverstärker 60 und 62 ist (oder gleich der Zerhackfrequenz
dividiert durch eine ganze positive Zahl), und die Abtastfre
quenz des Delta-Sigma-Wandlers 70 am Eingang doppelt so hoch
ist wie die Chopperfrequenz der chopperstabilisierten Diffe
renzverstärker 60 und 62.
Fig. 8 zeigt ein Blockdiagramm des Delta-Sigma-Wandlers 70
von Fig. 7. Wie aus Fig. 8 ersichtlich, ist das Eingangssig
nal AIN mit dem postiven Eingang eines Mehrschaltkreises bzw.
Addierers 78 verbunden. Das Eingangssignal AIN in Fig. 8
repräsentiert dabei die Differenz-Eingangssignale AIN+ und
AIN- von Fig. 7. Der Ausgang des Addierers 78 ist mit dem
Eingang einer ersten Integratorstufe 80 verbunden, deren
Ausgang mit dem positiven Eingang eines zweiten Addierers 82
verbunden ist. Der Ausgang des Addierers 82 ist mit dem Ein
gang eines zweiten Integrators 84 verbunden, dessen Ausgang
mit dem Eingang eines dritten Integrators 86 verbunden ist.
Der Ausgang des Integrators 86 ist mit dem Eingang eines
Rückkopplungselements 88 (dargestellt als B) verbunden. Der
Ausgang des Rückkopplungselements 88 ist mit dem negativen
Eingang des Addierers 82 verbunden. Der Ausgang des Integra
tors 80 ist mit dem Eingang eines Vorwärtskopplungsele
ments 90 (dargestellt als A1) verbunden. Der Ausgang des
Integrators 84 ist mit dem Eingang eines zweiten Vorwärtskopp
lungselements 92 (dargestellt als A2) verbunden.
Der Ausgang des Integrators 86 ist mit dem Eingang eines
dritten Vorwärtskopplungselements 94 (dargestellt als A3)
verbunden. Die Ausgänge von den drei Vorwärtskopplungsele
menten 90, 91 und 92 werden bei einem Addierer 96 zusammen
addiert, und die Ausgänge des Addierers 96 werden mit dem
positiven Eingang eines Quantisierers bzw. Vergleichers 98
verbunden. Der negative Eingang bei dem Vergleicher 98 ist
mit Signalmasse verbunden dargestellt, da dieses Blockdia
gramm die bevorzugte Ausführungsform darstellen soll. Der
Ausgang des Vergleichers 98 bildet das Ausgangssignal DOUT.
Der Ausgang des Vergleichers 98 wird auch dazu benutzt, um
einen Schalter 100 zu steuern, welcher zwischen einer positi
ven Referenzspannung VREF+ und einer negativen Referenzspan
nung VREF- auswählt, die mit dem negativen Eingang des Addie
rers 78 zu verbinden sind.
Der Delta-Sigma-Modulator 70 von Fig. 8 ist ein Modulator
dritter Ordnung, welcher gemäß den in Fachkreisen bekannten
Prinzipien eines Delta-Sigma-Modulators arbeitet.
Die Fig. 9A und 9B enthalten vereinfachte Diagramme des
Delta-Sigma-Modulators 70, der in Fig. 8 dargestellt ist.
Wie aus Fig. 9A ersichtlich, werden die Eingangssignale AIN+
und AIN- über Kreuz verkoppelt, und zwar vor den ersten Kon
densatorelementen in der in Fig. 4A gezeigten Art. Diese
werden durch die im Block 102 dargestellten Schalter über
Kreuz verkoppelt. Die Operationsverstärker 104, 106 und 108
in den Fig. 9A und 9B bilden die aktiven Elemente der
Integratoren 80, 84 und 86 von Fig. 8. Das Rückkopplungsele
ment 88 von Fig. 8 ist ein differentielles Rückkopplungsele
ment in Fig. 9B, dargestellt als Elemente 88′ und 88′′. In
gleicher Weise sind die Vorwärtskopplungselemente 90, 92 und
94 als Elemente 90′ und 90′′, 92′ und 92′′ und 94′ und 94′′
in Fig. 9B dargestellt.
Fig. 10 enthält ein Zeitdiagramm der Schalter der Fig. 9A
und 9B. Die Pfeile geben die Schaltsequenz an den Phasengren
zen der Signale S1-S4 und SA-SD an. Das Signal FCHOP ist das
Choppersignal, das benutzt wird, um die Eingänge und Ausgänge
der Operationsverstärker 104 und der Instrumentationsverstär
ker 60 und 62 zu choppen bzw. zu schalten. Es sei hervorgeho
ben, daß der Integrator 80 ein zeitdiskret arbeitender Inte
grator ist, in welchem die Operationsverstärker 104 mit der
Abtastfrequenz gechoppt werden. Diese Möglichkeit, mit der
Abtastrate in einem zeitdiskreten Schaltkreis zu choppen,
rührt von den Zeitsignalen S1-S4 her, welche das Eingangssig
nal mit einer Rate abtasten, welche doppelt so hoch ist wie
die Abtastrate des Modulators. Dieser Schaltkreis zieht dann
Vorteile aus der Unterdrückung von Funkelrauschen und tieffre
quenten Störgeräuschen eines chopperstabilisierten Verstär
kers, allerdings ohne Töne bzw. Klangfärbungen einzuführen
bzw. es erforderlich zu machen, daß dem zeitdiskreten Integra
tor ein zeitkontinuierlicher Integrator vorausgeht.
Fig. 11A enthält ein schematisches Diagramm der bevorzugten
Ausführungsform des gechoppten Verstärkers 104 von Fig. 9A.
Wie aus Fig. 11A ersichtlich, werden die Differenz-Eingangs
signale INP und INM an dem Eingang des Verstärkers 104 durch
Zeitsignale CH3 und CH4 geschaltet. Die Differenzausgänge des
Verstärkers 104 werden ebenfalls geschaltet, und zwar durch
Zeitsignale CH1 und CH2. Der Verstärker selbst hat ein aus
dem Stand der Technik bekanntes Design, wobei B1-B6 Bias-
Spannungen sind und B1CM eine Bias-Vorspannung ist, welche
von einem herkömmlichen Verstärker (nicht dargestellt) abgege
ben wird, welcher VOUTP und VOUTN als Eingangssignale emp
fängt. B1CM hält den herkömmlichen Ausgang des Verstärkers
ungefähr auf der Mitte zwischen VDD und VSS. Fig. 11B ver
deutlicht die zeitlichen Verhältnisse von CH1-CH4 in Relation
zu FCHOP, das ebenfalls in Fig. 10 gezeigt ist.
Claims (18)
1. Schaltkondensator-Schaltkreis mit einem getasteten Ausgang
und einem chopperstabilisierten Verstärker, dadurch
gekennzeichnet, daß der Verstärker (12) bei
einer Frequenz gechoppt wird, die größer oder ungefähr gleich
ist der Frequenz, mit der der Ausgang abgetastet wird.
2. Schaltkondensator-Schaltkreis nach Anspruch 1, dadurch
gekennzeichnet, daß er als Integrator (10)
ausgebildet ist.
3. Schaltkondensator-Schaltkreis nach Anspruch 2, dadurch
gekennzeichnet, daß der Integrator (10) ein
doppelt abgetasteter Integrator ist.
4. Schaltkondensator-Schaltkreis nach Anspruch 1, dadurch
gekennzeichnet, daß er vollständig differen
tiell ist.
5. Schaltkondensator-Schaltkreis zur Aufnahme eines Eingangs
signals an einem Eingangsanschluß und zur Erzeugung eines
Ausgangssignals, gekennzeichnet durch:
- a) einen gechoppten Verstärker (12) mit einem ersten (18) und einem zweiten (20) Eingang und mit einem Ausgang (16), der so ausgelegt ist, daß er erste und zweite Chopperzustände hat;
- b) einen Rückkopplungskondensator (14), der zwischen den Ausgang (16) des Verstärkers (12) und den ersten Ein gang (18) des Verstärkers (12) geschaltet ist;
- c) einen Eingangskondensator (36) mit einem ersten Anschluß, der selektiv mit dem Eingangsanschluß und mit Signalmasse verbunden ist, und der einen zweiten Anschluß hat, der selektiv mit dem ersten Eingang des Verstärkers (12) und mit Signalmasse verbunden ist;
- d) wobei dieser Kondensator (36) abwechselnd (i) auf ein Signal an dem Eingangsanschluß aufgeladen wird und (ii) an den ersten Eingang (18) des Verstärkers (12) gekoppelt wird, um so seine Ladung während eines jeden Chopperzu standes des Verstärkers (12) an den Rückkopplungskonden sator (14) zu übertragen; und
- e) der Ausgang (16) des Verstärkers (12) zur Erzeugung eines Ausgangssignals bei einer Frequenz abgetastet wird, die kleiner oder ungefähr gleich der Zerhackungsfrequenz des Verstärkers (12) ist.
6. Schaltkondensator-Schaltkreis zum Empfangen eines ersten
und eines zweiten Eingangssignals an einem ersten bzw. einem
zweiten Anschluß, und zur Erzeugung eines ersten und eines
zweiten Ausgangssignals, gekennzeichnet
durch:
- a) einen gechoppten Verstärker (48) mit einem ersten und einem zweiten Eingang sowie mit einem ersten und einem zweiten Ausgang, welcher so ausgelegt ist, daß er erste und zweite Chopperzustände hat;
- b) einen ersten Rückkopplungskondensator (CF), der zwischen den ersten Ausgang des Verstärkers (48) und den ersten Eingang des Verstärkers (48) geschaltet ist, und einen zweiten Rückkopplungskondensator (CF), der zwischen den zweiten Ausgang des Verstärkers (48) und den zweiten Ein gang des Verstärkers (48) geschaltet ist;
- c) einen ersten Eingangskondensator (CI) mit einem ersten Anschluß, der selektiv an den ersten Eingangsanschluß und den zweiten Eingangsanschluß gekoppelt ist, und wobei dieser erste Eingangskondensator einen zweiten Anschluß hat, der selektiv an den ersten Eingang des Verstär kers (48) und an Signalmasse gekoppelt ist;
- d) wobei dieser erste Kondensator (CI) abwechselnd (i) auf ein Signal an dem ersten Eingangsanschluß aufgeladen wird und (ii) an den ersten Eingang des Verstärkers (48) und an den zweiten Eingangsanschluß angekoppelt wird, um so seine Ladung auf den ersten Rückkopplungskondensator (CF) wäh rend eines jeden Chopperzustandes des Verstärkers (48) zu übertragen;
- e) einen zweiten Eingangskondensator (CI) mit einem ersten Anschluß, der selektiv an den ersten Eingangsanschluß und an den zweiten Eingangsanschluß gekoppelt ist, wobei die ser zweite Eingangskondensator einen zweiten Anschluß hat, der selektiv an den zweiten Eingang des Verstärkers (48) und an Signalmasse angeschlossen ist;
- f) wobei der zweite Kondensator (CI) abwechselnd (i) auf ein Signal an dem zweiten Eingangsanschluß aufgeladen wird und (ii) an dem zweiten Eingang des Verstärkers (48) und den ersten Eingangsanschluß angeschlossen wird, um so seine Ladung auf den zweiten Rückkopplungskondensator (CF) während eines jeden Chopperzustandes des Verstärkers zu übertragen; und
- g) der erste und der zweiten Ausgang des Verstärkers (48) abgetastet wird, um das erste und das zweite Ausgangs signal zu erzeugen, wobei die Abtastfrequenz kleiner oder ungefähr gleich der Zerhackungsfrequenz des Verstärkers ist.
7. Schaltkondensator-Schaltkreis zum Empfangen eines ersten
und eines zweiten Eingangssignals an einem ersten bzw. zwei
ten Eingangsanschluß und zur Erzeugung eines ersten und eines
zweiten Ausgangs an einem ersten bzw. zweiten Ausgangsan
schluß, gekennzeichnet durch:
- a) einen gechoppten Verstärker (48) mit einem ersten und einem zweiten Eingang und einem ersten und einem zweiten Ausgang, der so ausgebildet ist, daß er erste und zweite Chopperzustände hat;
- b) einen ersten Rückkopplungskondensator (CF), der zwischen den ersten Ausgang des Verstärkers (58) und den ersten Eingang des Verstärkers (48) geschaltet ist, und einen zweiten Rückkopplungskondensator (CF), der zwischen den zweiten Ausgang des Verstärkers (48) und den zweiten Ein gang des Verstärkers (48) geschaltet ist;
- c) einen ersten Eingangskondensator (CI) mit einem ersten Anschluß, der selektiv an den ersten Eingangsanschluß und an Signalmasse angeschlossen wird, und mit einem zweiten Anschluß, der selektiv an den ersten Eingang des Verstär kers (48) und an Signalmasse angeschlossen wird;
- d) wobei der erste Kondensator (CI) abwechselnd (i) auf ein Signal an dem ersten Eingangsanschluß aufgeladen und (ii) an den ersten Eingang des Verstärkers (48) angeschlossen wird, um so seine Ladung auf den ersten Rückkopplungskon densator (CF) während eines jeden Chopperzustandes des Verstärkers (48) zu übertragen;
- e) einen zweiten Eingangskondensator (CI) mit einem ersten Anschluß, der selektiv an den zweiten Eingangsanschluß und an Signalmasse angeschlossen wird, und mit einem zweiten Anschluß, der selektiv an den zweiten Eingang des Verstär kers (48) und an Signalmasse angeschlossen wird;
- f) wobei der zweite Kondensator (CI) abwechselnd (i) auf ein Signal an dem zweiten Eingangsanschluß aufgeladen und (ii) an den zweiten Eingang des Verstärkers (48) angeschlossen wird, um so seine Ladung auf den zweiten Rückkopplungskon densator (CF) während eines jeden Chopperzustandes des Verstärkers (48) zu übertragen, und
- g) wobei die ersten und zweiten Ausgänge des Verstärkers (48) bei einer Frequenz, die kleiner oder ungefähr gleich der Zerhackungsfrequenz des Verstärkers ist, abgetastet wer den, um das erste und das zweite Ausgangssignal zu erhal ten.
8. Analoges Filter, dadurch gekennzeichnet,
daß es eine Anzahl von hintereinandergeschalteten zeitdis
kreten Integratorstufen enthält, von denen wenigstens eine
Integratorstufe bei einer Frequenz chopperstabilisiert ist,
die größer oder ungefähr gleich der Abtastfrequenz der übri
gen Integratorstufen ist.
9. Analoges Filter nach Anspruch 8, dadurch gekenn
zeichnet, daß zumindest eine Integratorstufe die
erste Integratorstufe der Anzahl von hintereinandergeschal
teten zeitdiskreten Integratorstufen ist.
10. Analoges Filter nach Anspruch 9, dadurch gekenn
zeichnet, daß die erste Integratorstufe ein doppelt
abgetasteter Integrator ist.
11. Analog/Digital-Modulator mit einer Anzahl von hintereinan
dergeschalteten zeitdiskreten Integratoren, dadurch ge
kennzeichnet, daß zumindest einer der Integra
toren einen Verstärker enthält, welcher bei einer Frequenz
chopperstabilisiert ist, die größer oder ungefähr gleich der
Abtastfrequenz der übrigen Integratorstufen ist.
12. Analog/Digital-Wandler nach Anspruch 11, dadurch ge
kennzeichnet, daß wenigstens einer dieser Inte
gratoren der erste Integrator der Anzahl von hintereinander
geschalteten zeitdiskreten Integratoren ist.
13. Analog/Digital-Modulator mit einem Summierschalt
kreis (53, 78), der mit einem analogen Schleifenfilter verbun
den ist, dessen Ausgang mit einem Quantisierer (55, 98) ver
bunden ist, dessen Ausgang mit einem D/A-Wandler (56) verbun
den ist, dessen Ausgang mit einem Eingang des Summierschalt
kreises (53, 78) verbunden ist, wobei ein zweiter Eingang des
Summierschaltkreises ein analoges Eingangssignal aufnimmt,
dadurch gekennzeichnet, daß das analoge
Schleifenfilter eine Anzahl von hintereinandergeschalteten
zeitdiskreten Integratoren (80, 84, 86) umfaßt, wobei der
erste (80) dieser Integratoren bei einer Frequenz choppersta
bilisiert ist, welche größer oder ungefähr gleich der Abtast
frequenz der übrigen Integratorstufen ist.
14. Analog/Digital-Modulator nach Anspruch 13, dadurch
gekennzeichnet, daß der erste Integrator ein
doppelt abgetasteter Integrator ist.
15. Verstärker mit einem Eingangsanschluß und einem Ausgangs
anschluß, gekennzeichnet durch:
- a) einen ersten chopperstabilisierten Schaltkreis, der mit dem Eingangsanschluß verbunden ist, welcher unerwünschte Störgeräusche bei der Zerhackungsfrequenz erzeugt; und
- b) einen Schaltkondensator-Schaltkreis, der zwischen den Ausgang des ersten chopperstabilisierten Schaltkreises und den Ausgangsanschluß geschaltet ist, wobei dieser Schalt kondensator-Schaltkreis einen Eingang hat, der mit einer Frequenz abgetastet ist, die doppelt so hoch ist wie die Zerhackungsfrequenz des ersten chopperstabiliersten Schalt kreises, und M-fach so groß ist wie die Ausgangs-Abtastfre quenz des Schaltkondensator-Schaltkreises, wobei M eine positive ganze Zahl größer oder gleich 2 ist, um so eine Störgeräuschs-Übertragungsfunktion zu erzeugen, welche die unerwünschten Störgeräusche von dem ersten chopperstabili sierten Schaltkreis in effektiver Weise vermindert.
16. Verstärker nach Anspruch 15, dadurch gekenn
zeichnet, daß der Schaltkondensator-Schaltkreis
einen chopperstabilisierten Verstärker enthält, welcher bei
einer Frequenz gechoppt wird, die ungefähr ebenso groß ist
wie die Frequenz des ersten chopperstabilisierten Schalt
kreises und ungefähr ebenso groß ist wie die Ausgangs- Abtast
frequenz des Schaltkondensator-Schaltkreises.
17. Verfahren zur Filterung eines Eingangssignals, ge
kennzeichnet durch die Verfahrensschritte:
- a) Abtasten des Eingangssignals und Speichern des abgetaste ten Signals in einem Eingangskondensator;
- b) Übertragen des abgetasteten Signals zu einem Rückkopplungs kondensator, der zwischen einen Ausgang und einen ersten Eingang eines gechoppten Verstärkers geschaltet ist, wenn der gechoppte Verstärker in einem ersten Chopperzustand ist;
- c) Wiederholen des Verfahrensschrittes a);
- d) Übertragen des abgetasteten Signals zu dem Rückkopplungs kondensator, der zwischen den Ausgang und den ersten Ein gang des gechoppten Verstärkers geschaltet ist, wenn der gechoppte Verstärker in einem zweiten Chopperzustand ist; und
- e) Abtasten des Ausgangs des Operationsverstärkers, um ein gefiltertes Ausgangssignal zu erzeugen, wobei der Ausgang mit einer Frequenz abgetastet wird, die ungefähr gleich der Wiederholrate der ersten und zweiten Chopperzustände ist.
18. Verfahren zum Filtern eines Eingangssignals, ge
kennzeichnet durch die Verfahrensschritte:
- a) Abtasten des Eingangssignals und Speichern des abgetaste ten Signals in einem Eingangskondensator;
- b) Übertragen des abgetasteten Signals zu einem Rückkopplungs kondensator, der zwischen einen Ausgang und einen ersten Eingang des gechoppten Verstärkers geschaltet ist, wenn dieser gechoppte Verstärker in einem ersten Chopperzustand ist;
- c) Wiederholen des Verfahrensschrittes a);
- d) Übertragen des abgetasteten Signals zu einem Rückkopplungs kondensator, der zwischen den Ausgang und den ersten Ein gang des gechoppten Verstärkers geschaltet ist, wenn der gechoppte Verstärker in einem zweiten Chopperzustand ist;
- e) Wiederholen der Verfahrensschritte a) bis d) in Abfolge; und
- f) periodisches Abtasten des Ausgangs des Operationsverstär kers, um ein gefiltertes Ausgangssignal zu erzeugen, wobei dieser Ausgang mit einer Frequenz abgetastet wird, die ungefähr gleich FCHOP/N ist, wobei N eine positive ganze Zahl und FCHOP die Wiederholrate der ersten und zweiten Chopperzustände ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US71128791A | 1991-06-06 | 1991-06-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4218533A1 true DE4218533A1 (de) | 1992-12-10 |
DE4218533C2 DE4218533C2 (de) | 1994-08-18 |
Family
ID=24857464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924218533 Expired - Lifetime DE4218533C2 (de) | 1991-06-06 | 1992-06-05 | Schaltkondensator-Schaltkreis |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2892549B2 (de) |
DE (1) | DE4218533C2 (de) |
GB (1) | GB2256551B (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19619208A1 (de) * | 1996-05-11 | 1997-11-13 | Klugbauer Heilmeier Josef | Digitaler Verstärker |
EP1109316A2 (de) * | 1999-12-14 | 2001-06-20 | Texas Instruments Incorporated | System und Verfahren zur Kompensation des Offsetspannungsfehlers in Komparatoren |
US6621334B2 (en) | 2000-06-28 | 2003-09-16 | Infineon Technologies Ag | Frequency-compensated, multistage amplifier configuration and method for operating a frequency-compensated amplifier configuration |
US6674322B2 (en) | 2000-07-05 | 2004-01-06 | Infineon Technologies Ag | Amplifier circuit with offset compensation |
EP1550221A1 (de) * | 2002-06-04 | 2005-07-06 | Cirrus Logic, Inc. | Delta-sigma-modulatoren mit verbesserter rauschleistungsfähigkeit |
DE102016219610A1 (de) * | 2016-10-10 | 2018-04-12 | Robert Bosch Gmbh | Rauscharmes Signalfilter |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2278247A (en) * | 1993-05-17 | 1994-11-23 | Nat Science Council | Chopper-stabilized sigma-delta converter |
JPH0758641A (ja) * | 1993-06-30 | 1995-03-03 | Natl Sci Council | チョッパー安定化シグマデルタ型アナログデジタル変換器 |
JP2519171B2 (ja) | 1993-12-02 | 1996-07-31 | ナショナル・サイエンス・カウンシル | スイッチドキャパシタ形デジタルフィルタ |
ES2146634T3 (es) * | 1994-03-29 | 2000-08-16 | Cit Alcatel | Dispositivo de conversion analogico/digital para señales diferenciales de baja amplitud y baja frecuencia. |
US5563597A (en) * | 1994-06-06 | 1996-10-08 | Analog Devices, Inc. | Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage |
KR0141938B1 (ko) * | 1994-12-03 | 1998-07-15 | 문정환 | 델타 시그마 디지탈/아날로그 변환기 |
EP1274171A1 (de) | 2001-07-05 | 2003-01-08 | Telefonaktiebolaget L M Ericsson (Publ) | Differentieller Leitungsempfänger |
KR100431747B1 (ko) * | 2001-11-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 스위칭 노이즈가 제거된 스위치드 커패시터 적분기 |
JP2006033304A (ja) * | 2004-07-15 | 2006-02-02 | Daio Denki Kk | スイッチトキャパシタ回路及びパイプラインa/d変換器 |
DE112005002091T5 (de) * | 2004-09-10 | 2007-07-19 | Quantum Applied Science & Research Inc., San Diego | Verstärkerschaltung und Verfahren zum Reduzieren des Spannungs- und Stromrauschens |
JP2006279377A (ja) | 2005-03-29 | 2006-10-12 | Handotai Rikougaku Kenkyu Center:Kk | チョッパ増幅回路 |
JP2007214613A (ja) * | 2006-02-07 | 2007-08-23 | Seiko Instruments Inc | 増幅回路 |
KR100947824B1 (ko) * | 2006-03-29 | 2010-03-18 | 주식회사 메디슨 | 초음파 시스템에서 시그마-델타 아날로그-디지털 변환기를이용한 수신 집속 장치 |
US8106809B2 (en) * | 2009-05-12 | 2012-01-31 | Qualcomm Incorporated | Sigma-delta converters and methods for analog-to-digital conversion |
KR101087246B1 (ko) * | 2009-09-10 | 2011-11-29 | 연세대학교 산학협력단 | 스위치드 커패시터 회로 |
CN101820257B (zh) * | 2010-04-30 | 2012-05-30 | 深圳市芯海科技有限公司 | 一种开关电容电路及模数转换器 |
JP5825624B2 (ja) * | 2011-07-08 | 2015-12-02 | セイコーエプソン株式会社 | スイッチトキャパシター積分回路、フィルター回路、物理量測定装置、及び電子機器 |
JP6632425B2 (ja) * | 2016-02-26 | 2020-01-22 | 旭化成エレクトロニクス株式会社 | インクリメンタル型デルタシグマ変調器、変調方法、およびインクリメンタル型デルタシグマad変換器 |
JP6796953B2 (ja) * | 2016-06-02 | 2020-12-09 | エイブリック株式会社 | 増幅回路、及びマルチパスネステッドミラー増幅回路 |
US10733391B1 (en) | 2019-03-08 | 2020-08-04 | Analog Devices International Unlimited Company | Switching scheme for low offset switched-capacitor integrators |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58130608A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | チヨツパ増幅回路 |
US4574250A (en) * | 1981-10-13 | 1986-03-04 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit and method |
US4939516A (en) * | 1988-06-13 | 1990-07-03 | Crystal Semiconductor | Chopper stabilized delta-sigma analog-to-digital converter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3016737A1 (de) * | 1980-04-30 | 1981-11-05 | Siemens AG, 1000 Berlin und 8000 München | Integratorschaltung mit abtaststufe |
JPH01233921A (ja) * | 1988-03-15 | 1989-09-19 | Toshiba Corp | △−σ変調器を用いたa/d変換回路 |
US4972436A (en) * | 1988-10-14 | 1990-11-20 | Hayes Microcomputer Products, Inc. | High performance sigma delta based analog modem front end |
US5039989A (en) * | 1989-10-27 | 1991-08-13 | Crystal Semiconductor Corporation | Delta-sigma analog-to-digital converter with chopper stabilization at the sampling frequency |
-
1992
- 1992-03-31 GB GB9206964A patent/GB2256551B/en not_active Expired - Lifetime
- 1992-05-21 JP JP4154398A patent/JP2892549B2/ja not_active Expired - Lifetime
- 1992-06-05 DE DE19924218533 patent/DE4218533C2/de not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4574250A (en) * | 1981-10-13 | 1986-03-04 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit and method |
JPS58130608A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | チヨツパ増幅回路 |
US4939516A (en) * | 1988-06-13 | 1990-07-03 | Crystal Semiconductor | Chopper stabilized delta-sigma analog-to-digital converter |
US4939516B1 (en) * | 1988-06-13 | 1993-10-26 | Crystal Semiconductor Corporation | Chopper stabilized delta-sigma analog-to-digital converter |
Non-Patent Citations (3)
Title |
---|
Hsieh, et al., "A Low-Noise Chopper-Stabilized Differential Switched-Capacitor Filtering Technique", I.E.E.E. J. Solid-State Circuits, Vol. SC-16, No. 6, S. 708-715, Dezember 1981 * |
JP 1-235403 A. In: Patents Abstr. of Japan, Sect. E, Vol. 13 (1989), Nr. 564 (E-860) * |
Kansy, "Response of a Correlated Double Sampling Circuit to 1/f Noise", I.E.E.E. J. Solid-State Circuits, Vol. SC-15, No. 3, S. 373-375, Juni 1980 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19619208A1 (de) * | 1996-05-11 | 1997-11-13 | Klugbauer Heilmeier Josef | Digitaler Verstärker |
EP1109316A2 (de) * | 1999-12-14 | 2001-06-20 | Texas Instruments Incorporated | System und Verfahren zur Kompensation des Offsetspannungsfehlers in Komparatoren |
EP1109316A3 (de) * | 1999-12-14 | 2006-07-12 | Texas Instruments Incorporated | System und Verfahren zur Kompensation des Offsetspannungsfehlers in Komparatoren |
US6621334B2 (en) | 2000-06-28 | 2003-09-16 | Infineon Technologies Ag | Frequency-compensated, multistage amplifier configuration and method for operating a frequency-compensated amplifier configuration |
US6674322B2 (en) | 2000-07-05 | 2004-01-06 | Infineon Technologies Ag | Amplifier circuit with offset compensation |
EP1550221A1 (de) * | 2002-06-04 | 2005-07-06 | Cirrus Logic, Inc. | Delta-sigma-modulatoren mit verbesserter rauschleistungsfähigkeit |
EP1550221A4 (de) * | 2002-06-04 | 2006-05-03 | Cirrus Logic Inc | Delta-sigma-modulatoren mit verbesserter rauschleistungsfähigkeit |
EP1755226A3 (de) * | 2002-06-04 | 2007-05-30 | Cirrus Logic, Inc. | Delta-Sigma Modulatoren mit verbesserter Rauschleistungsfähigkeit |
DE102016219610A1 (de) * | 2016-10-10 | 2018-04-12 | Robert Bosch Gmbh | Rauscharmes Signalfilter |
Also Published As
Publication number | Publication date |
---|---|
JPH05175787A (ja) | 1993-07-13 |
GB9206964D0 (en) | 1992-05-13 |
JP2892549B2 (ja) | 1999-05-17 |
GB2256551B (en) | 1996-01-24 |
DE4218533C2 (de) | 1994-08-18 |
GB2256551A (en) | 1992-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4218533A1 (de) | Schaltkondensator-schaltkreis mit chopperstabilisiertem verstaerker | |
DE3908314C2 (de) | ||
DE60010238T2 (de) | Stabilisierungsschaltung mit frequenzgeformtem Pseudozufalls-Chopper und Verfahren für einen Delta-Sigma-Modulator | |
DE102013211557B4 (de) | System und verfahren für eine schaltung mit geschalteten kondensatoren | |
DE60319515T2 (de) | Delta-sigma-modulator | |
DE60215298T2 (de) | Analog-Digital Sigma-Delta Modulator mit FIR-Filter | |
DE60007087T2 (de) | Verfahren und gerät zur korrektur von delta-sigma-wandlern hoher ordnung | |
DE112012000529T5 (de) | Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler | |
DE4435305A1 (de) | Mit doppelter Abtastgeschwindigkeit betriebener Signalintegrator | |
DE102006023697B4 (de) | Verfahren zum Decodieren, Decodierer, Codierer-Decodierer-System und Wandler | |
DE4003758A1 (de) | Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen | |
DE4200738A1 (de) | Digital/analog-wandler mit filter hoher ordnung | |
DE69928875T2 (de) | Delta-Sigma Modulator mit verbesserter Spitzenwertgenauigkeit | |
DE19748272C2 (de) | Bipolarer elementenmittelnder Digital-Analog-Wandler | |
EP0559944A1 (de) | Sigma-Delta-Modulator | |
DE19733397A1 (de) | Rückkopplungs-Bandpaß-Delta-Sigma- Wandlereinrichtung mit stimmbarer Mittenfrequenz | |
DE102014100656B4 (de) | Zeitkontinuierliche Eingangsstufe | |
DE3309467A1 (de) | Verfahren zur datenkomprimierung durch abtastung mit variabler frequenz und fuer dieses verfahren geeignetes uebersetzungssystem | |
DE3531870A1 (de) | Analog-digital-wandler | |
DE60131048T2 (de) | Verfahren zur Dämpfung unerwünchten Frequenzen während der Abtastung eines Nachrichtensignals | |
EP0461282A1 (de) | Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik | |
DE1296176B (de) | Iterationsstufengenerator fuer einen Analog-Digital- bzw. Digital-Analog-Umsetzer | |
DE19938045C2 (de) | Erweiterter Gleichtakt-Eingangsbereich für einen Delta-Sigma-Modulator | |
DE102005028726B4 (de) | Verfahren und Vorrichtung zur Analog-Digital-Wandlung | |
DE19619208A1 (de) | Digitaler Verstärker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |