JP5009820B2

JP5009820B2 - 信号出力回路

Info

Publication number: JP5009820B2
Application number: JP2008009178A
Authority: JP
Inventors: 裕之加藤; 直紀長嶋
Original assignee: Azbil Corp
Current assignee: Azbil Corp
Priority date: 2008-01-18
Filing date: 2008-01-18
Publication date: 2012-08-22
Anticipated expiration: 2028-01-18
Also published as: JP2009171410A

Description

本発明は、信号電圧に応じたアナログ電圧出力とアナログ電流出力とを選択的に、しかも高精度に得ることのできる簡易な構成の信号出力回路に関する。

例えば温度調節装置（温調計）には、センサ出力に基づく信号電圧に応じたアナログ信号電圧Ｖまたはアナログ電流信号Ｉを選択的に出力する信号出力回路が設けられる。この種の信号出力回路は、一般的には図８に示すように電圧出力用のアナログ回路１と電流出力用のアナログ回路２とを独立に備える。そして各アナログ回路１,２からの出力の一方（アナログ信号電圧Ｖまたはアナログ電流信号Ｉ）を切換スイッチ３を介して選択し、これを出力端子４から出力するように構成される。

ちなみに電流出力用のアナログ回路１は、一般的には電源電圧（＋Ｖ）を基準とする基準電圧ｖを生成する信号電圧源１ａと、電源電圧（＋Ｖ）から出力端子３に向けて上記基準電圧ｖに相当する出力電流Ｉを出力する電流出力回路（Ｖ／Ｉ変換器）１ｂとにより構成される。また電圧出力用のアナログ回路２は、接地電位（ＧＮＤ）を基準とする基準電圧ｖを生成する信号電圧源２ａと、上記基準電圧ｖを電圧増幅して出力電圧Ｖを生成して前記出力端子３に出力する電圧出力回路（増幅器）２ｂとにより構成される。

一方、図９に示すように、信号電圧源２ａにて生成した信号電圧ｖと、出力に関連する帰還電圧とが与えられる誤差増幅器６を用いて出力トランジスタ７の動作を制御し、切換スイッチ３ａ,３ｂの切り換えによりアナログ信号電圧Ｖまたはアナログ電流信号Ｉを選択的に生成して出力する信号出力回路（電圧・電流発生装置）が知られている［例えば特許文献１,２を参照］。この信号出力回路は、切換スイッチ３ａ,３ｂの切り換えにより前記出力端子４のコモン側を接地すると共に、出力端子４のホット側に加えられる出力電圧Ｖを誤差増幅器６に帰還することで前記信号電圧ｖに相当するアナログ信号電圧Ｖを生成する。また前記切換スイッチ３ａ,３ｂの切り換えにより前記出力端子４のコモン側を抵抗Ｒsを介して接地し、この抵抗Ｒsに生じる電圧を前記誤差増幅器６に帰還することで前記信号電圧ｖに相当するアナログ電流信号Ｉを生成するものである。
実公平７-１０４０６号公報特開平１１-１１００５７号公報

しかしながら前者の信号出力回路において、工業用途に耐え得る精度を確保するべく前記アナログ信号電圧Ｖおよびアナログ電流信号Ｉの高精度化を図るには、要求される出力精度に応じて電流出力用および電圧出力用の各信号電圧源２ａ,２ｂの高精度化をそれぞれ図る必要があり、更にはスイッチ３としてオン抵抗の小さなものを選ぶ必要がある。この為、コストアップの要因となることが否めない。

また後者の信号出力回路においても同様にスイッチ３ａとしてオン抵抗の小さなものを選ぶ必要がある。しかもアナログ電流信号Ｉの出力時には、前記出力端子４のコモン側に直列に介挿される抵抗Ｒsに起因して出力電流値に応じてコモン電位が変化し、また電流出力時と電圧出力時とで前記出力端子4のコモン側の電位が異なると言う問題がある。更には接地回路ＧＮＤを共通にした複数の信号出力回路（出力チャネル）を並列に設ける場合、各チャネル毎にコモン側端子を独立に設けることが必要であり、コモン側端子の共通化を図ることができないと言う不具合がある。

本発明はこのような事情を考慮してなされたもので、その目的は、出力端子におけるコモン側電位の変動を招来することなく、高精度にアナログ信号電圧およびアナログ電流信号の一方を選択的に得ることのできる簡易な構成の信号出力回路を提供することにある。

上述した目的を達成するべく本発明に係る信号出力回路は、信号電圧源からの信号電圧に基づいて生成した出力電流信号ＩをＩ／Ｖ変換して出力電圧信号Ｖを生成し、或いは前記信号電圧源からの信号電圧に基づいて生成した出力電圧信号ＶをＶ／Ｉ変換して出力電流信号Ｉを生成し、これらの出力電流信号Ｉおよび出力電圧信号Ｖの一方をスイッチ回路を用いて選択出力することで、出力端子におけるコモン電位の変動を招来することなく前記出力電流信号Ｉおよび出力電圧信号Ｖの生成に用いる信号電圧源を１つにし、その構成の簡素化を図ったことを特徴としている。

本発明に係る信号出力回路は、
電源電圧を基準とする信号電圧を出力する信号電圧源と、
前記電源電圧を基準として上記信号電圧源から得られる信号電圧に応じた出力電流信号を生成する電流出力部と、
前記信号電圧源から得られる信号電圧をＶ／Ｉ変換して電流信号を生成するＶ／Ｉ変換器と、
前記電流出力部の出力電流を受けて外部出力すると共に、前記電流出力部の出力電流を電流源として前記Ｖ／Ｉ変換器から出力される電流信号に応じた出力電圧信号を生成して外部出力する電圧出力部と、
前記電流出力部への前記信号電圧の入力と前記電圧出力部への前記電流信号の入力とを択一的に切り換えると共に、前記電流出力部に前記信号電圧を入力するときには前記電圧出力部に電圧制限用電圧を与え、前記電圧出力部に電流信号を入力するときには前記電圧出力部に出力電流制限用電圧を与えるスイッチ回路とを具備したことを特徴としている。

本発明に係る信号出力回路は、信号出力回路において、前記電流出力部の電流出力端に生じる電圧に応じて前記電流出力部に加える電源電位をフィードバック制御する電圧制御手段を備えることが好ましい。

本発明に係る信号出力回路によれば、電流出力部と電圧出力部とを直列に接続することでアナログ電流信号ＩをＩ／Ｖ変換してアナログ信号電圧Ｖを生成し、或いはアナログ信号電圧ＶをＶ／Ｉ変換してアナログ電流信号Ｉを生成し、このようにして得られるアナログ電流信号Ｉおよびアナログ信号電圧Ｖの一方をスイッチ回路を介して選択出力するだけなので、アナログ電流信号Ｉまたはアナログ信号電圧Ｖを択一的に生成する従来例のように出力端子におけるコモン電位が変動することがない。しかも単一の信号電圧源を用いるだけで良いので、その高精度化を図ることが容易である。更には電圧出力時における出力インピーダンスが大きくなることがなく、その高精度化が容易である等の効果が奏せられる。

また本発明に係る信号出力回路によれば、電圧出力部から出力電圧信号を外部出力する場合には、電流出力部を電圧制限器（電圧リミッタ）として機能させ、また電圧出力部から出力電流信号を外部出力する場合には、電圧出力部を電流制限器（電流リミッタ）として機能させることができる。従ってアナログ電流信号Ｉまたはアナログ信号電圧Ｖを択一的に出力する出力端子への誤接続が生じたとしても、出力電流信号や出力電圧信号の異常な増大を簡易にしかも効果的に阻止することができる。従って特別な付加回路を増設することなく、誤接続先の回路を効果的に保護することが可能となる。

更に本発明に係る信号出力回路によれば、電流出力部に加えられる電源電圧と電圧出力部に印加される電圧の差を一定に保つことが可能となるので、前記電流出力部での無駄な電力消費を低減し、内部発熱を低減することができる等の効果が奏せられる。

以下、図面を参照して本発明の実施形態に係る信号出力回路について説明する。
図１は第１の実施形態に係る信号出力回路の概略的な機能ブロック構成図で、１１は、例えば図示しないセンサ出力に基づいて電源電圧（＋Ｖ）を基準とする所定の信号電圧ｖを出力する信号電圧源である。この信号電圧源１１から得られる信号電圧ｖが導かれる電流出力部１２は、上記信号電圧ｖをＶ／Ｉ変換するＶ／Ｉ変換器を主体として構成され、前記電源電圧（＋Ｖ）を電流源として前記信号電圧ｖに相当する出力電流信号Ｉを生成する。またＩ／Ｖ変換器を主体として構成される電圧出力部１３は、スイッチ１４を介して前記電流出力部１２が出力される出力電流信号Ｉを入力し、接地電位（ＧＮＤ）を基準として前記出力電流信号Ｉに相当する、ひいては前記信号電圧ｖに相当する出力電圧信号Ｖを生成する。

そしてスイッチ回路１５は、前記電流出力部１２が生成した出力電流信号Ｉまたは前記電圧出力部１３が生成した出力電圧信号Ｖを択一的に選択し、これを出力端子１６に導くものとなっている。尚、前記スイッチ１４はスイッチ回路１５に連動して動作し、スイッチ回路１５が前記電流出力部１２からの出力電流信号Ｉを選択するときにはオフ（ＯＦＦ）されて前記出力電流信号Ｉの前記電圧出力部１３への入力を遮断する。これによって前記電流出力部１２が生成した出力電流信号Ｉは、スイッチ回路１５を介して出力端子１６側にだけ導かれる。また前記スイッチ回路１５が前記分圧出力部１３からの出力電圧信号Ｖを選択する際には前記スイッチ１４はオン（ＯＮ）されて前記電流出力部１２からの出力電流信号Ｉを前記電圧出力部１３に導く。これによって前記電流出力部１２が生成した出力電流信号Ｉは電圧出力部１３にだけ導かれ、電圧出力部１３は前記出力電流信号Ｉに相当する出力電圧信号Ｖを生成する。

即ち、この第１の実施形態に係る信号出力回路は、信号電圧ｖに基づいて出力電流信号Ｉを生成する電流出力部１２と、この電流出力部１２が生成した出力電流信号ＩをＩ／Ｖ変換して出力電圧信号Ｖを生成する電圧出力部１３とを直列に接続した構成を採用している。そしてこれらの出力電流信号Ｉおよび出力電圧信号Ｖをそれぞれ生成する為の基準となる信号電圧ｖを単一の信号電圧源１１だけを用いて生成し、また前記出力電流信号Ｉおよび出力電圧信号Ｖの一方を前記スイッチ回路１５にて択一的に選択し、これを出力端子１６から外部出力するように構成されている。

このように構成された信号出力回路によれば、工業用途に耐え得る精度の出力電流信号Ｉおよび出力電圧信号Ｖを生成する場合であっても、高精度化が要求される信号電圧源１１が１つだけなのでコスト増大の懸念がない。しかも電流出力部１２が生成した出力電流信号Ｉまたは電圧出力部１３が生成した出力電圧信号Ｖをスイッチ回路１５を介して選択するだけなので、換言すれば従来回路のように電流検出用の抵抗Ｒsを出力端子に直列に介挿する必要がないので出力端子１６におけるコモン電位の変動を招来することがなく、上記コモン電位を接地電位（ＧＮＤ）に保つことができる。

また上述した構成によれば単一電源化が容易であり、正負両極性の信号を取り扱う必要がないので、その回路構成自体をシンプルなものとすることができる。しかも信号電圧ｖに応じて出力電流信号Ｉおよび出力電圧信号Ｖを生成するだけなので、電圧出力モードにおいて電圧出力部１３の各出力インピーダンスを低くし、ひいては出力端子１６における出力インピーダンスを十分に低くすることができる。そして出力インピーダンスを低く抑え得る分、出力電圧信号Ｖの精度を高めることができる等の効果が奏せられる。従って簡易な回路構成にて高精度で安定した出力電流信号Ｉおよび出力電圧信号Ｖを得ることのできる信号出力回路を安価に構築することができる。また出力電流信号Ｉおよび出力電圧信号Ｖを多段階に設定する場合であっても、出力端子１６におけるコモン電圧が変化することがない。

尚、上述した高精度な信号電圧源１１については、例えば図２に示すように図示しないＣＰＵ等から与えられるデジタル入力値に従ってパルス発生器１１ｂを駆動し、基準電圧素子１１ａにて生成される高精度な基準電圧Ｖrefと電源電圧（＋Ｖ）とをスイッチングして上記デジタル入力値に相当するパルス信号を、そのパルス幅およびパルス高をそれぞれ高精度に規定して生成する。そしてこのパルス信号を低域通過フィルタ（ＬＰＦ）１１ｃを用いて平滑化（フィルタリング）し、電圧を高精度に規定した信号電圧ｖを生成するようにすれば良い。

前記信号電圧源１１を上述した如く構成すれば、アナログ信号出力の基準となるデジタル信号自体を容易に高精度化（高精度にパルス化）することができるので、そのパルス信号から生成される信号電圧ｖもまた容易に高精度化することができる。従って前述した出力電流信号Ｉおよび出力電圧信号Ｖの精度を保証することができる。またデジタル信号のパルス化に供される基準電圧素子１１ａのコストが高く、また回路基板に対する実装面積が大きくても、単一の基準電圧素子１１ａを用いるだけで良いので、信号出力回路の全体的な構成から見て、さほどのコスト要因となることはない。また前記低域通過フィルタ（ＬＰＦ）１１ｃをアクティブフィルタとして実現すれば、高精度に規定した信号電圧ｖを生成するに十分にフィルタ特性を簡易に実現することができるので、コスト的および基板実装面での利点が大きい。

さて図３は本発明の第２の実施形態に係る信号出力回路の概略的な機能ブロック構成図を示している。この実施形態は、前述した信号電圧源１１に代えて接地電位（ＧＮＤ）を基準とする信号電圧ｖを生成する信号電圧源２１を用いて信号出力回路を構成したものである。この実施形態においては、前記信号電圧源２１が出力する信号電圧ｖが高精度に規定されていることから、電圧増幅器２２を用いて上記信号電圧ｖを所定の利得Ｇだけ増幅し、その増幅出力を出力電圧信号Ｖとして用いるものとなっている。従ってこの場合には前記信号電圧源２１から得られる信号電圧ｖに基づいて出力電圧信号Ｖを生成する前記電圧増幅器２２が電圧出力部として機能する。

また前記電圧増幅器（電圧出力部）２２が生成した出力電圧信号Ｖは、電流出力部２３に与えられる。この電流出力部２３は、前記電源電圧（＋Ｖ）を電流源として前記電圧出力部２２が生成した出力電圧信号ＶをＶ／Ｉ変換して出力電流信号Ｉを生成するＶ／Ｉ変換器を主体として構成される。そしてこの電流出力部２３が生成した出力電流信号Ｉおよび前記電圧出力部２２が生成した出力電圧信号Ｖは、スイッチ回路２４を介して択一的に選択され、出力端子２５を経て外部出力されるものとなっている。

即ち、この第２の実施形態に係る信号出力回路は、信号電圧ｖに基づいて出力電圧信号Ｖを生成する電圧出力部２と、この電圧出力部２２が生成した出力電圧信号ＶをＶ／Ｉ変換して出力電流信号Ｉを生成する電流出力部２３とを直列に接続した構成を採用している。そしてこれらの出力電圧信号Ｖおよび出力電流信号Ｉをそれぞれ生成する為の基準となる信号電圧ｖを単一の信号電圧源２１だけを用いて生成し、また前記出力電流信号Ｉおよび出力電圧信号Ｖの一方を前記スイッチ回路２４にて択一的に選択し、これを出力端子２６から外部出力するように構成されている。

このように構成された信号出力回路においても、単一の信号電圧源２１が生成した信号電圧ｖに基づいて出力電圧信号Ｖおよび出力電流信号Ｉを生成するので、工業用途に耐え得る精度の出力電流信号Ｉおよび出力電圧信号Ｖを生成する場合であっても、高精度化が要求される信号電圧源１１が１つだけなので比較的安価に構築することができる。また先の実施形態と同様に出力端子１６におけるコモン電位の変動を招来することがなく、上記コモン電位を接地電位（ＧＮＤ）に保つことができ、その出力インピーダンスを十分に低くすることができる。更には単一電源化が容易であり、その回路構成自体をシンプルなものとすることができる等の効果が奏せられる。

ところで前述した各実施形態においては、電流出力部１２（２３）と電圧出力部１３（２２）とを直列に接続して出力電流信号Ｉおよび出力電圧信号Ｖをそれぞれ生成した。特に第１の実施形態においては、前記電流出力部１２が生成した出力電流信号Ｉを前記電圧出力部１３に直接的に入力し、電圧出力部１３では上記出力電流信号Ｉに基づいて出力電圧信号Ｖを生成した。しかし図４に示すように前記信号電圧源２１が生成した信号電圧ｖに基づいて補助的な出力電流信号Ｉ'を生成するＶ／Ｉ変換器１７を設け、前記電流出力部１２に代えて上記Ｖ／Ｉ変換器１７が生成した出力電流信号Ｉ'を電圧出力部１３に与えるように信号出力回路を構築することも可能である（第３の実施形態）。

このような第３の実施形態に係る構成の信号出力回路によれば、前記電流出力部１２が生成した出力電流信号Ｉの供給先をスイッチ１４を用いて切り換える必要がなくなる。しかも出力電圧信号Ｖの出力時には、出力電流信号Ｉの生成とは独立して前記Ｖ／Ｉ変換器１７が生成した補助的な出力電流信号Ｉ'を用いて出力電圧信号Ｖを生成するだけで良いので、Ｖ／Ｉ変換器１７が生成する前記信号電圧ｖに相当する出力電流信号Ｉ'を小さく設定することにより省電力化を図ることができる。つまり出力電圧信号Ｖの出力時には前記電流出力部１３から出力電流信号Ｉを出力する必要がなくなるので、前記Ｖ／Ｉ変換器１７が生成する出力電流信号Ｉ'との差に相当する分だけ、その消費電力量を抑えることが可能となる。従って実用的には図２に示すように信号出力回路を構築するよりも、図４に示すように信号出力回路を構築することが好ましい。

尚、前述した電流出力部１２および電圧出力部１３に着目した場合、図４に示した構成の信号出力回路を、例えば図５に示すように構成することができる。ちなみにこの図５に示す信号出力回路は、前述した電流出力部１２および電圧出力部１３を、演算増幅器（ＯＰアンプ）とＦＥＴ（電界効果トランジスタ）とを用いてそれぞれ構成した例を示している。

具体的には前記電流出力部１２は、抵抗Ｒを介してドレインを電源電圧（＋Ｖ）に接続すると共にソースを電流出力端とした電流出力制御用のＦＥＴ１２ａと、上記ＦＥＴ１２ａのドレイン電圧と前記信号電圧源１１が生成した信号電圧ｖとの差電圧に応じて前記ＦＥＴ１２ａのゲートに印加する電圧を制御し、これによって前記ＦＥＴ１２ａを介して通流する電流（出力電流信号）Ｉを制御する演算増幅器１２ｂとにより構成される。即ち、電流出力部１２は、電源電圧（＋Ｖ）を基準として動作するＶ／Ｉ変換器として実現される。

また前記電圧出力部１３は、ドレインを電源電圧（＋Ｖ）に接続し、ソースを電圧出力端とする電圧出力制御用のソース・フォロア回路を構成したＦＥＴ１３ａと、このＦＥＴ１３ａのソース電圧（電圧出力）Ｖを基準として前記Ｖ／Ｉ変換器１７から与えられる電流信号Ｉ’に応じて上記ＦＥＴ１３ａのゲートに印加する電圧を制御し、これによって前記ＦＥＴ１３ａのソース電圧（出力電圧信号）Ｖをフィードバック制御する演算増幅器１３ｂとにより構成される。即ち、電圧出力部１３は、電源電圧（＋Ｖ）を基準として動作して接地電位（ＧＮＤ）を基準とする出力電圧信号Ｖを生成するＩ／Ｖ変換器として実現される。

このように出力制御用のＦＥＴ１２ａ,１３ａと演算増幅器（ＯＰアンプ）１２ｂ,１３ｂとを用いてそれぞれ構成されるＶ／Ｉ変換器およびＩ／Ｖ変換器を用いることにより、高精度に出力電流信号Ｉおよび出力電圧信号Ｖをそれぞれ生成し得る電流出力部１２および電圧出力部１３をシンプルな構成で実現することができる。従って前述した如く構成される信号電圧部１１と相俟って、工業用途に適した精度を備えた信号出力回路を簡易に、しかも安価に構成することができる。

さて図６は、本発明に係る第４の実施形態に係る信号出力回路の概略的なブロック構成を示している。この信号出力回路は、基本的には図５に示した信号出力回路の電流出力部１２におけるＦＥＴ１２ａのドレインと、電圧出力部１３におけるＦＥＴ１３ａのソースとを接続することで、前記電流出力部１２からの出力電流信号Ｉを電圧出力部１３におけるＦＥＴ１３ａを介して出力し、また電圧出力部１３におけるＦＥＴ１３ａの駆動源として前記電流出力部１２における前記ＦＥＴ１２ａの出力電流Ｉを用いるように構成したものである。

そして互いに連動する２連のスイッチ回路１８ａ,１８ｂを用いて、前記電流出力部１２への前記信号電圧ｖの入力と前記電圧出力部１３への前記補助的な電流信号Ｉ'の入力とを択一的に選択すると共に、前記電流出力部１２に信号電圧ｖを入力するときには前記電流信号Ｉ'に代えて前記電圧出力部１３に電圧制限用電圧Ｖvに与え、また前記電圧出力部１３に電流信号Ｉ'を入力するときには前記信号電圧ｖに代えて前記電圧出力部１２に出力電流制限用電圧Ｖiを与えるようにしたものである。

このようにして前記電流出力部１２による出力電流信号Ｉの生成時に前記電圧出力部１３に電圧制限用電圧Ｖvを与えると、これによってＦＥＴ１３ａのソース電圧が上記電圧制限用電圧Ｖvとして固定的に設定され、電圧出力部１３は電圧制限器（電圧リミッタ）として動作する。この結果、仮に前記出力端子１６に対する外部回路（図示せず）の誤接続があっても、誤接続に起因する出力電圧の上昇を前記電圧制限用電圧Ｖvにより規定される電圧上限値にて制限することができるので、前記出力電流信号Ｉの供給先の上記外部回路を過電圧から保護することができる。

また同様に前記電圧出力部１３による出力電圧信号Ｖの生成時に前記電流出力部１２に対して電流制限用電圧Ｖiを与えると、これによってＦＥＴ１２ａを流れる電流の最大値が前記電流制限用電圧Ｖiに相当する電流に規定されるので、前記電流出力部１２は電流制限器（電流リミッタ）として動作する。この結果、仮に前記出力端子１６に対する外部回路（図示せず）の誤接続があっても、誤接続に起因する出力電流の増加を前記電流制限用電圧Ｖvにより規定される電流上限値にて制限することができるので、前記出力電圧信号Ｖの供給先の上記外部回路を過電流から保護することが可能となる。

即ち、上述した第４の実施形態に示される構成の信号出力回路によれば、前記電流出力部１２による出力電流信号Ｉの出力時には前記電圧出力部１３を電圧リミッタとして機能させ、また前記電圧出力部１３による出力電圧信号Ｖの出力時には前記電流出力部１２を電流リミッタとして機能させることができる。故に格別な電流・電圧保護回路を追加しなくてもこの信号出力回路のみならず、この信号出力回路に誤接続された外部回路を効果的に保護することができる。

換言すれば第４の実施形態に示す構成の信号出力回路によれば、前述した各実施形態にそれぞれ示される効果を奏することのみならず、スイッチ回路１８ａ,１８ｂを用いて前記電流出力部１２および電圧出力部１３に対する信号入力を制御するだけで、簡易にして出力電流信号Ｉおよび出力電圧信号Ｖの択一的な出力を制御することができる。更には格別な保護回路を組み込むことなく前記出力電流信号Ｉの出力時には出力電圧の上限値を制限し、また前記出力電圧信号Ｖの出力時には出力電流の上限値を制限することができる等の多大なる効果が奏せられる。

ところで図６に示した如く電源電圧（＋Ｖ）を固定的に与えるように構成した信号出力回路においては、例えば出力端子１６に接続される外部回路の負荷抵抗が小さいような場合、電流出力部１２および電圧出力部１３におけるＦＥＴ１２ａ,１３ａでの損失が大きくなり、これに起因して信号出力回路の内部温度が上昇することが懸念される。ちなみにＦＥＴ１２ａ,１３ａにおける損失は、［ソース・ドレイン間電圧Ｖ_ＳＤ］と［ソース・ドレイン間の電流Ｉ_ＳＤ］との積によって示される。

そこでこのような内部発熱を抑えるべく、例えば図７に示すように電流出力部１２におけるにＦＥＴ１２ａのドレイン電圧Ｖdと電源電圧（＋Ｖ）との差を常に一定に保つようにし、これによってＦＥＴ１２ａでの損失（消費電力量）を一定値以下にすることが望ましい。即ち、この図７に示す信号出力回路（第５の実施形態）は、ＤＣ／ＤＣ電源２０を用いて電流出力部１２に加える電源電圧（＋Ｖ'）を生成すると共に、前記比較器２１を用いて前記ＦＥＴ１２ａのドレイン電圧Ｖdと所定の基準電圧Ｖaとを比較し、その電圧差が零［０］となるように前記ＤＣ／ＤＣ電源２０をフィードバック制御することによって、前記ＦＥＴ１２ａのドレイン電圧Ｖdと電源電圧（＋Ｖ'）との差を一定に保つように構成したものである。尚、この場合、ＤＣ／ＤＣ電源２０および比較器２１の駆動電圧としては、前記Ｖ／Ｉ変換器１７と同じように電源電圧（＋Ｖ）を与えるようにすれば良い。或いはＤＣ／ＤＣ電源２０の出力を本回路の電源電圧として共通に用いることも可能である。

このように構成された信号出力回路によれば、前記ＦＥＴ１２ａでの損失を一定電力量以下に抑えることが可能となるのでＦＥＴ１２ａでの発熱量を抑えることができ、信号出力回路を組み込んだ機器での内部温度を低減することが可能となる。即ち、電流出力部１２からの出力電流信号Ｉが大きい場合には、抵抗Ｒにおける電圧降下分の増大を見込んで前記ＦＥＴ１２ａのソース・ドレイン間に加わる電圧Ｖ_ＳＤを低くすることが可能となるので、前記ＦＥＴ１２ａでの損失を効果的に抑えることが可能となる。

尚、本発明は上述した各実施形態に限定されるものではない。ここでは出力電流信号Ｉを吐き出し（＋）、出力電圧信号Ｖが正極（＋）であるとして説明したが、例えば吸い込み（−）型の出力電流信号Ｉを生成し、負極（−）の出力電圧信号Ｖを生成する場合でも、前述した各回路の極性を逆にすることによって同様に構成することができる。また電流出力回路１２や電圧出力回路１３、更にはＶ／Ｉ変換器１７等の具体的な構成については、従来より種々提唱されている回路構成のものを適宜用いて実現すれば十分である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

本発明の第１の実施形態に係る信号出力回路の概略的な機能ブロック構成図。図１に示す信号出力回路における信号電圧源を具体化した構成例を示す図。本発明の第２の実施形態に係る信号出力回路の概略的な機能ブロック構成図。本発明の第３の実施形態に係る信号出力回路の概略的な機能ブロック構成図。図４に示す信号出力回路における電流出力部および電圧出力部を具体化した構成例を示す図。本発明の第４の実施形態に係る信号出力回路の概略的な機能ブロック構成図。本発明の第５の実施形態に係る信号出力回路の概略的な機能ブロック構成図。従来一般的な信号出力回路の概略的な構成図。従来の電圧・電流発生装置（信号出力回路）の構成例を示す図。

符号の説明

１１信号電圧源
１２電流出力回路（Ｖ／Ｉ変換器）
１３電圧出力回路（Ｉ／Ｖ変換器）
１４スイッチ
１５スイッチ回路
１６出力端子
１７Ｖ／Ｉ変換器
１８ａ,１８ｂスイッチ回路
２０ＤＣ／ＤＣ電源
２１比較器

Claims

電源電圧を基準とする信号電圧を出力する信号電圧源と、
前記電源電圧を基準として上記信号電圧源から得られる信号電圧に応じた出力電流信号を生成する電流出力部と、
前記信号電圧源から得られる信号電圧をＶ／Ｉ変換して電流信号を生成するＶ／Ｉ変換器と、
前記電流出力部の出力電流を受けて外部出力すると共に、前記電流出力部の出力電流を電流源として前記Ｖ／Ｉ変換器から出力される電流信号に応じた出力電圧信号を生成して外部出力する電圧出力部と、
前記電流出力部への前記信号電圧の入力と前記電圧出力部への前記電流信号の入力とを択一的に切り換えると共に、前記電流出力部に前記信号電圧を入力するときには前記電圧出力部に電圧制限用電圧を与え、前記電圧出力部に電流信号を入力するときには前記電圧出力部に出力電流制限用電圧を与えるスイッチ回路と
を具備したことを特徴とする信号出力回路。
請求項１に記載の信号出力回路において、
前記電流出力部の電流出力端に生じる電圧に応じて前記電流出力部に加える電源電位をフィードバック制御する電圧制御手段を備えることを特徴とする信号出力回路。