CN114489212A - 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备 - Google Patents

一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备 Download PDF

Info

Publication number
CN114489212A
CN114489212A CN202210102906.9A CN202210102906A CN114489212A CN 114489212 A CN114489212 A CN 114489212A CN 202210102906 A CN202210102906 A CN 202210102906A CN 114489212 A CN114489212 A CN 114489212A
Authority
CN
China
Prior art keywords
circuit
current
current source
calibration
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210102906.9A
Other languages
English (en)
Inventor
唐永生
黄立
芦世雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Lipson Microelectronics Co ltd
Original Assignee
Chengdu Lipson Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Lipson Microelectronics Co ltd filed Critical Chengdu Lipson Microelectronics Co ltd
Priority to CN202210102906.9A priority Critical patent/CN114489212A/zh
Publication of CN114489212A publication Critical patent/CN114489212A/zh
Priority to CN202210635399.5A priority patent/CN114967810A/zh
Priority to US18/092,740 priority patent/US12079020B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备，该电流校准电路包括：电阻，校准电路，与所述电阻连接用于调节所述电阻两端的压降；与所述电阻两端连接的选择器或开关，用于选择所述电阻某一端接入恒流源输出通道，对应的另一端则接第一偏置电压VD，由于第一偏置电压VD为固定常量，因此调节电阻两端压降使得接入输出导通的电压得以调节，将其用于恒流源驱动电路、驱动芯片、电子设备可提高其恒流输出精度，消除因运算放大器的输入失调电压导致不同通道间MOS管的漏端电压不同以及MOS管器件本身的参数失配造成的阈值电压偏差所形成的输出电流精度较低的问题。

Description

一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备
技术领域
本申请涉及集成电路技术领域，具体涉及一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备。
背景技术
恒流源电路主要是由输入级和输出级构成，输入级提供参考电流，输出级输出需要的恒定电流。恒流源电路就是要能够提供一个稳定的电流以保证其它电路稳定工作的基础。即要求恒流源电路输出恒定电流，因此作为输出级的器件应该是具有饱和输出电流的伏安特性。这可以采用工作于输出电流饱和状态的BJT或者MOSFET来实现。
参考图1是一种常用恒流源驱动产生电路，其中，R_EXT为芯片的外置电阻，设图中的所有放大器的增益无限大，恒流源的产生原理如下：
从Bandgap产生出需要的参考电位VREF1；NMOS管NM0的源端电位被放大器AMP1钳位到VREF1，所以流过PMOS管PM0的源漏电流大小为：I0＝VREF1/R_EXT；PMOS管PM1和PM0为电流镜，设电流镜的电流比例，即PMOS管PM1的源漏电流比PM0的源漏电流为K，那么所以PMOS管PM1的源漏电流大小为I1＝K*VREF1/R_EXT；恒流源通道开启时，放大器AMP3、AMP_C分别将NMOS管NM1、NM_C0的漏端电位钳位至VREF2，恒流源输出通道的NMOS管NM_C0的所有端口的电位与NMOS管NM1的所有端口的电位相同，通道的输出电流大小为NM1源漏电流大小的比例镜像，设镜像比例为J，那么恒流源通道此时的输出恒流大小(绝对值)为IOUT＝J*K*VREF/R_EXT。在一般的恒流源驱动芯片中，J*K为一个固定值，所以恒流源通道的输出恒流大小通常都是调整外置电阻R_EXT的电阻大小。
现有技术的缺陷在于：由于输出电流是由NM1和NM_C0构成的电流镜决定的，受限于艺偏差等因素的影响，使得各通道间存在电流一致性差的问题。
发明内容
本申请的目的在于克服现有技术的不足，提供一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备，主要用于解决各通道间存在的电流一致性差的问题。
基于分析可以发现，影响N+1个通道间电流一致性的因素包括：运算放大器的输入失调电压导致不同通道间MOS管的漏端电压不同；以及MOS管器件本身的参数失配造成的阈值电压偏差，本申请的目的是通过校准通道间MOS管的漏端电压来实现的：
本申请第一方面提供一种恒流源校准电路，包括：
电阻；
校准电路，与所述电阻连接用于调节所述电阻两端的压降；
与所述电阻两端连接的选择器或开关，用于选择所述电阻某一端接入恒流源输出通道，对应的另一端则接第一偏置电压VD。
参考图1所示，本申请的第一偏置电压VD就是偏置产生电路中NM1的漏端电压，理论上VREF2＝VD。要保持输出通道的精度一致就要求输出通道中NM_C0漏端电压与第一偏置电压VD相等。由于运算放大器AMP_C的输入失调电压导致NM_C0漏端电压与第一偏置电压VD不相等，又由于NM_C0和NM1的本身的参数或制备工艺不同，使得两者电压即使相等其输出电流也不同。而NM_C0和NM1是由器件本身决定的，因此无法去调节电流，只能通过调节NM_C0漏端电压来实现输出电流的调节。以接入NM_C0漏端电压为第三偏置电压VDO，参考图1所示，运算放大器AMP_C同相输入端输入第一偏置电压VD，反相输入端与NM_C0漏端形成反馈，理论反相输入端电压为VD，实际上由于AMP_C的输入失调电压导致反向输入端电压不等于VD，我们假设他等于VD，则有VDO＝VD±IR，其中VD理解为固定常量(因为这个值是不变的，就使得VDO＝常量±变量，当常量固定时，只需调节变量就可得到所需的VDO，所以不用关心VD误差)，I为流经电阻的电流，R表示电阻的阻值，IR部分即为电流校准电路调节的部分，通过改边该电阻接入NM_C0漏端的端子选择实现正向调节或反向调节，当最终输出电流等于标准精度时，停止调节，该电压VDO即为最终修调后的电压，从而实现了输出电流的精度调节。
进一步的，所述校准电路包括：
电流源；
偏置电路，与所述电流源连接的用于产生偏置电流；
与所述偏置电路连接的第一校准电路和或第二校准电路，所述电阻连接在第一校准电路和第二校准电路之间，或连接在第一校准电路或第二校准电路之间所在路径中；
所述第一校准电路和第二校准电路的电流同步调节，使得流经所述电阻的电流也随之同步调节。
进一步的，所述第一校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第一镜像输出通道；
所述第二校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第二镜像输出通道；
所述电阻连接在M组第一镜像输出通道和M组第二镜像输出通道之间，每一组第一镜像输出通道和第二镜像输出通道均设置有受控开关，通过所述受控开关的切换调节接入所述电阻的电流大小。
本方案是固定R调节I，使得流经电阻R的电流发生该边，
进一步的，所述M组MOS管组件的镜像比例成2的指数倍递增，依次为20、21……2M-2、2M-1。
进一步的，所述M组第一镜像输出通道和M组第二镜像输出通道的输出电流呈比例依次增大或减小。
在另一方面，本申请还提供了另一种校准电路，其包括：
电压源；
电阻调节电路；
所述电压源、电阻调节电路、电阻形成电流通道；
或；
电流源；
电阻调节电路，用于调节所述电阻的阻值。
或；
电压源；
电阻调节电路，所述电阻调节电路为阻值可调的电阻；
所述电压源、电阻调节电路、电阻形成电流通道。
进一步的，所述电阻调节电路包括依次串联的M组校准电阻，以及M路选择器，所述M路选择器用于控制接入所述电流通道的校准电阻个数以实现流经所述电阻的电流调节；
本申请的上述方案主要是基于电阻调节的原理，可以调节电阻R本身的大小，也可以调节电流通道中有效电阻的大小，以实现不同的IR调节原理。
本质上，本申请所提供的校准电路是调节流经电阻的电流大小，使得IR改变，同时也可以通过调节电阻R固定电流，使得IR改变以达到接入输出通道MOS管漏端电压的目的。
本申请第二方面提供一种恒流源驱动电路，包括：
参考电流产生电路，用于产生参考电流；
偏置产生电路，接入所述参考电流，用于产生恒流源输出通道所需的第一偏置电压VD和第二偏置电压VGI；
一个或多个恒流源输出通道，与所述偏置产生电路连接，基于所述第一偏置电压VD和第二偏置电压VGI输出恒流；
还包括如第一方面所述的电流校准电路，所述电流校准电路对所述第一偏置电压VD校准后得到第三偏置电压VDO输出至所述恒流源输出通道。
进一步的，所述恒流源输出通道包括：
第一MOS管，作为恒流源输出通道的输出开关；
X组第二MOS管，其中X为大于等于1的整数，所述第二MOS管的栅端接所述第二偏置电压VGI；
第一运算放大器，其同相输入端接所述偏置产生电路产生的第一偏置电压VD，其反相输入端接所述电流校准电路，电流校准电路接所述第二MOS管漏端；
所述第一运算放大器的输出端接所述第一MOS管栅端，通过控制所述第一运算放大器输出控制该恒流源输出通道的开启和关闭。
进一步的，一种恒流源校准电路还包括一个用于控制所述电流校准电路进行校准的电流校准控制电路、修调电路、第三MOS管、选择器；
所述第一运算放大器的输出信号经所述选择器二选一接入所述第三MOS管栅端或第一MOS管栅端；
所述修调电路接所述参考电流产生电路，用于输出修调电流至第三MOS管漏端，所述三MOS管源端与所述电流校准电路连接；
所述电流校准控制电路输入端连接所述第三MOS管漏端；
输出状态下，选择器接入第一运算放大器的输出信号至第一MOS管栅端；
校准状态下，选择器接入第一运算放大器的输出信号至第三MOS管栅端，电流校准控制电路基于第三MOS管的漏端电压控制所述电流校准电路进行电流调节。
进一步的，所述电流校准控制电路包括M+1组控制指令；
1组指令用于控制选择器或开关，用于选择所述电阻的某一端接入恒流源输出通道；
M组指令用于控制所述电流校准电路的电流调节。
进一步的，所述M组指令在控制所述电流校准电路的电流大小时，从电流由小到大逐级调节或由大到小逐级调节。
进一步的，一种恒流源驱动电路还包括一个电流控制电路，所述电流控制电路包括X个输出端，以及至少一个输入端，所述输入端接所述第二偏置电压VGI；
当对应输出端的控制信号有效时，其对应的输出端输出所述第二偏置电压VGI至对应第二MOS管的栅端，以调节该恒流源输出通道的镜像比例。
进一步的，所述参考电流产生电路设置有外置电阻，通过调节所述外置电阻实现参考电流调节。
本申请第三方面提供一种驱动芯片，包括如本申请第二方面所述的恒流源驱动电路。
本申请第四方面提供一种电子设备，包括如本申请第三方面所述的驱动芯片。
本申请的有益效果是：本申请所提供的解决方案，是基于所需电流进行输出通道MOS管漏端电压的调节，无视运算放大器的输入失调电压导致不同通道间MOS管的漏端电压不同以及MOS管器件本身的参数失配造成的阈值电压偏差的问题，输出一个恒定精准的电流。
附图说明
图1为现有技术恒流源驱动电路；
图2为本申请实施例的电流校准电路示意图；
图3为本申请某一实施例的校准电路示意图；
图4A为校准电路的某一具体实施电路图；
图4B为校准电路的另一具体实施电路图；
图5为本申请另一实施例的校准电路示意图；
图6为图5中电阻调节电路的某一体实施电路图；
图7为本申请再一实施例的校准电路示意图；
图8为本申请某一实施例恒流源驱动电路示意图；
图9为图8具体化的电路实例；
图10为本申请另一实施例恒流源驱动电路示意图；
图11为图10具体化的电路实例；
图12为本申请实施例电流控制电路和X组第二MOS管实例电路；
图13为本申请实施例电流校准控制电路；
图14为图13的输出波形示意图。
具体实施方式
下面结合具体实施例进一步详细描述本申请的技术方案，但本申请的保护范围不局限于以下。
参考图2所示，本实施例第一方面提供一种恒流源校准电路，包括：电阻R、校准电路，与电阻R连接用于调节电阻R两端的电压降；与电阻R两端连接的选择器或开关，用于选择电阻R某一端接入恒流源输出通道，对应的另一端则接第一偏置电压VD。如图2，将电阻R第一端用VTOP表示，第二端用VBOT表示，接入恒流源输出通道的电压用第三偏置电压VDO表示，选择器或开关分别与VTOP和VBOT连接，其中，VTOP经选择器或开关引出两个端子VD1和VDO2，VBOT经选择器或开关引出两个端子VD2和VDO1，从而形成了两个输入输出组合(不包括同一端既做输入又做输出的情形)，也就是VD1+VDO1和VD2+VDO2，其中，VD1和VD2与恒流源输出通道连接，更具体的说是与恒流源输出通道中MOS管的漏端连接，VDO1和VDO2与第一偏置电压VD连接，通过选择器或开关决定VD1+VDO1或VD2+VDO2。假设电流如图1中箭头方向所指，VD1+VDO1组合下VDO＝VD-IR，VD2+VDO2组合下，VDO＝VD+IR。也就是说通过选择器或开关控制第三偏置电压VDO是增大或减小。由于VD是固定的，因此增大或减小的数值则由IR决定，也就是调节电流或电阻R的数值，以实现电阻R两端的压降调节。如图2所示的，本实施例中的校准控制信号和选择信号都是基于所需的目标电流进行控制的，具体的将在后文做进一步的描述。值得说明的是VD1、VDO1、VD2、VDO2属于内部逻辑端子，在硬件电路中仅有VD和VDO两根引线。
可选的，本实施例提供了一种具体的校准电路，如图3所示，其包括：电流源，偏置电路，第一校准电路和或第二校准电路。偏置电路与电流源连接的用于产生偏置电流，偏置电流用ICAL表示；电阻R连接在第一校准电路和第二校准电路之间，或连接在第一校准电路或第二校准电路之间所在路径中；第一校准电路和第二校准电路的电流同步调节，使得流经电阻的电流也随之同步调节。其本质是以第一校准电路、电阻R、第二校准电路三者形成一条电流通道，其中第一校准电路和或第二校准电路的电流大小同步调节，以使得该通道中的电流变化，以实现电阻R两端压降的变化，压降就等于IR。
参考图4A所示，第一校准电路包括M组MOS管组件，每一组MOS管组件与偏置电路形成第一镜像输出通道；第二校准电路包括M组MOS管组件，每一组MOS管组件与偏置电路形成第二镜像输出通道；电阻R连接在M组第一镜像输出通道和M组第二镜像输出通道之间，每一组第一镜像输出通道和第二镜像输出通道均设置有受控开关S<M-1>，通过受控开关的切换调节接入电阻的电流大小。其具体的是，受控开关S<M-1>同步开启或关闭，以保持第一校准电路和或第二校准电路的电流大小同步，例如，在图4A中，同步开启S<0>、S<1>、S<2>，则流经电阻R的电流I＝K/T*VS<2:0>*ICAL，其中K/T*VS<2:0>表示对应MOS管组件的镜像比例。其中K/T为固定量，因此实际调节的就是VS<(M-1):0>的值，也就是对应MOS管组件中MOS管的数量，为了保证镜像比例精确统一，各MOS管组件中使用的MOS管参数相同。这里M即表示了调节精度，M越大调节的范围或者分辨率就越高。
可选的，在一些实施例中，M组MOS管组件的镜像比例成2的指数倍递增，依次为20、21……2M-2、2M-1，也就是MOS管组件中MOS管的数量依次为20、21……2M-2、2M-1。在进行调节时，M组第一镜像输出通道和M组第二镜像输出通道的输出电流呈比例依次增大或减小。也就是必须按20、21……2M-2、2M-1正序或倒序方式依次调节进行判断是否达到输出精度要求，不允许跳跃调节。
区别于图4A，在图4B中仅包括了第一校准电路，同样的也可以只包括第二校准电路，电阻R连接在由第一校准电路形成的镜像输出通道中，如此也能实现电阻R两端的电流调节。
参考图5所示，本实施例还提供了另一种校准电路，其包括电压源、电阻调节电路，电压源、电阻调节电路、电阻R形成电流通道，这里的电流通道可变相理解为一个闭合回路，使得电阻R有电流形成。在本实施例的校准电路中，电压源为固定电压源，基于欧姆定律I＝U/R，当R值改变时，电流I值也随之改变。需要声明的是，本实施例中的电阻调节电路不是用于调节电阻R的值，而是调节该电流通道中的有效电阻值，电阻R的值为固定值，所以当电流变化时，电阻R两端压降也会发生改变。电阻调节电路最简单的方式就是控制接入其他电阻来实现，也就是通过增加或减少其他电阻的方式实现；或者说电阻调节电路本身就是一个阻值可调的电阻(例如滑动变阻器)。如图6所示，就给出了一种具体实现方式，电阻调节电路包括依次串联的M组校准电阻(等效于阻值可调的电阻)，以及M路选择器，M路选择器用于控制接入电流通道的校准电阻个数以实现流经电阻的电流调节。为了更进一步的提高调节精度的分辨率，接入的M组校准电阻要么每个校准电阻的阻值相同，要么呈指数倍或几何倍增长。
本实施例还提供了另一种校准电路，包括电流源、电阻调节电路，电阻调节电路用于调节电阻R的阻值。区别于图5和图6所给出的实施例，本实施例中电流是固定的，因此通过调节电阻R的阻值来实现，参考图7所示，此时电阻R为等效电阻，电阻调节电路包括由2n个分压电阻组成的等效电阻以及选择器Mux，2n个分压电阻依次串联，第n个分压电阻和第n+1个分压电阻之间接第一偏置电压VD，2n个分压电阻各节点接入选择器Mux输入通道，选择器Mux的输出通道接恒流源输出通道的MOS管漏端，也就是作为第三偏置电压VDO输出。基于图7可以看出，当选择第n+1至2n分压电阻时，VD＞VDO，反之，选择第1至n分压电阻时，VD＜VDO，从而实现第三偏置电压VDO的增大或减小的调节，而具体的调节精度则基于分压电阻的节点选择，该选择由校准控制信号决定。值得说明的是，本申请及实施例钟校准电路的电流源或电压源可以是独立的，也可以是由驱动芯片的参考电流产生模块产生的电流或偏置产生电路产生的电压。
本申请的上述方案主要是基于电阻调节的原理，可以调节电阻R本身的大小，也可以调节电流通道中有效电阻的大小，以实现不同的IR调节原理。
本实施例第二方面提供一种恒流源驱动电路，参考图8所示，恒流源驱动电路包括参考电流产生电路、偏置产生电路、一个或多个恒流源输出通道。参考电流产生电路用于产生参考电流；偏置产生电路接入参考电流，用于产生恒流源输出通道所需的第一偏置电压VD和第二偏置电压VGI；恒流源输出通道与偏置产生电路连接，基于第一偏置电压VD和第二偏置电压VGI输出恒流；还包括如前述任一实施例中的电流校准电路，电流校准电路对第一偏置电压VD校准后得到第三偏置电压VDO输出至恒流源输出通道。
以下，对参考电流产生电路、偏置产生电路、恒流源输出通道做具体说明，值得说明的是，在无特别强调的情况下，本申请中的参考电流产生电路、偏置产生电路、恒流源输出通道均不是特指某一具体电路，而是本领域技术人员能够实现并知晓的所有电路。参考图1、图9、图11中均包括参考电流产生电路、偏置产生电路、恒流源输出通道。
图1和图9中的参考电流产生电路由间隙电压源Band gap、运放AMP1以及一个NMOS管NM0组成，间隙电压源Band gap用于产生基准电压VREF，运放AMP1将NM0漏端电压钳位至VREF，此时在NM0的源漏通道间产生参考电流I0，图11中参考电流用Iref表示。图1和图9中的参考电流I0＝VREF/R_EXT，其中R_EXT表示外置电阻。
偏置产生电路是基于参考电流I0和基准电压VREF产生偏置电流和偏置电压，如图1中，偏置产生电路由两个运放AMP2、AMP3、数个MOS管以及增益BUF1组成，其中AMP3反相输入端输入一个第二参考电压VREF2，用于将恒流源输出通道MOS管NM_C0漏端电压钳位至VREF2，为恒流源输出通道MOS管漏端提供第一偏置电压VD，AMP3输出端经过增益BUF1输出第二偏置电压VGI至恒流源输出通道MOS管NM_C0的栅端。
偏置电压。参考图9所示，偏置产生电路与图1中基本相似，区别在于还包括一个第二参考电压VREF2的参考电位选择电路。区别于图1和图9，图11中偏置产生电路由间隙电压源Band gap、一个运放AMP3、一个NMOS管NM1和增益BUF1组成，其中间隙电压源Band gap用于产生参考电压VREF，其他工作原理基本相似。除图1、图9、图11以外，偏置产生电路作为本领域的常规电路，还可设计多种不同变形。
恒流源输出通道则主要是由MOS管和运放组成的镜像输出通道，其具体组成可参考图1、图9和图11。其中，图9和图11区别在于本实施例增加了一个电流校准电路，用于恒流源输出通道的精度调节。
如图1和图9所示的恒流源驱动电路中，存在以下缺陷：1、一般的恒流源驱动芯片的输出范围都比较宽，市场上的绝大部分芯片，最大输出值是最小输出值的10倍以上，此时的电流变化量是通过R_EXT来进行的调整，那么上面的I0、I1和IOUT的变化量都在10倍以上，R_EXT越小，I0、I1越大，即芯片的功耗越大。2、当输出电流很小时，各MOS管的|VGS|(VGS的绝对值)非常小，导致电流镜性能变差，输出的恒流源精度也会变差。3、为了满足最小输出电流的精度，需要增加MOS管的宽度和长度，也就是增加MOS管器件的面积，最有效的方法是增加长度；为了满足最大输出电流，需要增加MOS管的宽长比W/L，在增加长度的基础上，同时增加宽长比W/L，也就是宽度也必须增加，也就造成芯片面积很大；电流精度很难提升，因为电流精度正比于器件面积的算数平方根，而且由于生产工艺的原因，当面积增大到一定的量的时候，精度并不会一直提升。
为了解决上述问题，本实施例中还提供了一种不使用外置电阻R_EXT调节参考电流I0的解决方案。参考图10所示，一种恒流源驱动电路包括参考电流产生电路、偏置产生电路、一个或多个恒流源输出通道，包括一个电流控制电路，电流控制电路串联在偏置产生电路和恒流源输出通道之间，用于调节恒流源输出通道的电流大小。电流控制电路包括X个输出端，以及至少一个输入端，输入端接第二偏置电压VGI；当对应输出端的控制信号有效时，其对应的输出端输出第二偏置电压VGI至对应第二MOS管的栅端，以调节该恒流源输出通道的镜像比例，这里的X取值为大于等于1的整数，X的取值由恒流源输出通道决定。参考图11所示，恒流源输出通道包括第一MOS管NM_C1、X组第二MOS管、第一运算放大器，第一MOS管NM_C1作为恒流源输出通道的输出开关，除此之外还用于消除静电，其中NM_C1的控制信号用OE[0：N]表示；第二MOS管的栅端接第二偏置电压VGI；第一运算放大器AMP_C同相输入端接偏置产生电路产生的第一偏置电压VD，AMP_C反相输入端接电流校准电路，电流校准电路接第二MOS管漏端；AMP_C的输出端接第一MOS管NM_C1的栅端，通过控制AMP_C输出控制该恒流源输出通道的开启和关闭。
参考图12所示，给了一种具体的电流控制电路和第二MOS管的实现方案。电流控制电路包括一个输入端接入第二偏置电压VGI，X个输出端VGO[0]-VGO[X-1]，X个选择器或开关用于决定该输出端的导通或关闭，该输出端导通时则输出第二偏置电压VGI；对应的第二MOS管包括X组并联的NMOS管(NM_C0-NM_CX-1)，各NMOS管的栅端分别与一个输出端连接，当该输出端输出第二偏置电压VGI时，该NMOS管导通输出电流，通过控制接入的NMOS管个数决定输出电流与参考电流之间的镜像比例，因此无需外置电阻R_EXT即可实现输出电流的范围调节，节约了芯片面积。
为了实现电流校准电路的精确调节或者说自动调节，本实施例还提供了一种恒流源校准电路的调节方案，参考图9和图11所示的实施例，其包括一个用于控制电流校准电路进行校准的电流校准控制电路、修调电路、第三MOS管NM_C、选择器。第一运算放大器AMP_C的输出信号经选择器二选一接入第三MOS管NM_C栅端或第一MOS管NM_C1栅端；修调电路用于输出修调电流至第三MOS管漏端，三MOS管源端与电流校准电路连接；电流校准控制电路输入端连接第三MOS管NM_C漏端。输出状态下，选择器接入第一运算放大器的输出信号至第一MOS管栅端；校准状态下，选择器接入第一运算放大器的输出信号至第三MOS管栅端，电流校准控制电路基于第三MOS管的漏端电压控制电流校准电路进行电流调节。
基于前述可知道，电流校准电路是基于校准控制信号实现电阻R两端的压降调节，该校准控制信号可以是手动控制，也可以是自动实现，本实施例中重点强调自动调节的实现方式。参考图4A、图6、图7所提供的电流校准电路实现方式可以看出，所有的校准方式均是通过节点控制实现，通过接入不同节点改变电流或电阻实现压降调节，因此本实施例所提供的电流校准控制电路具有普遍适应性。电流校准控制电路用于输出M+1组校准控制信号S<M:0>，1组指令用于控制选择器或开关，用于选择电阻的某一端接入恒流源输出通道；M组指令用于控制电流校准电路的电流调节。其中，图7所提供的实施例中校准控制信号为2n个，但本质都是相同的。
在图4A中，M+1组校准控制信号S<M:0>包括两种用途，其中S<M-1:0>用于控制开关导通或关闭的状态，通过控制第一校准电路和或第二校准电路与偏置电路形成的镜像输出的镜像比例实现电阻R两端的电流调节，另一组信号控制选择器/开关，对其单独命名为VS<M>，也就是通过VS<M>选择电阻R的第一端VTOP或第二端VBOT接入第二MOS管的漏端。同理的，在图6中S<M-1:0>用于控制选择器选择对应节点与电阻R连接，VS<M>的作用与图4A所示实施例相同。区别于图4A和图6所示的实施例，在图7中包括了a+b个校准控制信号，用于选择器实现节点选择。此a+b个分压电阻依次串联，第a个分压电阻节点接第一偏置电压VD，a+b个分压电阻各节点接入选择器Mux输入通道，选择器Mux的输出通道接恒流源输出通道的MOS管漏端，也就是作为第三偏置电压VDO输出。基于图7可以看出，当VDO节点位于VD上方时，VD＞VDO，反之，当VDO节点位于VD下方时，VD＜VDO，从而实现第三偏置电压VDO的增大或减小的调节，而具体的调节精度则基于分压电阻的节点选择，该选择由修调控制信号决定。值得说明的是，本申请及实施例钟校准电路的电流源或电压源可以是独立的，也可以是由驱动芯片的参考电流产生模块产生的电流或偏置产生电路产生的电压。
基于上述控制方案，本实施例给出了一种具体的电流校准控制电路，参考图13所示，以M取值为4进行实例演示。
校准状态下，电流校准控制电路的输入端连接的第三MOS管的漏端，参考图9和图11所示，第三MOS管的漏端电压用V_FLAG表示，此时，第三MOS管的漏端与修调电路来连接，修调电路产生的是一个高精度目标电流IREF，恒流输源输出通道的电流就等于第三MOS管的漏端电流，用IOUT表示，N+1个通道用IOUT[0:N]表示。IREF是修调到设定电流精度的基准电流，理想情况下，通道输出电流IOUT[0:N]与该基准电流IREF被设定的电流值相同；由于芯片间和通道间各种非理想因素引起的电流偏差,导致各通道输出电流IOUT[0:N]都与IREF存在电流偏差，因此需要逐通道进行电流校准；当校准某个通道校准时，AMP_C的输出断开与NM_C1的连接，同时连接到NM_C的栅端，此时IREF接入电流校准控制电路。如果IOUT>IREF，NM_C的漏端电压V_FLAG很低，会被校准控制电路识别为0，进而通过调节S<M:0>来减小IOUT；如果IOUT<IREF,NM_C的漏端电压V_FLAG很高，会被电流校准控制电路识别为1，进而通过调节S<M:0>来增加IOUT，直至IOUT调节到与IREF接近的精度范围内，系统停止调节S<M:0>，并将校准值进行锁存。待通道校准结束,AMP_C的输出断开与NM_C的连接，重新连接到NM_C1的栅端，此时，该通道可以进行正常显示。
值得说明的是以上实施例均是基于共阳极驱动芯片为例进行的演示说明，对于共阴极芯片，本申请所提供的方案同样适用，区别仅在于MOS管的类型不同，共阳极芯片中输出通道以NMOS作输出，共阴极用PMOS管作输出，其他MOS管类型对应翻转即可。
具体如图13所示，图示中以补偿寄存器包含5bit校准控制信号为例，实际可以为任意bit数。CLK是控制时钟，通过D触发器依次产生起始时刻不同的时钟信号CKS<5>-CKS<0>以及END_FLAG信号，END_FLAG信号用于结束校准功能(END_FLAG高电平进入校准，低电平结束校准)。当END_FLAG(高电平)有效后，通过D触发器导致LOCK信号变为高电平，锁定了或逻辑门，使得CKSi<5:0>不再翻转，在此时刻之前，LOCK信号为低电平，CKS<5:0>输出为信号CKSi<5:0>。本控制电路采集V_FLAG信号并将其依次存储进补偿寄存器VS<4:0>的每一bit中，各信号输出逻辑参考图14所示。
补偿寄存器S<4:0>，其中包含1bit失调补偿极性寄存器S<4>，和4bit失调补偿寄存器S<3:0>；如果失调补偿极性寄存器S<4>＝1，则输出的VDO>VD；如果失调补偿极性寄存器S<4>＝0，则输出的VDO<VD。4bit失调补偿寄存器S<3:0>控制校准电路中电流的大小，不同大小的电流流过电阻产生不同大小的电压降，进而调节VDO和VD电压的差值，EN信号初始为低电平，D触发器复位，控制电路不工作。当EN信号变为高电平，开始进行电流校准。
如果初始IOUT<IREF，V_FLAG＝1，CLKSi<5>上升沿采集V_FLAG，并将其存储到VS<4>，失调补偿极性寄存器S<4>＝1，则输出的VDO>VD，VDO增加则IOUT增加，缩小了与IREF的偏差；下一个时钟周期，如果IOUT>IREF，V_FLAG＝0，CLKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，S<3>＝0；如果IOUT<IREF，V_FLAG＝1，CLKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，S<3>＝1，S<3:0>增加，导致电流校准电路中电流增加，VDO与VD电压差增加，VDO增大，导致IOUT增加，缩小了与IREF的偏差。依次进行下去，直至S<3:0>每一bit比较完成。
如果初始IOUT>IREF，V_FLAG＝0，CLKSi<5>上升沿采集V_FLAG，并将其存储到VS<4>，失调补偿极性寄存器S<4>＝0，则输出的VDO<VD；下一个时钟周期，如果IOUT>IREF，V_FLAG＝0，CLKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，经过一个反向器S<3>＝1，S<3:0>增加，导致电流校准电路中电流增加，VDO与VD电压差增加，VDO减小，导致IOUT减小，缩小了与IREF的偏差；如果IOUT<IREF，V_FLAG＝1，CLKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，经过一个反向器S<3>＝0，依次进行下去，直至S<3:0>每一bit比较完成。
下一轮电流校准开始之前，将EN信号置为低电平，则D触发器复位，lock信号变为低电平解除锁定状态。接下来重新将EN信号置为高电平，则开始了下一轮电流校准。
本实施例第三方面提供一种驱动芯片，包括如本申请第二方面的恒流源驱动电路，用于LED显示屏的恒流驱动芯片。
本实施例第四方面提供一种电子设备，包括如本申请第三方面的驱动芯片，具体可以是显示屏设备、LED广告牌等。
以上仅是本申请的优选实施方式，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (10)

1.一种恒流源校准电路，其特征在于，包括：
电阻；
校准电路，与所述电阻连接用于调节所述电阻两端的压降；
与所述电阻两端连接的选择器或开关，用于选择所述电阻某一端接入恒流源输出通道，对应的另一端则接第一偏置电压VD。
2.根据权利要求1所述的一种恒流源校准电路，其特征在于，所述校准电路包括：
电流源；
偏置电路，与所述电流源连接的用于产生偏置电流；
与所述偏置电路连接的第一校准电路和或第二校准电路，所述电阻连接在第一校准电路和第二校准电路之间，或连接在第一校准电路或第二校准电路之间所在路径中；
所述第一校准电路和第二校准电路的电流同步调节，使得流经所述电阻的电流也随之同步调节。
3.根据权利要求2所述的一种恒流源校准电路，其特征在于，所述第一校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第一镜像输出通道；
所述第二校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第二镜像输出通道；
所述电阻连接在M组第一镜像输出通道和M组第二镜像输出通道之间，每一组第一镜像输出通道和第二镜像输出通道均设置有受控开关，通过所述受控开关的切换调节接入所述电阻的电流大小。
4.根据权利要求3所述的一种恒流源校准电路，其特征在于，所述M组MOS管组件的镜像比例成2的指数倍递增，依次为20、21……2M-2、2M-1。
5.一种恒流源驱动电路，其特征在于，包括：
参考电流产生电路，用于产生参考电流；
偏置产生电路，接入所述参考电流，用于产生恒流源输出通道所需的第一偏置电压VD和第二偏置电压VGI；
一个或多个恒流源输出通道，与所述偏置产生电路连接，基于所述第一偏置电压VD和第二偏置电压VGI输出恒流；
还包括如权利要求1-4任一项所述的电流校准电路，所述电流校准电路对所述第一偏置电压VD校准后得到第三偏置电压VDO输出至所述恒流源输出通道。
6.根据权利要求5所述的一种恒流源驱动电路，其特征在于，所述恒流源输出通道包括：
第一MOS管，作为恒流源输出通道的输出开关；
X组第二MOS管，其中X为大于等于1的整数，所述第二MOS管的栅端接所述第二偏置电压VGI；
第一运算放大器，其同相输入端接所述偏置产生电路产生的第一偏置电压VD，其反相输入端接所述电流校准电路，电流校准电路接所述第二MOS管漏端；
所述第一运算放大器的输出端接所述第一MOS管栅端，通过控制所述第一运算放大器输出控制该恒流源输出通道的开启和关闭。
7.根据权利要求6所述的一种恒流源驱动电路，其特征在于，还包括一个用于控制所述电流校准电路进行校准的电流校准控制电路、修调电路、第三MOS管、选择器；
所述第一运算放大器的输出信号经所述选择器二选一接入所述第三MOS管栅端或第一MOS管栅端；
所述修调电路用于输出修调电流至第三MOS管漏端，所述三MOS管源端与所述电流校准电路连接；
所述电流校准控制电路输入端连接所述第三MOS管漏端；
输出状态下，选择器接入第一运算放大器的输出信号至第一MOS管栅端；
校准状态下，选择器接入第一运算放大器的输出信号至第三MOS管栅端，电流校准控制电路基于第三MOS管的漏端电压控制所述电流校准电路进行电流调节。
8.根据权利要求6所述的一种恒流源驱动电路，其特征在于，还包括一个电流控制电路，所述电流控制电路包括X个输出端，以及至少一个输入端，所述输入端接所述第二偏置电压VGI；
当对应输出端的控制信号有效时，其对应的输出端输出所述第二偏置电压VGI至对应第二MOS管的栅端。
9.一种驱动芯片，其特征在于，包括如权利要求5-8任一项所述的恒流源驱动电路。
10.一种电子设备，其特征在于，包括如权利要求9所述的驱动芯片。
CN202210102906.9A 2022-01-27 2022-01-27 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备 Withdrawn CN114489212A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210102906.9A CN114489212A (zh) 2022-01-27 2022-01-27 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备
CN202210635399.5A CN114967810A (zh) 2022-01-27 2022-06-07 恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备
US18/092,740 US12079020B2 (en) 2022-01-27 2023-01-03 Constant current source calibration circuit, constant current source drive circuit, drive chip, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210102906.9A CN114489212A (zh) 2022-01-27 2022-01-27 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备

Publications (1)

Publication Number Publication Date
CN114489212A true CN114489212A (zh) 2022-05-13

Family

ID=81477321

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210102906.9A Withdrawn CN114489212A (zh) 2022-01-27 2022-01-27 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备
CN202210635399.5A Pending CN114967810A (zh) 2022-01-27 2022-06-07 恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210635399.5A Pending CN114967810A (zh) 2022-01-27 2022-06-07 恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备

Country Status (2)

Country Link
US (1) US12079020B2 (zh)
CN (2) CN114489212A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985236A (zh) * 2023-03-17 2023-04-18 成都利普芯微电子有限公司 一种驱动芯片、驱动系统、电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115220513B (zh) * 2022-09-20 2022-12-02 深圳市恒运昌真空技术有限公司 一种电压偏置控制方法及电路
CN115296141B (zh) * 2022-09-28 2022-12-27 中晟微电子(南京)有限公司 一种vcsel激光器电流偏置电路及其控制方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243948A (en) * 1979-05-08 1981-01-06 Rca Corporation Substantially temperature-independent trimming of current flows
US4591828A (en) * 1981-05-07 1986-05-27 Cambridge Consultants Limited Digital-to-analog converter
JPH065493B2 (ja) * 1986-02-25 1994-01-19 株式会社東芝 定電流供給回路
US6069520A (en) * 1997-07-09 2000-05-30 Denso Corporation Constant current circuit using a current mirror circuit and its application
US6710670B2 (en) * 2001-01-26 2004-03-23 True Circuits, Inc. Self-biasing phase-locking loop system
US7733119B1 (en) * 2002-04-03 2010-06-08 Cirrus Logic, Inc. Single-resistor static programming circuits and methods
EP1861845A1 (en) * 2005-01-18 2007-12-05 Nxp B.V. Programmable gray level generation unit
US7525357B2 (en) * 2006-12-13 2009-04-28 Qimonda Ag Circuit and method for adjusting a voltage drop
JP2009140117A (ja) * 2007-12-05 2009-06-25 Nikon Corp 電流制御装置
JP5009820B2 (ja) * 2008-01-18 2012-08-22 アズビル株式会社 信号出力回路
CN101320278B (zh) * 2008-06-25 2010-04-07 苏州中科半导体集成技术研发中心有限公司 Cmos基准源
CN101937650B (zh) * 2010-09-19 2012-11-21 无锡力芯微电子股份有限公司 Led显示器、led驱动电路及其输出电路
KR20120043522A (ko) * 2010-10-26 2012-05-04 에스케이하이닉스 주식회사 반도체 메모리 소자의 내부 전압 발생기
JP5793979B2 (ja) * 2011-06-14 2015-10-14 ミツミ電機株式会社 レギュレータ用半導体集積回路
CN102413608B (zh) * 2011-10-31 2014-02-05 矽力杰半导体技术(杭州)有限公司 一种参考电压调节方法、电路及应用其的恒流源驱动电路
US8941522B2 (en) * 2012-05-04 2015-01-27 Analog Devices Technology Segmented digital-to-analog converter having weighted current sources
CN104656734B (zh) * 2013-11-21 2017-02-15 瑞昱半导体股份有限公司 电流平衡装置与方法
CN105208730B (zh) * 2015-09-28 2018-04-13 无锡中感微电子股份有限公司 电流匹配的led驱动电路
CN105206226A (zh) * 2015-10-08 2015-12-30 俞德军 一种高精度电流驱动电路
US9887702B1 (en) * 2016-12-30 2018-02-06 Texas Instruments Incorporated High-speed dynamic element matching
US10042380B1 (en) * 2017-02-08 2018-08-07 Macronix International Co., Ltd. Current flattening circuit, current compensation circuit and associated control method
TWI750357B (zh) * 2018-03-23 2021-12-21 力智電子股份有限公司 電流鏡校正電路及電流鏡校正方法
CN110708809B (zh) * 2019-11-08 2021-07-23 四川遂宁市利普芯微电子有限公司 一种共阳led显示屏驱动芯片的恒流源产生电路
CN110767152B (zh) * 2019-11-08 2020-10-30 四川遂宁市利普芯微电子有限公司 一种led显示屏驱动芯片的恒流源产生方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985236A (zh) * 2023-03-17 2023-04-18 成都利普芯微电子有限公司 一种驱动芯片、驱动系统、电子设备

Also Published As

Publication number Publication date
US20230236616A1 (en) 2023-07-27
CN114967810A (zh) 2022-08-30
US12079020B2 (en) 2024-09-03

Similar Documents

Publication Publication Date Title
CN114489212A (zh) 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备
JP3315652B2 (ja) 電流出力回路
US7737675B2 (en) Reference current generator adjustable by a variable current source
CN114360451A (zh) 一种led显示屏恒流驱动电路、驱动芯片、电子设备
US7449873B2 (en) Voltage controlled current source device
CN113851077A (zh) 一种led显示屏恒流源驱动模组及恒流源增益控制方法
CN110767152B (zh) 一种led显示屏驱动芯片的恒流源产生方法
US11742811B2 (en) Operational amplifier offset trim
CN110168894B (zh) 一种调压电路
US7956679B2 (en) Differential amplifier with offset voltage trimming
CN110708809B (zh) 一种共阳led显示屏驱动芯片的恒流源产生电路
JP2011166724A (ja) 電流駆動回路およびそれを用いた発光装置
CN114420044B (zh) 一种恒流源驱动电路、驱动芯片、电子设备
US20070046589A1 (en) Current driver circuit for a current-driven type of image displayer
CN115985236B (zh) 一种驱动芯片、驱动系统、电子设备
US8149019B2 (en) Chopper type comparator and A/D converter
US11025229B2 (en) Compensation for binary weighted divider
US7639168B1 (en) Systems and methods for switch resistance control in digital to analog converters (DACs)
JP3499813B2 (ja) 電流セル型デジタル・アナログ変換器
KR102449361B1 (ko) 선형 전류 드라이버
JPH09139638A (ja) カレントミラー回路
JP2006197052A (ja) 電流セルマトリクス型ｄａ変換器
CN118574266A (zh) 一种基于pwm调节的多通道led恒流驱动电路及方法
KR20000029074A (ko) 듀티 사이클 제어 특성을 갖는 인버터 회로
US20040222842A1 (en) Systems and methods for generating a reference voltage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220513