CN114420044B - 一种恒流源驱动电路、驱动芯片、电子设备 - Google Patents

Abstract

本申请涉及一种恒流源驱动电路、驱动芯片、电子设备，该通道修调电路包括，参考电流产生电路，用于产生参考电流；偏置产生电路，与所述参考电流产生电路连接，用于产生第一偏置电压VD和第二偏置电压VGI；通道修调电路，对所述第一偏置电压VD进行修调得到第三偏置电压VDO；一个或多个恒流源输出通道，基于所述第二偏置电压VGI和第三偏置电压VDO输出目标电流，本申请可消除因运算放大器的输入失调电压导致不同通道间MOS管的漏端电压不同以及MOS管器件本身的参数失配造成的阈值电压偏差所形成的输出电流精度较低的问题。

Description

一种恒流源驱动电路、驱动芯片、电子设备

技术领域

本申请涉及集成电路技术领域，具体涉及一种恒流源驱动电路、驱动芯片、电子设备。

背景技术

恒流源电路主要是由输入级和输出级构成，输入级提供参考电流，输出级输出需要的恒定电流。恒流源电路就是要能够提供一个稳定的电流以保证其它电路稳定工作的基础。即要求恒流源电路输出恒定电流，因此作为输出级的器件应该是具有饱和输出电流的伏安特性。这可以采用工作于输出电流饱和状态的BJT或者MOSFET来实现。

参考图1是一种常用恒流源驱动产生电路，其中，R_EXT为芯片的外置电阻，设图中的所有放大器的增益无限大，恒流源的产生原理如下：

从Bandgap产生出需要的参考电位VREF1；NMOS管NM0的源端电位被放大器AMP1钳位到VREF1，所以流过PMOS管PM0的源漏电流大小为：I0＝VREF1/R_EXT；PMOS管PM1和PM0为电流镜，设电流镜的电流比例，即PMOS管PM1的源漏电流比PM0的源漏电流为K，那么所以PMOS管PM1的源漏电流大小为I1＝K*VREF1/R_EXT；恒流源通道开启时，放大器AMP3、AMP_C分别将NMOS管NM1、NM_C0的漏端电位钳位至VREF2，恒流源输出通道的NMOS管NM_C0的所有端口的电位与NMOS管NM1的所有端口的电位相同，通道的输出电流大小为NM1源漏电流大小的比例镜像，设镜像比例为J，那么恒流源通道此时的输出恒流大小(绝对值)为IOUT＝J*K*VREF/R_EXT。在一般的恒流源驱动芯片中，J*K为一个固定值，所以恒流源通道的输出恒流大小通常都是调整外置电阻R_EXT的电阻大小。

现有技术的缺陷在于：由于输出电流是由NM1和NM_C0构成的电流镜决定的，受限于艺偏差等因素的影响，使得各通道间存在电流一致性差的问题。

发明内容

本申请的目的在于克服现有技术的不足，提供一种恒流源驱动电路、驱动芯片、电子设备，主要用于解决各通道间存在的电流一致性差的问题。

基于分析可以发现，影响N+1个通道间电流一致性的因素包括：运算放大器的输入失调电压导致不同通道间MOS管的漏端电压不同；以及MOS管器件本身的参数失配造成的阈值电压偏差，本申请的目的是通过校准通道间MOS管的漏端电压来实现的：

本申请第一方面提供一种恒流源驱动电路，包括：

参考电流产生电路，用于产生参考电流；

偏置产生电路，与所述参考电流产生电路连接，用于产生第一偏置电压VD和第二偏置电压VGI；

通道修调电路，对所述第一偏置电压VD进行修调得到第三偏置电压VDO输出至所述恒流源输出通道；

一个或多个恒流源输出通道，基于所述第二偏置电压VGI和第三偏置电压VDO输出目标电流。

参考图1所示，本申请的第一偏置电压VD就是偏置产生电路中NM1的漏端电压，理论上VREF2＝VD。要保持输出通道的精度一致就要求输出通道中NM_C0漏端电压与第一偏置电压VD相等。由于运算放大器AMP_C的输入失调电压导致NM_C0漏端电压与第一偏置电压VD不相等，又由于NM_C0和NM1的本身的参数或制备工艺不同，使得两者电压即使相等其输出电流也不同。而NM_C0和NM1是由器件本身决定的，因此无法去调节电流，只能通过调节NM_C0漏端电压来实现输出电流的调节。以接入NM_C0漏端电压为第三偏置电压VDO，参考图1所示，运算放大器AMP_C同相输入端输入第一偏置电压VD，反相输入端与NM_C0漏端形成反馈，理论反相输入端电压为VD，实际上由于AMP_C的输入失调电压导致反向输入端电压不等于VD，我们假设他等于VD，则有VDO＝VD±IR，其中VD理解为固定常量(因为这个值是不变的，就使得VDO＝常量±变量，当常量固定时，只需调节变量就可得到所需的VDO，所以不用关心VD误差)，I为流经电阻的电流，R表示电阻的阻值，IR部分即为通道修调电路调节的部分，通过改边该电阻接入NM_C0漏端的端子选择实现正向调节或反向调节，当最终输出电流等于标准精度时，停止调节，该电压VDO即为最终修调后的电压，从而实现了输出电流的精度调节。

进一步的，所述通道修调电路包括：

一个修调输入端，输入所述第一偏置电压VD；

一个或多个修调输出端，输出所述第三偏置电压VDO；

压降调节电路，位于输入端和输出端之间，用于调节所述输入端和输出端之间的电压降。

进一步的，所述压降调节电路包括：

电阻；

校准电路，与所述电阻连接用于调节流经所述电阻的电流大小；

与所述电阻两端连接的选择器或开关，用于选择所述电阻某一端与所述修调输入端连接，对应的另一端则接所述修调输出端；

或；

所述压降调节电路包括：

a+b个依次串联的分压电阻，其中a、b为整数；；

选择器或开关，所述修调输入端连接在第a个分压电阻节点，选择器或开关用于选择其中一个分压电阻节点与所述修调输出端连接。

进一步的，所述校准电路包括：

电流源；

偏置电路，与所述电流源连接的用于产生偏置电流；

与所述偏置电路连接的第一校准电路和或第二校准电路，所述电阻连接在第一校准电路和第二校准电路之间，或直接连接在第一校准电路或第二校准电路所在路径中；

所述第一校准电路和第二校准电路的电流同步调节，使得流经所述电阻的电流也随之同步调节。

进一步的，所述第一校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第一镜像输出通道；

所述第二校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第二镜像输出通道；

所述电阻连接在M组第一镜像输出通道和M组第二镜像输出通道之间，每一组第一镜像输出通道和第二镜像输出通道均设置有受控开关，通过所述受控开关的切换调节接入所述电阻的电流大小。

进一步的，所述M组MOS管组件的镜像比例成2的指数倍递增，依次为2⁰、2¹……2^M-2、2^M-1。

进一步的，所述校准电路包括：

电压源；

电阻调节电路；

所述电压源、电阻调节电路、电阻形成电流通道；

或；

电流源；

电阻调节电路，用于调节所述电阻的阻值。

或；

进一步的，所述电阻调节电路包括依次串联的M组校准电阻，以及M路选择器，所述M路选择器用于控制接入所述电流通道的校准电阻个数以实现流经所述电阻的电流调节；

或，所述电阻调节电路为阻值可调的电阻。

进一步的，所述校准电路包括：

电压源；

电阻调节电路，所述电阻调节电路为阻值可调的电阻；

所述电压源、电阻调节电路、电阻形成电流通道。

本质上，本申请所提供的校准电路是调节流经电阻的电流大小，使得IR改变，同时也可以通过调节电阻R固定电流，使得IR改变以达到接入输出通道MOS管漏端电压的目的。

进一步的，所述恒流源输出通道包括：

与所述偏置产生电路形成镜像输出通道的MOS管阵列；

第一运算放大器，与所述通道修调电路连接，基于所述第一偏置电压VD将所述MOS管阵列的漏端电压钳位至所述第三偏置电压VDO。

进一步的，所述第一运算放大器的同相输入端与所述通道修调电路连接，使得第一偏置电压VD修调至第三偏置电压VDO输入第一运算放大器的同相输入端；

第一运算放大器的反相输入端与所述MOS管阵列的漏端连接；

或；

所述第一运算放大器的同相输入端输入所述第一偏置电压VD；

第一运算放大器反相输入端经所述通道修调电路与所述MOS管阵列的漏端连接。

进一步的，所述MOS管阵列包括：

第一MOS管，作为恒流源输出通道的输出开关；

X组第二MOS管，其中X为大于等于1的整数，所述第一MOS管的栅端与所述第一运算放大器输出端连接；

还包括一个电流控制电路，所述电流控制电路包括X个输出端，以及至少一个输入端，所述输入端接所述第二偏置电压VGI；

当对应输出端的控制信号有效时，其对应的输出端输出所述第二偏置电压VGI至对应第二MOS管的栅端，以调节该恒流源输出通道的镜像比例。

进一步的，所述通道修调电路的修调方式包括：基于寄存器或存储器修调控制信号的方式，或基于自动修调电路输出修调控制信号。

进一步的，所述自动修调电路包括修调控制电路、修调电路、第三MOS管、选择器；

所述第一运算放大器的输出信号经所述选择器二选一接入所述第三MOS管栅端或所述MOS管阵列的栅端；

所述修调电路用于输出修调电流至第三MOS管漏端，所述修调控制电路输入端连接所述第三MOS管漏端；

输出状态下，选择器接入第一运算放大器的输出信号至所述MOS管阵列的栅端；

修调状态下，选择器接入第一运算放大器的输出信号至第三MOS管栅端，修调控制电路基于第三MOS管的漏端电压控制所述通道修调电路进行电流调节。

本申请第二方面提供一种驱动芯片，包括如本申请第一方面提供所述的恒流源驱动电路。

本申请第三方面提供一种电子设备，包括如本申请第二方面提供所述的驱动芯片。

本申请的有益效果是：本申请所提供的解决方案，是基于所需电流进行输出通道MOS管漏端电压的调节，无视运算放大器的输入失调电压导致不同通道间MOS管的漏端电压不同以及MOS管器件本身的参数失配造成的阈值电压偏差的问题，输出一个恒定精准的电流。

附图说明

图1为现有技术恒流源驱动电路；

图2为本申请某一实施例恒流源驱动电路示意图；

图3为图2所示实施例的具体化的电路实例；

图4为本申请某一实施压降调节电路示意图；

图5为本申请某一实施校准电路示意图；

图6A为校准电路的某一具体实施电路图；

图6B为校准电路的另一具体实施电路图；

图7本申请另一实施例的校准电路示意图；

图8为图7所示实施例中电阻调节电路的某一体实施电路图；

图9为本申请另一实施例恒流源驱动电路示意图；

图10为图9所示实施例的另一具体化恒流源驱动电路图；

图11为图9所示实施例的再一具体化恒流源驱动电路图；

图12为本申请实施例电流控制电路和X组第二MOS管实例电路；

图13为图9所示实施例的具体化恒流源驱动电路图；

图14为图13修调通道电路中的压降调节电路；

图15为本申请实施例修调控制电路；

图16为图15的输出波形示意图。

具体实施方式

下面结合具体实施例进一步详细描述本申请的技术方案，但本申请的保护范围不局限于以下。

本实施例第一方面提供一种恒流源驱动电路，参考图2所示，包括参考电流产生电路、偏置产生电路、通道修调电路、一个或多个恒流源输出通道。参考电流产生电路用于产生参考电流；偏置产生电路与参考电流产生电路连接，用于产生第一偏置电压VD和第二偏置电压VGI；通道修调电路对第一偏置电压VD进行修调得到第三偏置电压VDO输出至恒流源输出通道；恒流源输出通道基于第二偏置电压VGI和第三偏置电压VDO输出目标电流，其具体电路如图3所示。其中，恒流源输出通道包括与偏置产生电路形成镜像输出通道的MOS管阵列；第一运算放大器，与通道修调电路连接，基于第一偏置电压VD将MOS管阵列的漏端电压钳位至第三偏置电压VDO。为使以下描述更清楚，先对恒流源输出通道进行详细描述参考包括第一MOS管NM_C1、X组第二MOS管、第一运算放大器，其中X为大于等于1的整数，第一MOS管NM_C1作为恒流源输出通道的输出开关，除此之外还用于消除静电；第二MOS管的栅端接第二偏置电压VGI；第一运算放大器AMP_C同相输入端接偏置产生电路产生的第一偏置电压VD，AMP_C反相输入端接通道修调电路，通道修调电路接第二MOS管漏端；AMP_C的输出端接第一MOS管NM_C1的栅端，通过控制AMP_C输出控制该恒流源输出通道的开启和关闭。较于图1所示的现有技术，本实施例中增加了一个通道修调电路，对恒流源输出通道中第二MOS管NM_C0的漏端电压进行调节，当X大于1时，各MOS管共漏端连接。通过调节第二MOS管NM_C0的漏端电压是实现输出电流的调节。

本实施例中还提供了一种的通道修调电路，包括一个修调输入端，输入第一偏置电压VD，一个或多个修调输出端，输出第三偏置电压VDO；压降调节电路，位于输入端和输出端之间，用于调节输入端和输出端之间的电压降。

参考图4所示，压降调节电路包括电阻R、校准电路、选择器或开关。校准电路与电阻R连接用于调节流经电阻的电流大小；选择器或开关与电阻R两端连接，用于选择电阻R某一端修调输入端连接，对应的另一端则接修调输出端。也就是电阻R的其中一端与第二MOS管NM_C0的漏端连接，另一端接第一偏置电压VD。如图4，将电阻R第一端用VTOP表示，第二端用VBOT表示，接入恒流源输出通道的电压用第三偏置电压VDO表示，选择器或开关分别与VTOP和VBOT连接，其中，VTOP经选择器或开关引出两个端子VD1和VDO2，VBOT经选择器或开关引出两个端子VD2和VDO1，从而形成了两个输入输出组合(不包括同一端既做输入又做输出的情形)，也就是VD1+VDO1和VD2+VDO2，其中，VD1和VD2与恒流源输出通道连接，更具体的说是与恒流源输出通道中MOS管的漏端连接，VDO1和VDO2与第一偏置电压VD连接，通过选择器或开关决定VD1+VDO1或VD2+VDO2。假设电流如图1中箭头方向所指，VD1+VDO1组合下VDO＝VD-IR，VD2+VDO2组合下，VDO＝VD+IR。也就是说通过选择器或开关控制第三偏置电压VDO是增大或减小。由于VD是固定的，因此增大或减小的数值则由IR决定，也就是调节电流或电阻R的数值，以实现电阻R两端的压降调节。如图4所示的，本实施例中的修调控制信号和选择信号都是基于所需的目标电流进行控制的，具体的将在后文做进一步的描述。值得说明的是VD1、VDO1、VD2、VDO2属于内部逻辑端子，在硬件电路中仅有VD和VDO两根引线。

可选的，在一些实施例中，校准电路包括电压源、电阻调节电路；所述电压源、电阻调节电路、电阻形成电流通道。

可选的，在一些实施例中，校准电路包括电流源、电阻调节电路，用于调节所述电阻的阻值。所述电阻调节电路包括依次串联的M组校准电阻，以及M路选择器，所述M路选择器用于控制接入所述电流通道的校准电阻个数以实现流经所述电阻的电流调节；或，所述电阻调节电路为阻值可调的电阻。

可选的，在一些实施例中，校准电路包括电压源；电阻调节电路，所述电阻调节电路为阻值可调的电阻；所述电压源、电阻调节电路、电阻形成电流通道。以下通过实施例具体说明。

如图5所示，一种具体的校准电路包括：电流源，偏置电路，第一校准电路和或第二校准电路。偏置电路与电流源连接的用于产生偏置电流，偏置电流用ICAL表示；电阻R连接在第一校准电路和第二校准电路之间，或电阻R连接在第一校准电路或第二校准电路形成的电流路径中；第一校准电路和第二校准电路的电流同步调节，使得流经电阻的电流也随之同步调节。其本质是以第一校准电路、电阻R、第二校准电路三者形成一条电流通道，其中第一校准电路和第二校准电路的电流大小同步调节，以使得该通道中的电流变化，以实现电阻R两端压降的变化，压降就等于IR。参考图6A所示，第一校准电路包括M组MOS管组件，每一组MOS管组件与偏置电路形成第一镜像输出通道；第二校准电路包括M组MOS管组件，每一组MOS管组件与偏置电路形成第二镜像输出通道；电阻R连接在M组第一镜像输出通道和M组第二镜像输出通道之间，每一组第一镜像输出通道和第二镜像输出通道均设置有修调开关S<M-1>，通过修调开关的切换调节接入电阻的电流大小。其具体的是，修调开关S<M-1>同步开启或关闭，以保持第一校准电路和或第二校准电路的电流大小同步，例如，在图6A中，同步开启S<0>、S<1>、S<2>，则流经电阻R的电流I＝K/T*VS<2:0>*ICAL，其中K/T*VS<2:0>表示对应MOS管组件的镜像比例。其中K/T为固定量，因此实际调节的就是VS<(M-1):0>的值，也就是对应MOS管组件中MOS管的数量，为了保证镜像比例精确统一，各MOS管组件中使用的MOS管参数相同。这里M即表示了调节精度，M越大调节的范围或者分辨率就越高。在图6A中，包括M+1组修调控制信号S<M:0>包括两种用途，其中S<M-1:0>用于修调开关导通或关闭的状态，通过控制第一校准电路和或第二校准电路与偏置电路形成的镜像输出的镜像比例实现电阻R两端的电流调节，另一组信号控制选择器/开关，对其单独命名为VS<M>，也就是通过VS<M>选择电阻R的第一端VTOP或第二端VBOT接入第二MOS管的漏端。

区别于图6A，在图6B中仅包括了第一校准电路，同样的也可以只包括第二校准电路，电阻R连接在由第一校准电路形成的镜像输出通道中，如此也能实现电阻R两端的电流调节。

同理的，在图8中S<M-1:0>用于控制选择器选择对应节点与电阻R连接，VS<M>的作用与图4所示实施例相同。区别于图6A和图8所示的实施例，在图8中包括了M个修调控制信号S<M-1:1>，M个修调控制信号S<M-1:1>均用于选择器实现节点选择。可选的，在一些实施例中，M组MOS管组件的镜像比例成2的指数倍递增，依次为2⁰、2¹……2^M-2、2^M-1，也就是MOS管组件中MOS管的数量依次为2⁰、2¹……2^M-2、2^M-1。在进行调节时，M组第一镜像输出通道和M组第二镜像输出通道的输出电流呈比例依次增大或减小。也就是必须按2⁰、2¹……2^M-2、2^M-1正序或倒序方式依次调节进行判断是否达到输出精度要求，不允许跳跃调节。

参考图7所示，本实施例还提供了另一种校准电路，其包括电压源、电阻调节电路，电压源、电阻调节电路、电阻R形成电流通道，这里的电流通道可变相理解为一个闭合回路，使得电阻R有电流形成。在本实施例的校准电路中，电压源为固定电压源，基于欧姆定律I＝U/R，当R值改变时，电流I值也随之改变。需要声明的是，本实施例中的电阻调节电路不是用于调节电阻R的值，而是调节该电流通道中的有效电阻值，电阻R的值为固定值，所以当电流变化时，电阻R两端压降也会发生改变。电阻调节电路最简单的方式就是控制接入其他电阻来实现，也就是通过增加或减少其他电阻的方式实现；或者说电阻调节电路本身就是一个阻值可调的电阻(例如滑动变阻器)。如图8所示，就给出了一种具体实现方式，电阻调节电路包括依次串联的M组校准电阻(等效于阻值可调的电阻)，以及M路选择器，M路选择器用于控制接入电流通道的校准电阻个数以实现流经电阻的电流调节。为了更进一步的提高调节精度的分辨率，接入的M组校准电阻要么每个校准电阻的阻值相同，要么呈指数倍或几何倍增长。

本实施例还提供了另一种压降调节电路，包括电流源、a+b个分压电阻、选择器Mux。区别于图6A和图8所给出的实施例，本实施例中电流是固定的，因此通过调节分压电阻的个数实现VDO的调节，参考图11所示，此时可理解为图4中的电阻R为等效电阻，a+b个分压电阻依次串联，第a个分压电阻节点接第一偏置电压VD，a+b个分压电阻各节点接入选择器Mux输入通道，选择器Mux的输出通道接恒流源输出通道的MOS管漏端，也就是作为第三偏置电压VDO输出。基于图11可以看出，当VDO节点位于VD上方时，VD＞VDO，反之，当VDO节点位于VD下方时，VD＜VDO，从而实现第三偏置电压VDO的增大或减小的调节，而具体的调节精度则基于分压电阻的节点选择，该选择由修调控制信号决定。值得说明的是，本申请及实施例钟校准电路的电流源或电压源可以是独立的，也可以是由驱动芯片的参考电流产生模块产生的电流或偏置产生电路产生的电压。

基于以上的实施例可以看出，压降调节电路是基于U＝IR的原理，固定电阻调节电流，或固定电流调节电阻的方式实现电压降的调节，当然，也可以电阻和电流同时调节。

如图1和图3所示的恒流源驱动电路中，存在以下缺陷：1、一般的恒流源驱动芯片的输出范围都比较宽，市场上的绝大部分芯片，最大输出值是最小输出值的10倍以上，此时的电流变化量是通过R_EXT来进行的调整，那么上面的I0、I1和IOUT的变化量都在10倍以上，R_EXT越小，I0、I1越大，即芯片的功耗越大。2、当输出电流很小时，各MOS管的|VGS|(VGS的绝对值)非常小，导致电流镜性能变差，输出的恒流源精度也会变差。3、为了满足最小输出电流的精度，需要增加MOS管的宽度和长度，也就是增加MOS管器件的面积，最有效的方法是增加长度；为了满足最大输出电流，需要增加MOS管的宽长比W/L，在增加长度的基础上，同时增加宽长比W/L，也就是宽度也必须增加，也就造成芯片面积很大；电流精度很难提升，因为电流精度正比于器件面积的算数平方根，而且由于生产工艺的原因，当面积增大到一定的量的时候，精度并不会一直提升。

为解决上述问题，本实施例中还提供了一种不使用外置电阻R_EXT调节参考电流I0的解决方案。参考图9所示，一种恒流源驱动电路包括参考电流产生电路、偏置产生电路、通道修调电路、一个或多个恒流源输出通道，以及一个电流控制电路，电流控制电路串联在偏置产生电路和恒流源输出通道之间，用于调节恒流源输出通道的电流大小。电流控制电路包括X个输出端，以及至少一个输入端，输入端接第二偏置电压VGI，当对应输出端的控制信号S[0:X-1]有效时，其对应的输出端输出第二偏置电压VGI至对应第二MOS管的栅端，通过改变接入的第二MOS管数量以调节该恒流源输出通道的镜像比例。这里的X与MOS管阵列中X取值相一致。参考图12所示，是电流控制电路的一种实现方式，电流控制电路包括一个输入端接入第二偏置电压VGI，X个输出端VGO[0]-VGO[X-1]，X个选择器或开关用于决定该输出端的导通或关闭，该输出端导通时则输出第二偏置电压VGI；对应的第二MOS管包括X组并联的NMOS管(NM_C0-NM_CX-1)，各NMOS管的栅端分别与一个输出端连接，当该输出端输出第二偏置电压VGI时，该NMOS管导通输出电流，通过控制接入的NMOS管个数决定输出电流与参考电流之间的镜像比例，因此无需外置电阻R_EXT即可实现输出电流的范围调节，节约了芯片面积。

以下，对参考电流产生电路、偏置产生电路、恒流源输出通道做具体说明，值得说明的是，在无特别强调的情况下，本申请中的参考电流产生电路、偏置产生电路、恒流源输出通道均不是特指某一具体电路，而是本领域技术人员能够实现并知晓的所有电路。参考图1、图3、图10、图11、图13中均包括参考电流产生电路、偏置产生电路、恒流源输出通道。

图1和图3中的参考电流产生电路由间隙电压源Band gap、运放AMP1以及一个NMOS管NM0组成，间隙电压源Band gap用于产生基准电压VREF，运放AMP1将NM0漏端电压钳位至VREF，此时在NM0的源漏通道间产生参考电流I0，参考电流用Iref表示。图1和图3中的参考电流I0＝VREF/R_EXT，其中R_EXT表示外置电阻。图10、图11和图13中，参考电流产生电路包括参考电流产生和修调电路、电流范围选择电路，用于输出范围精度可调的高精度参考电流。

偏置产生电路是基于参考电流I0和基准电压VREF产生偏置电流和偏置电压，如图1中，偏置产生电路由两个运放AMP2、AMP3、数个MOS管以及增益BUF1组成，其中AMP3反相输入端输入一个第二参考电压VREF2，用于将恒流源输出通道MOS管NM_C0漏端电压钳位至VREF2，为恒流源输出通道MOS管漏端提供第一偏置电压VD，AMP3输出端经过增益BUF1输出第二偏置电压VGI至恒流源输出通道MOS管NM_C0的栅端。参考图3所示，偏置产生电路与图1中基本相似，区别在于还包括一个第二参考电压VREF2的参考点位选择电路。区别于图1和图3，图10中偏置产生电路由间隙电压源Band gap、一个运放AMP3、一个NMOS管NM1和增益BUF1组成，其中间隙电压源Band gap用于产生参考电压VREF，其他工作原理基本相似。

参考图10与图12、图13，通道修调电路在具体应用中可以有多种连接方式的，具体可包括两种类型，通道修调电路可接在第一运算放大器AMP_C的同相输入端，也可以接在第一运算放大器AMP_C的反相输入端。方式1：第一运算放大器AMP_C的同相输入端与通道修调电路连接，使得第一偏置电压VD修调至第三偏置电压VDO输入第一运算放大器AMP_C的同相输入端；第一运算放大器的反相输入端与MOS管阵列的漏端连接。方式2：第一运算放大器AMP_C的同相输入端输入第一偏置电压VD；第一运算放大器AMP_C反相输入端经通道修调电路与MOS管阵列的漏端连接。以下根据图10、12、13作具体的解释说明。

参考图10、12、13所示，是一种恒流源驱动电路的另外三种实施例，区别在于通道修调电路的修调方式包括基于寄存器或存储器修调控制信号的方式，或基于自动修调电路输出修调控制信号。图11和图13即采用寄存器或存储器修调控制信号的方式，图10以及图2均采用的基于自动修调电路输出修调控制信号。

参考图12所示，利用寄存器修调恒流源输出电路电流MOS管漏端电压VDO，系统通过配置C[0:L]和S<M:0>，来设定所需通道电流输出IOUT[0:N]，由于工艺偏差等因素的影响，各通道IOUT不尽相同，并且会与预期值存在偏差；通道修调电路对VD电压进行微调，假定补偿寄存器为S<M:0>，其中包含1-bit失调补偿极性寄存器S<M>，和(M-1)-bit失调补偿寄存器S<M-1:0>；如果失调补偿极性寄存器S<M>＝1，则输出的VD<VDO；如果失调补偿极性寄存器S<M>＝0，则输出的VD<VDO，(M-1)-bit失调补偿寄存器S<M-1:0>控制VD补偿模块中电流的大小，不同大小的电流流过电阻产生不同大小的电压降，进而调节VDO和VD电压的差值，选择合适的S<M:0>使得IOUT与预期值的偏差在允许范围内，对每个通道依次执行上述步骤，则校准了所有通道的恒流源输出，任意输出电流范围内的电流都可以通过该方案校准通道间一致性。

参考图13所示，利用寄存器修调运放AMP_C正输入端电压VD，进而改变恒流源输出电路电流MOS管漏端电压VDO。系统通过配置C[0:L]和S<M:0>，来设定所需通道电流输出IOUT[0:N]，由于工艺偏差等因素的影响，各通道IOUT不尽相同，并且会与预期值存在偏差，通道修调模块对VD电压进行微调，假定补偿寄存器为S<M:0>，其中包含1-bit失调补偿极性寄存器S<M>，和(M-1)-bit失调补偿寄存器S<M-1:0>；如果失调补偿极性寄存器S<M>＝1，则输出的VDO<VD；如果失调补偿极性寄存器S<M>＝0，则输出的VD<VDO；参考图14所示，(M-1)-bit失调补偿寄存器S<M-1:0>通过MUX来选择电阻接在不同的分压电阻节点之后输出VDO，由于相同大小的电流流过不同长度的电阻串产生不同大小的电压降，进而调节VDO和VD电压的差值，选择合适的S<M:0>使得IOUT与预期值的偏差在允许范围内。

参考图10和图2所示的实施例，是采用自动修调电路的方式实现，自动修调电路包括修调控制电路、修调电路、第三MOS管、选择器；第一运算放大器的输出信号经选择器二选一接入第三MOS管栅端或MOS管阵列的栅端；修调电路用于输出修调电流至第三MOS管漏端，修调控制电路输入端连接第三MOS管漏端；输出状态下，选择器接入第一运算放大器的输出信号至MOS管阵列的栅端；修调状态下，选择器接入第一运算放大器的输出信号至第三MOS管栅端，修调控制电路基于第三MOS管的漏端电压控制通道修调电路进行电流调节。第一运算放大器AMP_C的输出信号经选择器二选一接入第三MOS管NM_C栅端或第一MOS管NM_C1栅端；修调电路用于输出修调电流至第三MOS管漏端，三MOS管源端与电流校准电路连接；电流校准控制电路输入端连接第三MOS管NM_C漏端。输出状态下，选择器接入第一运算放大器的输出信号至第一MOS管栅端；校准状态下，选择器接入第一运算放大器的输出信号至第三MOS管栅端，电流校准控制电路基于第三MOS管的漏端电压控制电流校准电路进行电流调节。第三MOS管的漏端电压用V_FLAG表示，此时，第三MOS管的漏端与修调电路来连接，修调电路产生的是一个高精度目标电流IREF，恒流输源输出通道的电流就等于第三MOS管的漏端电流，用IOUT表示，N+1个通道用IOUT[0:N]表示。IREF是修调到设定电流精度的基准电流，理想情况下，通道输出电流IOUT[0:N]与该基准电流IREF被设定的电流值相同；由于芯片间和通道间各种非理想因素引起的电流偏差,导致各通道输出电流IOUT[0:N]都与IREF存在电流偏差，因此需要逐通道进行电流校准；当校准某个通道校准时，AMP_C的输出断开与NM_C1的连接，同时连接到NM_C的栅端，此时IREF接入电流校准控制电路。如果IOUT>IREF，NM_C的漏端电压V_FLAG很低，会被校准控制电路识别为0，进而通过调节S<M:0>来减小IOUT；如果IOUT<IREF，NM_C的漏端电压V_FLAG很高，会被电流校准控制电路识别为1，进而通过调节S<M:0>来增加IOUT，直至IOUT调节到与IREF接近的精度范围内，系统停止调节S<M:0>，并将校准值进行锁存。待通道校准结束，AMP_C的输出断开与NM_C的连接，重新连接到NM_C1的栅端，此时，该通道可以进行正常显示。其中，OE[0:N]即为使能控制信号，用于控制对应恒流源输出通道的开启或关闭。

参考图13所示，区别于图10和图12所示的实施例，通道修调电路接在第一运算放大器AMP_C的同相输入端，直接将第一偏置电压VD进行修调得到第三偏置电压VDO，此时第一运算放大器AMP_C的反相输入端与MOS管阵列的漏端连接，相当于第一运算放大器AMP_C直接将第二MOS管的漏端电压钳位至第三偏置电压VDO。第一偏置电压VD经分压电阻进行分压得到第三偏置电压VDO，通过选择器选择不同的分压电阻输出，以得到不同的第三偏置电压VDO。值得说明的是以上实施例均是基于共阳极驱动芯片为例进行的演示说明，对于共阴极芯片，本申请所提供的方案同样适用，区别仅在于MOS管的类型不同，共阳极芯片中输出通道以NMOS作输出，共阴极用PMOS管作输出，其他MOS管类型对应翻转即可。

具体如图15所示，给出了修调控制电路的控制原理，图示中以补偿寄存器包含5bit修调控制信号为例，实际可以为任意bit数。CLK是控制时钟，通过D触发器依次产生起始时刻不同的时钟信号CKS<5>-CKS<0>以及END_FLAG信号，END_FLAG信号用于结束校准功能(END_FLAG高电平进入校准，低电平结束校准)。当END_FLAG(高电平)有效后，通过D触发器导致LOCK信号变为高电平，锁定了或逻辑门，使得CKSi<5:0>不再翻转，在此时刻之前，LOCK信号为低电平，CKS<5:0>输出为信号CKSi<5:0>。本控制电路采集V_FLAG信号并将其依次存储进补偿寄存器VS<4:0>的每一bit中，各信号输出逻辑参考图16所示。

补偿寄存器S<4:0>，其中包含1bit失调补偿极性寄存器S<4>，和4bit失调补偿寄存器S<3:0>；如果失调补偿极性寄存器S<4>＝1，则输出的VDO>VD；如果失调补偿极性寄存器S<4>＝0，则输出的VDO<VD。4bit失调补偿寄存器S<3:0>控制校准电路中电流的大小，不同大小的电流流过电阻产生不同大小的电压降，进而调节VDO和VD电压的差值，EN信号初始为低电平，D触发器复位，控制电路不工作。当EN信号变为高电平，开始进行电流校准。

如果初始IOUT<IREF，V_FLAG＝1，CLKSi<5>上升沿采集V_FLAG，并将其存储到VS<4>，失调补偿极性寄存器S<4>＝1，则输出的VDO>VD，VDO增加则IOUT增加，缩小了与IREF的偏差；下一个时钟周期，如果IOUT>IREF，V_FLAG＝0，CLKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，S<3>＝0；如果IOUT<IREF，V_FLAG＝1，CLKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，S<3>＝1，S<3:0>增加，导致电流校准电路中电流增加，VDO与VD电压差增加，VDO增大，导致IOUT增加，缩小了与IREF的偏差。依次进行下去，直至S<3:0>每一bit比较完成。

如果初始IOUT>IREF，V_FLAG＝0，CLKSi<5>上升沿采集V_FLAG，并将其存储到VS<4>，失调补偿极性寄存器S<4>＝0，则输出的VDO<VD；下一个时钟周期，如果IOUT>IREF，V_FLAG＝0，CLKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，经过一个反向器S<3>＝1，S<3:0>增加，导致电流校准电路中电流增加，VDO与VD电压差增加，VDO减小，导致IOUT减小，缩小了与IREF的偏差；如果IOUT<IREF，V_FLAG＝1，CLKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，经过一个反向器S<3>＝0，依次进行下去，直至S<3:0>每一bit比较完成。

下一轮电流校准开始之前，将EN信号置为低电平，则D触发器复位，lock信号变为低电平解除锁定状态。接下来重新将EN信号置为高电平，则开始了下一轮电流校准。

本实施例第二方面提供一种驱动芯片，包括如本申请第二方面的恒流源驱动电路，用于LED显示屏的恒流驱动芯片。

本实施例第三方面提供一种电子设备，包括如本申请第三方面的驱动芯片，具体可以是显示屏设备、LED广告牌等。

以上仅是本申请的优选实施方式，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (15)

1.一种恒流源驱动电路，其特征在于，包括：

参考电流产生电路，用于产生参考电流；

偏置产生电路，与所述参考电流产生电路连接，用于产生第一偏置电压VD和第二偏置电压VGI；

通道修调电路，对所述第一偏置电压VD进行修调得到第三偏置电压VDO；

一个或多个恒流源输出通道，基于所述第二偏置电压VGI和第三偏置电压VDO输出目标电流；

所述恒流源输出通道包括：

与所述偏置产生电路形成镜像输出通道的MOS管阵列；

第一运算放大器，与所述通道修调电路连接，基于所述第一偏置电压VD将所述MOS管阵列的漏端电压钳位至所述第三偏置电压VDO。

2.根据权利要求1所述的一种恒流源驱动电路，其特征在于，所述通道修调电路包括：

一个修调输入端，输入所述第一偏置电压VD；

一个或多个修调输出端，输出所述第三偏置电压VDO；

压降调节电路，位于输入端和输出端之间，用于调节所述输入端和输出端之间的电压降。

3.根据权利要求2所述的一种恒流源驱动电路，其特征在于，所述压降调节电路包括：

电阻；

校准电路，与所述电阻连接用于调节流经所述电阻的电流大小；

与所述电阻两端连接的选择器或开关，用于选择所述电阻某一端与所述修调输入端连接，对应的另一端则接所述修调输出端；

或；

所述压降调节电路包括：

a+b个依次串联的分压电阻，其中a、b为整数；

选择器或开关，所述修调输入端连接在第a个分压电阻节点，选择器或开关用于选择其中一个分压电阻节点与所述修调输出端连接。

4.根据权利要求3所述的一种恒流源驱动电路，其特征在于，所述校准电路包括：

电流源；

偏置电路，与所述电流源连接的用于产生偏置电流；

与所述偏置电路连接的第一校准电路和或第二校准电路，所述电阻连接在第一校准电路和第二校准电路之间，或直接连接在第一校准电路或第二校准电路所在路径中；

所述第一校准电路和第二校准电路的电流同步调节，使得流经所述电阻的电流也随之同步调节。

5.根据权利要求4所述的一种恒流源驱动电路，其特征在于，所述第一校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第一镜像输出通道；

所述第二校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第二镜像输出通道；

所述电阻连接在M组第一镜像输出通道和M组第二镜像输出通道之间，每一组第一镜像输出通道和第二镜像输出通道均设置有受控开关，通过所述受控开关的切换调节接入所述电阻的电流大小。

6.根据权利要求5所述的一种恒流源驱动电路，其特征在于，所述M组MOS管组件的镜像比例成2的指数倍递增，依次为2⁰、2¹……2^M-2、2^M-1。

7.根据权利要求3所述的一种恒流源驱动电路，其特征在于，所述校准电路包括：

电压源；

电阻调节电路；

所述电压源、电阻调节电路、电阻形成电流通道；

或；

电流源；

电阻调节电路，用于调节所述电阻的阻值。

8.根据权利要求7所述的一种恒流源驱动电路，其特征在于，所述电阻调节电路包括依次串联的M组校准电阻，以及M路选择器，所述M路选择器用于控制接入所述电流通道的校准电阻个数以实现流经所述电阻的电流调节；

或，所述电阻调节电路为阻值可调的电阻。

9.根据权利要求3所述的一种恒流源驱动电路，其特征在于，所述校准电路包括：

电压源；

电阻调节电路，所述电阻调节电路为阻值可调的电阻；

所述电压源、电阻调节电路、电阻形成电流通道。

10.根据权利要求1所述的一种恒流源驱动电路，其特征在于：

所述第一运算放大器的同相输入端与所述通道修调电路连接，使得第一偏置电压VD修调至第三偏置电压VDO输入第一运算放大器的同相输入端；

第一运算放大器的反相输入端与所述MOS管阵列的漏端连接；

或；

所述第一运算放大器的同相输入端输入所述第一偏置电压VD；

第一运算放大器反相输入端经所述通道修调电路与所述MOS管阵列的漏端连接。

11.根据权利要求10所述的一种恒流源驱动电路，其特征在于：

所述MOS管阵列包括：

第一MOS管，作为恒流源输出通道的输出开关；

X组第二MOS管，其中X为大于等于1的整数，所述第一MOS管的栅端与所述第一运算放大器输出端连接；

还包括一个电流控制电路，所述电流控制电路包括X个输出端，以及至少一个输入端，所述输入端接所述第二偏置电压VGI；

当对应输出端的控制信号有效时，其对应的输出端输出所述第二偏置电压VGI至对应第二MOS管的栅端，以调节该恒流源输出通道的镜像比例。

12.根据权利要求1-11任一项所述的一种恒流源驱动电路，其特征在于，所述通道修调电路的修调方式包括：基于寄存器或存储器修调控制信号的方式，或基于自动修调电路输出修调控制信号。

13.根据权利要求1或10或11所述的一种恒流源驱动电路，其特征在于：

所述通道修调电路的修调方式包括基于自动修调电路输出修调控制信号；

所述自动修调电路包括修调控制电路、修调电路、第三MOS管、选择器；

所述第一运算放大器的输出信号经所述选择器二选一接入所述第三MOS管栅端或所述MOS管阵列的栅端；

所述修调电路用于输出修调电流至第三MOS管漏端，所述修调控制电路输入端连接所述第三MOS管漏端；

输出状态下，选择器接入第一运算放大器的输出信号至所述MOS管阵列的栅端；

修调状态下，选择器接入第一运算放大器的输出信号至第三MOS管栅端，修调控制电路基于第三MOS管的漏端电压控制所述通道修调电路进行电流调节。

14.一种驱动芯片，其特征在于，包括如权利要求1-13任一项所述的恒流源驱动电路。

15.一种电子设备，其特征在于，包括如权利要求14所述的驱动芯片。