KR20070122416A - 피드백 회로망 및 그 구조체 형성 방법 - Google Patents
피드백 회로망 및 그 구조체 형성 방법 Download PDFInfo
- Publication number
- KR20070122416A KR20070122416A KR1020070063143A KR20070063143A KR20070122416A KR 20070122416 A KR20070122416 A KR 20070122416A KR 1020070063143 A KR1020070063143 A KR 1020070063143A KR 20070063143 A KR20070063143 A KR 20070063143A KR 20070122416 A KR20070122416 A KR 20070122416A
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- value
- output
- transistor
- resistors
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
일실시예에서, 제어 워드에 응답하여 전압 분할기의 값을 조정하도록 전압 조정기의 피드백 회로망이 구성된다.
제어 워드, 전압 조정기, 전압 분할기, 피드백 회로망
Description
도 1은 본 발명에 따른 전압 조정기를 포함하는 전원 시스템의 일부의 실시예를 개략적으로 도시한 도면.
도 2는 본 발명에 따른, 도 1의 전원 시스템의 일부를 포함하는 반도체 장치의 확대 평면도를 개략적으로 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명*
11...부하 16...조정기
19...출력 17...전압 입력
18...전압 리턴 26...오차 증폭기
23...파워 온 리셋 회로
<관련 출원에 대한 상호 참조>
본 출원은, 발명자가 Brian Ballweber 등이며, 일부 발명자들은 본원과 동일 이며 본원의 양수인과 동일이며, 본원과 동시에 출원된 발명의 명칭이 "METHOD OF FORMING A PROGRAMMABLE VOLTAGE REGULATOR AND STRUCTURE THEREFOR"인 출원에 관련되어 있으며 이는 본 명세서에 참조로 포함하는 것으로 한다.
본 발명은 일반적으로 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 장치 및 그 구조체 형성 방법에 관한 것이다.
종래, 반도체 산업에서는 다양한 방법 및 구조를 이용하여 출력 전압을 원하는 목표 값으로 조정하는 전압 조정기를 형성하였다. 전압 조정기는 일반적으로, 소정의 방법을 이용하여 출력 전압 값을 감지하며, 또한 출력 전압을 목표 값으로 조정하는 것을 용이하게 하기 위해 이용되는 오차 신호를 형성하는 오차 증폭기를 포함하였다. 전압 조정기를 제조하는 데에 이용되는 제조 프로세스에서는 일반적으로, 전압 조정기 회로에서 이용되는 구성 요소들의 정확한 값들을 종종 변동시키는 제조 허용 오차를 갖는다. 이들 제조 변동으로 인해 전압 조정기가 동작 중일 때 출력 전압 값에 바람직하지 못한 변동이 발생하게 되었다.
따라서, 전압 조정기를 제조하는 데에 이용되는 프로세스로부터 발생된 변동과, 출력 전압 값에 영향을 미칠 수 있는 그 밖의 다른 변동을 보상하기 위해 전압 조정기를 조절하는 것을 용이하게 해주는 전압 조정기 구조체 형성 방법을 갖는 것이 바람직하다.
도면의 도시를 간단하고 명료하게 하기 위해, 도면들 내의 구성 요소들은 반 드시 일정 비율로 도시하지는 않았으며, 서로 다른 도면들 내의 동일 참조 부호는 동일 구성 요소를 나타낸다. 또한, 널리 공지되어 있는 단계들 및 구성 요소들의 설명 및 상세는 설명을 단순화하기 위해 생략된다. 본원에 기재된, 전류 전달 전극은, MOS 트랜지스터의 소스나 드레인, 또는 바이폴라 트랜지스터의 이미터나 컬렉터, 또는 다이오드의 캐소드나 애노드와 같은 장치를 통해 전류를 전달하는 해당 장치의 한 구성 요소를 의미하며, 제어 전극은, MOS 트랜지스터의 게이트나 바이폴라 트랜지스터의 베이스와 같은 장치를 통해 전류를 제어하는 해당 장치의 한 구성 요소를 의미한다. 본원에서는 이들 장치를 소정의 N 채널 또는 P 채널 장치로서 설명하지만, 당업자라면 상보형 장치도 본 발명에 따라 가능하다는 것을 알 것이다. 당업자라면 본원에 개시된 "동안", "하면서" 및 "할 때"와 같은 단어가 행동을 개시하자마자 행동이 일어나는 것을 의미하는 정확한 용어가 아니라, 초기 행동에 의해 개시되는 반응 간에 전파 지연과 같은 조금 작지만 상당한 지연이 있을 수도 있다는 것을 알 것이다.
도 1은 선형 전압 조정기(16)를 포함하는 전원 시스템(10)의 예시적인 형태의 일부의 실시예를 개략적으로 도시한 도면이다. 조정기(16)는, 조정기(16)가 제조되어 반도체 패키지 내에 조립된 후에 조절될 수 있는 피드백 회로망을 포함한다. 이러한 조절은, 조정기(16)의 구성 요소들의 값에 대한 제조 변동, 및 조정기(16)가 반도체 패키지 내에 조립되는 동안에 유발된 변동과 같은, 조정기(16) 구성 요소들의 변동을 보상하는 것을 용이하게 해준다. 전원 시스템(10)은 일반적으로, dc 전압 등의 전력을 전력 입력 단자(12)와 전력 리턴 단자(13) 간에 수신하고 조정된 전압을 부하(11)에 공급하는데, 이 부하(11)는 조정기(16)의 출력(19)에 접속되어 있다.
조정기(16)는 전압 입력(17)과 전압 리턴(18) 간의 전력을 수신하는데, 이들 전압 입력(17)과 전압 리턴(18)은 통상적으로 각 단자(12, 13)에 접속되어 있다. 조정기(16)는 통상적으로, 출력(53) 상에 센스 신호(Vs)를 형성하여 출력(19) 상에 출력 전압 값을 나타내는 프로그램가능 피드백 회로망(66)을 포함한다. 센스 신호(Vs)와 출력 전압 간의 관계는 회로망(66)의 프로그램가능성으로 인해 조절될 수 있다. 조정기(16)는 또한 오차 증폭기(26), 파워 온 리셋 회로(power-on reset circuit)(또는 POR)(23), 및 기준 신호 생성기(24)를 포함한다. 기준 신호 생성기(24)는 밴드 갭 기준 신호 회로와 같은 널리 공지된 각종 기준 신호 회로 중 어느 것이라도 된다. 증폭기(26)는 일반적으로, 상호컨덕턴스 증폭기로서 형성되며, 증폭기(26)에 대한 이득을 조정하고 주파수 보상을 제공하기 위해 접속된 임피던스를 갖는다. 증폭기(26)는 출력(53)으로부터 센스 신호(Vs)를 수신하고 기준 신호 생성기(24)로부터 기준 신호를 수신하고 트랜지스터(70)와 같은 패스 소자를 제어하는 구동 신호를 형성하여 출력 전압 값을 조정한다. 조정기(16)는 또한, 출력(22)에 내부 동작 전압을 제공하는 내부 동작 전압 조정기(21)를 포함할 수 있으며, 이 내부 동작 전압은 동작 소자(30)와 같은, 조정기(16)의 몇몇 구성요소들을 동작시키는 데에 이용된다. 조정기(21)는 선택적인 것이며 일부 실시예들에서는 포함되지 않을 수도 있다.
당업자라면, 조정기(16)의 각종 구성 요소들이, 출력(19)에 형성되는 출력 전압 값에 영향을 미칠 수 있는 제조 변동을 가짐을 알 것이다. 예를 들면, 증폭기(26)는 증폭기(26)의 동작에 영향을 미치는 입력 오프셋 전압을 가질 수도 있으며, 혹은 기준 신호 발생기(24)는 원하는 값으로부터 수 밀리 볼트만큼 벗어난 기준 전압을 가질 수도 있으며, 혹은 트랜지스터(70)의 이득이 원하는 이득으로부터 수 퍼센트만큼 벗어날 수도 있다. 이들 제조 변동 중 임의의 변동 또는 이들 변동 모두는 출력(19) 상의 출력 전압 값에 영향을 미친다. 회로망(66)의 구성은, 이들 제조 변동과, 조정기(16)를 반도체 패키지 내에 조립하는 동안 유발되는 변동과 같은 그 밖의 다른 변동을 보상하기 위해 출력(53) 상의 센스 신호 값을 조절하는 것을 용이하게 해준다. 이들 임의의 변동이 출력(19) 상에 형성되는 출력 전압 값에 영향을 미친다.
프로그램가능 피드백 회로망(66)은, 미세 트림 저항기(54)와 직렬로 출력(19)과 리턴(18) 사이에 접속되는 대략 조절(coarse adjust) 저항기(40)에 의해 형성되는 전압 분할기를 포함한다. 이하로부터 상세히 알 수 있는 바와 같이, 저항기들(40, 54)은 전압 분할기를 위해, 제1 및 제2 저항(R1 및 R2) 각각을 제공하여 센스 전압(Vs)을 형성한다. 저항기들(40, 54)은, 제1 및 제2 저항(R1 및 R2)의 값과 센스 신호(Vs)의 값을 조절하여 출력 전압 값의 변동을 보상하도록 프로그램가능하다. 회로망(66)은 또한, 전압 분할기의 제1 및 제2 저항(R1 및 R2)의 값을 선택하는 것을 돕는 제어 워드를 저장하는 데에 이용되는 저장 소자(30)를 통상적으로 포함한다. 제어 워드는 일반적으로, 조정기(16)의 외부 회로로부터 데이터 입력(27) 및 클럭 입력(28)을 통해 저장 소자(30)로 저장된다. 외부 데이터는 일 반적으로 입력(27)에 제공되며, 클럭 신호가 입력(28)에 인가되어 데이터를 저장 소자(30)에 전달한다. 저장 소자(30)는, 직렬-병렬 시프트 레지스터 또는 플래시 EPROM 등의 비휘발성 메모리를 포함하여 각종 널리 공지된 저장 소자들 중 임의의 하나일 수 있다. 다른 실시예들에서는, ROM 또는, 저장 소자(30)에 이용될 수 있는 그 밖의 다른 유형의 저장 장치에 데이터 워드가 영구적으로 저장될 수도 있다.
저항기(54)는 고정 저항기(59)(R1F)와 복수의 트림 저항기(55-58)를 포함하는데, 이들은 선택적으로 결합되어 저항 분할기의 제1 저항(R1) 또는 제2 저항(R2)의 일부로 된다. 고정 저항기(59)는 또한 R1F로 표시되며, 복수의 트림 저항기도 또한 트림 저항기 R1T1 내지 R1TM으로 표시되는데, 여기서 M은 트림 저항기들의 수를 나타낸다. 저장 소자(30) 내의 제어 워드 값에 응답하여 출력(53)을 트림 저항기들(55-58) 중 하나에 선택적으로 결합시키기 위해 트랜지스터들(61-65)과 같은 복수의 트림 스위치가 이용된다. 저항기(40)는 고정 저항기(42)(R2F) 및 복수의 선택가능 저항기 세그먼트(43-46)를 포함한다. 고정 저항기(42)는 또한 R2F로 표시되며, 복수의 저항기 세그먼트도 또한 저항기 세그먼트들 R2S1 내지 R2SN으로 표시되는데, 여기서 N은 저항기 세그먼트들의 수를 나타낸다. 저장 소자(30)로부터의 제어 워드 값에 응답하여 트랜지스터들(48-51)과 같은 복수의 세그먼트 스위치가 선택적으로 인에이블 또는 디스에이블되어 저항기 세그먼트들(43-46)을 고정 저항기(42)에 직렬로 결합시킨다.
출력 전압 값은 이하의 식으로 나타낸 바와 같이, 전압 분할기의 제1 및 제2 저항과 기준 전압에 관련된다.
Vs = Vo(R1/(R1+R2))
이에 따라,
Vo = Vs(1+(R2/R1))
으로 된다. 조정기(16)는 Vs를 거의 Vref와 동일하게 되도록 제어하기 때문에,
Vo = Vref(1+(R2/R1))
으로 된다.
상기 식은, 전압 분할기의 제1 저항(R1) 및 제2 저항(R2)의 값들을 조절함으로써 출력 전압 값이 조절될 수 있음을 나타낸다. 전압 분할기의 제1 저항(R1) 및 제2 저항(R2)의 값은 이하의 식에 의해 저항기들(40, 54)의 값들과 연관된다.
R1 = R1F + R1T(m)
R2 = R2F + R2S(n) + R1T(M-m)
여기서,
R1F : 고정 저항기(59)의 값
R1T : 각 트림 저항기(55-58)의 값
M : 트림 저항기(55-58)의 총 개수
m : 고정 저항기(59)(R1F)와 출력(53) 사이에 접속되어 있는 트림 저항기(55-58)의 개수
R2F : 고정 저항기(42)의 값
R2S : 세그먼트(43-46)의 각 세그먼트 값
N : 세그먼트(43-46)의 총 개수
n : 트랜지스터(48-51)에 의해 단락되지 않아서 고정 저항기(42)(R2F)와 직렬로 접속되는 세그먼트(43-46)의 개수
전술한 R1 및 R2에 대한 수식으로부터 알 수 있는 바와 같이, 저항기(54)의 제1 부분은 저항 R1 용으로 이용되며, 저항기(54)의 나머지는 저항 R2 용으로 이용된다. 더 많은 트랜지스터들(48-51)을 인에이블시키면 저항 R2 값이 감소하며, 더 적은 트랜지스터들(48-51)을 인에이블시키면 저항 R2 값이 증가한다. 트랜지스터들(61-65)이 인에이블 및 디스에이블되어 출력(53)의 위치가 트림 저항기들(55-58) 중 하나로부터 다른 하나로 이동되면, R1 및 R2 양쪽 모두의 값이 변화된다. 출력(53)의 위치를 저항기(40) 쪽으로 이동시키면 저항 R1은 증가하고 저항 R2는 감소하며, 출력(53)의 위치를 고정 저항기(59) 쪽으로 이동시키면 저항 R1은 감소하며 저항 R2는 증가한다. 예를 들면, 트랜지스터(62)를 인에이블시켜 출력(53)을 트림 저항기(55)에 결합시킴으로써, 제1 저항(R1) 값이 저항기(59) 값과 트림 저항기(55) 값을 합한 값이 되고, 제2 저항(R2) 값이 트림 저항기들(56, 57, 58)의 값을 합한 값이 된다. 따라서, R1 및 R2의 값은 제어 워드 값에 응답하여 선택적으로 결정된다.
전압 분할기의 제1 및 제2 저항(R1 및 R2) 값이 제어 워드에 의해 결정되기 때문에, 이하의 수식으로 나타낸 바와 같이 출력 전압 값도 또한 제어 워드 값에 의해 제어된다.
R1 및 R2에 대한 수식을 Vo에 대한 수식에 다시 삽입하면,
Vo = Vref(1+((R2F + R2S(n) + R1T(M-m))/(R1F + R1T(m))))
으로 된다.
조정기(16)가 반도체 패키지 내에 조립된 후에, 저장 소자(30)에 제어 워드가 저장될 수 있으며 출력 전압 값이 측정될 수 있다. 출력 전압이 올바르지 않을 경우, 저장 소자(30) 내에 새로운 제어 워드를 기입할 수 있으며 출력 전압을 다시 테스트할 수 있다. 이 절차는 원하는 출력 전압 값을 얻을 때까지 반복될 수 있다. 올바른 출력 전압이 일단 얻어지면, 그 제어 워드가 저장 소자(30) 내에 유지될 수 있다.
바람직한 실시예에서, POR(23)은 저장 소자(30) 내에 저장된 제어 워드를 디폴트 값으로 설정하여 출력(19) 상의 출력 전압 값이 최소로 되게 한다. 이 바람직한 실시예에서, 제어 워드의 디폴트 값은 모든 세그먼트 트랜지스터들(48-51)을 인에이블시키고 회로망(66)의 출력(53)을 저항기(54)의 트림 저항기들의 미드포인트(midpoint)에 접속시킨다. 이 바람직한 실시예에서는 또한, 트림 저항기들(55-58)의 각 스텝이, 고정 저항기들(42, 59)의 전체 값과, 저항기(42) 값에 추가되는 세그먼트들(43-46)의 값을 합한 값에 대한 고정 비율을 나타내도록 고정 저항기(42, 59)의 값, 각 세그먼트(43-46)의 값, 및 각 트림 저항기(55-58)의 값이 선택된다. 트림 저항기(55-58)의 각 스텝에 대한 이 고정 비율로 인해, 출력 전압 값을 어떻게 조정할지를 결정해야 하는 복잡함이 감소된다.
일 실시예에서, 기준 신호 생성기(24)의 목표 값은 약 0.6 V 이었으며, 출력 전압의 목표 값은 약 0.8 V 이었으며, 고정 저항기(59) 값은 약 208,000 ohm 이었 으며, 트림 저항기(55-58)와 같은 트림 저항기가 32개 있었으며, 각 트림 저항기 값은 약 2000 ohm 이었다. 고정 저항기(42) 값은 약 48,000 ohm 이었으며, 저항기 세그먼트(43-46)와 같은 저항기 세그먼트가 84개 있었으며, 각 저항기 세그먼트의 값은 약 20,000 ohm 이었다. 제어 워드의 디폴트 값은 트랜지스터(48-51)와 같은 84개의 세그먼트 트랜지스터 모두를 인에이블시켰으며, 트랜지스터(61-65)와 같은 트림 트랜지스터중 중간 트랜지스터를 인에이블시켰다. 이 디폴트 상태는, 저항 분할기의 저항 R1 및 R2에 대해 이하의 값을 제공하였다.
R1 = R1F+R1T(m) = 208,000+2,000(16) = 240,000 ohms
R2 = R2F+R2S(n) + R1T(M-m) = 48,000+20,000(0)+2,000(16) =80,000 ohms
여기서,
M=32,
m=16,
R2F=208,000 ohms,
R2S=20,000 ohms,
N=84 및
n=0이다.
이 결과 생성된, 출력(19) 상의 출력 전압 값은,
Vo=Vref(1+((R2F+R2S(0)+R1T(16))/(R1F+R1T(16))))
=0.605(1+(80/240)) = 0.605(1.333) = 0.8066
대략 조정 저항기(40) 내의 모든 저항기들(43-46)이 동일한 값을 갖는 것으 로 설명되어 있지만, 바람직한 실시예에서는 저항기들(43-46)은 모두 서로 다른 값을 갖는다. 각 저항기들(43-46)의 값을 서로 다르게 함으로써, 저항기 및 대응 출력 전압값의 대략 조정시에 더 큰 유연성을 제공하게 된다. 이 바람직한 실시예에서, 저항기들(43-46) 중 단락되지 않은 저항기들에 기인하는 저항기 값은 단락되지 않은 저항기 값들을 합한 값이다. 예를 들어, 저항기(43)는 20,000 ohm을 가질 수 있으며, 저항기(44)는 40,000 ohm을 가질 수 있으며, 저항기(45)는 70,000 ohm을 가질 수도 있다. 출력 전압 값을 원하는 목표 값으로 조정하기 위해, 그 다음 많은 수의 트림 트랜지스터를 인에이블시켜 출력(53)을 저항기(54) 내의 하나의 트림 저항기만큼 위로 이동시킴으로써, 제1 저항 R1에 속하는 트림 저항기들의 수를 증가시킨 제어 워드를 저장 소자(30)에 기입하였으며, 이에 따라 이하의 수식으로 나타낸 바와 같이 R1 및 R2 양쪽 모두의 값이 변경되었다.
Vo = Vref(1+((R2F+R2S(0) + R1T(15))/(R1F+R1T(17))))
= 0.605(1+(48K+20K(0) +2K(15)/(208K+2K(17))))
=0.605(1+(78/242)) = 0.605(1.32231) = 0.8
이로부터 알 수 있는 바와 같이, 출력 전압 값을 조정하는 데에 있어, 트림 저항기들(55-58)의 값이 작을수록 미세 조정을 제공하게 되고, 세그먼트들(43-46)의 값이 클수록 대략적인 조정을 제공하게 된다.
조정기(16)에 대해 이 기능을 용이하게 하기 위해, 저항기(40)의 제1 단자를 출력(19)에 접속시켜서 저항기(42)의 제1 단자에 접속되게 한다. 저항기(42)의 제2 단자를 트랜지스터(48)의 드레인 및 저항기 세그먼트(43)의 제1 단자에 공통 접 속시킨다. 저항기 세그먼트(43)의 제2 단자를 트랜지스터(49)의 드레인 및 저항기(44)의 제1 단자에 공통 접속시킨다. 저항기(44)의 제2 단자를 트랜지스터(50)의 드레인 및 저항기(45)의 제1 단자에 공통 접속시킨다. 저항기(45)의 제2 단자를 트랜지스터(51)의 드레인 및 저항기(46)의 제1 단자에 공통 접속시킨다. 저항기(46)의 제2 단자를 트랜지스터(51)의 소스, 트랜지스터(50)의 소스, 트랜지스터(49)의 소스, 트랜지스터(48)의 소스, 트랜지스터(65)의 소스, 및 저항기(58)의 제1 단자에 공통 접속시킨다. 저항기(58)의 제2 단자를 저항기(57)의 제1 단자 및 트랜지스터(64)의 소스에 공통 접속시킨다. 저항기(57)의 제2 단자를 트랜지스터(63)의 소스 및 저항기(56)의 제1 단자에 공통 접속시킨다. 저항기(56)의 제2 단자를 트랜지스터(62)의 소스 및 저항기(55)의 제1 단자에 공통 접속시킨다. 저항기(55)의 제2 단자를 트랜지스터(61)의 소스 및 저항기(59)의 제1 단자에 공통 접속시킨다. 저항기(59)의 제2 단자를 저항기(54)의 제2 단자에 접속시켜 리턴(18)에 접속되게 한다. 트랜지스터(61)의 드레인을 출력(53)(증폭기(26)의 비반전 입력에 접속됨), 트랜지스터(62)의 드레인, 트랜지스터(63)의 드레인, 트랜지스터(64)의 드레인, 및 트랜지스터(65)의 드레인에 공통 접속시킨다. 트랜지스터(61)의 게이트를 저장 소자(30)의 제1 출력에 접속시키고, 트랜지스터(62)의 게이트를 저장 소자(30)로부터의 제2 출력에 접속시키고, 트랜지스터(63)의 게이트를 저장 소자(30)의 제3 출력에 접속시키고, 트랜지스터(64)의 게이트를 저장 소자(30)의 제4 출력에 접속시키고, 트랜지스터(65)의 게이트를 저장 소자(30)의 제5 출력에 접속시킨다. 트랜지스터(51)의 게이트를 저장 소자(30)의 제6 출력에 접속 시키고, 트랜지스터(50)의 게이트를 저장 소자(30)의 제7 출력에 접속시키고, 트랜지스터(49)의 게이트를 저장 소자(30)의 제8 출력에 접속시키고, 트랜지스터(48)의 게이트를 저장 소자(30)의 제9 출력에 접속시킨다. 증폭기(26)의 반전 입력을 기준 신호 생성기(24)의 출력에 접속시킨다. 증폭기(26)의 출력은 트랜지스터(70)의 게이트에 접속되며, 트랜지스터(70)의 드레인은 출력(19)에 접속되며 소스는 입력(17)에 접속된다.
도 2는 반도체 다이(71) 상에 형성되는 반도체 장치 또는 집적 회로(75)의 일실시예의 일부의 확대 평면도를 개략적으로 도시한 도면이다. 조정기(16)는 다이(71) 상에 형성된다. 다이(71)는 또한, 도면의 간략함을 위해 도 2에 도시하지 않은 그 밖의 다른 회로들도 포함할 수도 있다. 본 기술 분야에 널리 공지된 반도체 제조 기술에 의해 다이(71) 상에 조정기(16) 및 장치 또는 집적 회로(75)가 형성된다. 일실시예에서, 조정기(16)는 5개의 외부 리드(예를 들면, 입력(17), 리턴(18), 출력(19), 및 입력들(27, 28))를 갖는 집적 회로로서 반도체 기판 상에 형성되며 6개의 리드 또는 단자를 갖는 반도체 패키지 내에 조립된다.
상기 모든 내용을 고려하면, 신규한 장치와 방법이 개시된다는 것을 명확하게 알 수 있다. 기타 특징들 중에서 무엇보다도, 출력 전압 값을 조정하는 프로그램가능 피드백 회로망을 형성하는 것이 포함된다. 피드백 회로망의 값을 프로그래밍함으로써 센스 신호(Vs)를 출력 전압에 연관시키는 센스 신호 전달 함수도 또한 프로그래밍하게 된다. 센스 신호 전달 함수를 프로그래밍함으로써 제조 허용오차에 기인하는 변동, 및 조정기를 최종 패키지 내에 조립하는 동안 유발되는 변동을 포함하여 조정기의 구성 요소 값의 변동에 대해 전압 조정기를 보상하는 것이 용이하게 된다.
특정 바람직한 실시예를 참조하여 본 발명의 주요 사항을 설명하였지만, 반도체 기술 분야의 당업자라면 다수의 다른 방법과 변경의 실행을 명확하게 행할 수 있을 것이다. 예를 들어, 제1 및 제2 저항이 바뀔 수도 있으며, 혹은 스위치들의 효과가 바뀌어서 저항 소자를 추가하거나 빼도록 스위치들이 디스에이블될 수도 있다. 특정 N 채널 MOS 트랜지스터에 대해 본 발명의 방법을 설명하였지만, 본 발명의 방법은 MOS, BiCMOS, 금속 반도체 FETs(MESFETs), HFETs 및 그 밖의 다른 트랜지스터 구조체 등의 기타 트랜지스터들에도 직접 적용 가능하다. 또한, 명세서의 명료함을 위해 명세서 전체에서 "접속된"이란 단어가 이용되지만, "결합된"이란 단어도 같은 의미를 갖는 것으로 의도된다. 따라서, "접속된"은 직접 접속 또는 간접 접속 중 어느 하나를 포함하는 것으로 해석되어야 한다.
출력 전압 값을 조정하는 프로그램가능 피드백 회로망을 형성하는 것이 포함된다. 피드백 회로망의 값을 프로그래밍함으로써 센스 신호(Vs)를 출력 전압에 연관시키는 센스 신호 전달 함수도 또한 프로그래밍하게 된다. 센스 신호 전달 함수를 프로그래밍함으로써 제조 허용오차에 기인하는 변동, 및 조정기를 최종 패키지 내에 조립하는 동안 유발되는 변동을 포함하여 조정기의 구성 요소 값의 변동에 대해 전압 조정기를 보상하는 것이 용이하게 된다.
Claims (5)
- 전압 조정기용 피드백 회로망에 있어서,제1 저항기와,상기 제1 저항기와 직렬로 접속되며 복수의 트림 저항기(trim resistors)를 갖는 제2 저항기와,상기 복수의 트림 저항기 중 하나에 선택적으로 결합되어 상기 복수의 트림 저항기의 제1 부분을 상기 제1 저항기와 직렬로 결합시키도록 구성되는, 상기 피드백 회로망의 출력을 포함하는, 전압 조정기용 피드백 회로망.
- 제1항에 있어서,상기 제2 저항기는 상기 복수의 트림 저항기와 직렬로 결합된 고정 저항기를 포함하며, 상기 제2 저항기의 저항값은 상기 복수의 트림 저항기의 제1 부분을 포함하지 않는 상기 복수의 트림 저항기의 제2 부분의 저항값과 상기 고정 저항기의 저항값을 합한 값을 포함하는, 전압 조정기용 피드백 회로망.
- 제1항에 있어서,상기 피드백 회로망의 출력은 외부로부터 상기 전압 조정기로 수신되는 제어 워드에 응답하여 상기 복수의 트림 저항기 중 하나에 선택적으로 결합되는, 전압 조정기용 피드백 회로망.
- 전압 조정기 형성 방법에 있어서,소정의 값을 갖는 출력 전압을 형성하도록 상기 전압 조정기를 구성하는 단계와,제1 값을 갖는 제1 저항기와 제2 값을 갖는 제2 저항기를 포함하도록 프로그램가능 피드백 회로망을 구성하는 단계를 포함하고, 상기 제1 값 및 상기 제2 값은 제어 워드에 응답하여 선택적으로 형성되며, 상기 제1 값을 제1 양만큼 변화시킴으로써 상기 제2 값을 상기 제1 양과 동일한 양만큼이지만 반대 방향으로 변화시키는, 전압 조정기 형성 방법.
- 프로그램가능 전압 분할기에 있어서,제1 저항기와,상기 제1 저항기와 병렬로 결합되며 제어 워드에 응답하여 선택적으로 인에이블되도록 구성된 제1 트랜지스터와,상기 제1 저항기와 직렬로 결합된 제2 저항기와,상기 제2 저항기에 결합된 제1 전류 전달 전극, 상기 프로그램가능 전압 분할기의 출력에 결합된 제2 전류 전달 전극, 및 상기 제어 워드에 응답하여 상기 제2 트랜지스터를 선택적으로 인에이블시키도록 구성된 제어 전극을 갖는 제2 트랜지스터와,상기 제2 저항기에 직렬로 결합된 제3 저항기와,상기 제3 저항기에 결합된 제1 전류 전달 전극, 상기 프로그램가능 전압 분할기의 출력에 결합된 제2 전류 전달 전극, 및 상기 제어 워드에 응답하여 상기 제3 트랜지스터를 선택적으로 인에이블시키도록 구성된 제어 전극을 갖는 제3 트랜지스터를 포함하는, 프로그램가능 전압 분할기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/474,472 | 2006-06-26 | ||
US11/474,472 US20070296384A1 (en) | 2006-06-26 | 2006-06-26 | Method of forming a feedback network and structure therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070122416A true KR20070122416A (ko) | 2007-12-31 |
Family
ID=38872926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070063143A KR20070122416A (ko) | 2006-06-26 | 2007-06-26 | 피드백 회로망 및 그 구조체 형성 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070296384A1 (ko) |
KR (1) | KR20070122416A (ko) |
CN (1) | CN101097455A (ko) |
TW (1) | TW200805027A (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8536935B1 (en) | 2010-10-22 | 2013-09-17 | Xilinx, Inc. | Uniform power regulation for integrated circuits |
CN102467144B (zh) * | 2010-11-05 | 2014-03-12 | 成都芯源系统有限公司 | 电压调节器的输出电压修调装置及修调方法 |
HUE035484T2 (en) | 2012-02-15 | 2018-05-02 | Grieshaber Vega Kg | Construction for producing short electrical pulses |
CN103543776B (zh) * | 2012-07-11 | 2016-03-02 | 旺宏电子股份有限公司 | 电压缓冲装置 |
EP2851762B1 (en) | 2013-09-24 | 2017-12-06 | STMicroelectronics International N.V. | Feedback network for low-drop-out generator |
EP2887173A1 (en) | 2013-12-20 | 2015-06-24 | Dialog Semiconductor GmbH | Method and apparatus for DC-DC converter with boost/low dropout (LDO) mode control |
CN105278604B (zh) * | 2015-10-28 | 2017-01-18 | 苏州锴威特半导体有限公司 | 一种全电压范围多基准电压同步调整电路 |
KR102324194B1 (ko) * | 2017-05-22 | 2021-11-10 | 삼성전자주식회사 | 안티퓨즈들을 포함하는 전압 트리밍 회로, 그것의 동작 방법, 그리고 그 전압 트리밍 회로를 포함하는 집적 회로 |
JP7494597B2 (ja) * | 2020-06-22 | 2024-06-04 | 横河電機株式会社 | 増幅回路及び濁度計 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69521287T2 (de) * | 1995-03-24 | 2002-05-02 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Schaltungsanordnung zur Erzeugung einer Referenzspannung und Detektion eines Versorgungsspannungsabfalls und zugehöriges Verfahren |
US5852360A (en) * | 1997-04-18 | 1998-12-22 | Exar Corporation | Programmable low drift reference voltage generator |
US5867014A (en) * | 1997-11-20 | 1999-02-02 | Impala Linear Corporation | Current sense circuit having multiple pilot and reference transistors |
US5917311A (en) * | 1998-02-23 | 1999-06-29 | Analog Devices, Inc. | Trimmable voltage regulator feedback network |
IT1311441B1 (it) * | 1999-11-16 | 2002-03-12 | St Microelectronics Srl | Generatore di tensione programmabile, in particolare per laprogrammazione di celle di memoria non volatili di tipo multilivello. |
US6172495B1 (en) * | 2000-02-03 | 2001-01-09 | Lsi Logic Corporation | Circuit and method for accurately mirroring currents in application specific integrated circuits |
KR100676354B1 (ko) * | 2000-03-02 | 2007-01-31 | 산요덴키가부시키가이샤 | 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로 |
US6570371B1 (en) * | 2002-01-02 | 2003-05-27 | Intel Corporation | Apparatus and method of mirroring a voltage to a different reference voltage point |
KR100545711B1 (ko) * | 2003-07-29 | 2006-01-24 | 주식회사 하이닉스반도체 | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 |
-
2006
- 2006-06-26 US US11/474,472 patent/US20070296384A1/en not_active Abandoned
-
2007
- 2007-05-02 TW TW096115596A patent/TW200805027A/zh unknown
- 2007-05-31 CN CNA2007101088113A patent/CN101097455A/zh active Pending
- 2007-06-26 KR KR1020070063143A patent/KR20070122416A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CN101097455A (zh) | 2008-01-02 |
TW200805027A (en) | 2008-01-16 |
US20070296384A1 (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20070122416A (ko) | 피드백 회로망 및 그 구조체 형성 방법 | |
US6498469B2 (en) | Internal supply voltage generating circuit and method of generating internal supply voltage using an internal reference voltage generating circuit and voltage-drop regulator | |
US7737675B2 (en) | Reference current generator adjustable by a variable current source | |
US7639067B1 (en) | Integrated circuit voltage regulator | |
US7616050B2 (en) | Power supply circuit for producing a reference current with a prescribable temperature dependence | |
US6448844B1 (en) | CMOS constant current reference circuit | |
US9274539B2 (en) | Voltage trimming circuit and method of semiconductor apparatus | |
KR100630398B1 (ko) | 단락보호회로를 구비한 전압조정기 | |
US20070296392A1 (en) | Bandgap reference circuits | |
JPH08330936A (ja) | 電源抵抗プログラミング方法 | |
KR20140138231A (ko) | 단일 온도에서 트림가능한 곡률 보상된 밴드-갭 설계 | |
US20110298642A1 (en) | Current trimming circuit and a/d converter including current trimming circuit | |
US10613570B1 (en) | Bandgap circuits with voltage calibration | |
US7663470B2 (en) | Trimming circuit and electronic circuit | |
CN114967810A (zh) | 恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备 | |
US6954058B2 (en) | Constant current supply device | |
US7385415B2 (en) | Semiconductor integrated circuit | |
US20040108889A1 (en) | Semiconductor integrated circuit | |
KR20080069387A (ko) | 기준전압 발생회로 | |
US11841728B2 (en) | Integrated circuit and semiconductor module | |
US20020070722A1 (en) | Apparatus for generating constant reference voltage signal regardless of temperature change | |
CN114420044B (zh) | 一种恒流源驱动电路、驱动芯片、电子设备 | |
US20180052481A1 (en) | Method for ultra-low-power and high-precision reference generation | |
US20180292852A1 (en) | Temperature drift compensation | |
US8045317B2 (en) | Current limited voltage source with wide input current range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |