JP7494597B2

JP7494597B2 - 増幅回路及び濁度計

Info

Publication number: JP7494597B2
Application number: JP2020107257A
Authority: JP
Inventors: 智彦客野
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2020-06-22
Filing date: 2020-06-22
Publication date: 2024-06-04
Anticipated expiration: 2040-06-22
Also published as: CN113904634A; US20210399703A1; EP3930187A1; JP2022002384A; US11658629B2

Description

本開示は増幅回路及び濁度計に関する。

フォトダイオードが光電変換して出力した電気信号を増幅器により増幅することが知られている（例えば、特許文献１参照）。

特開２００１－１９６８７７号公報

濁度計のような装置においては、発光源から放射された光が被測定物である液体を通過し、フォトダイオードがその光を光電変換して光量に応じた電気信号を出力する。フォトダイオードから出力される電流は、例えば、１０ｐＡ（ピコアンペア、１ｐＡ＝１０^-12Ａ）程度から１ｍＡ（ミリアンペア、１ｍＡ＝１０^-3Ａ）程度までのような、極めて大きなダイナミックレンジを有することが一般的である。

このような幅広いダイナミックレンジに適応するために、フォトダイオードから出力された電気信号を増幅する従来の構成においては、回路構造が複雑で大規模なものになり、高価な部品を多数用いる必要があった。

本開示は、上述の点に鑑みてなされたものであり、単純な構造でダイナミックレンジを大きくできる増幅回路を提供することを目的とする。

幾つかの実施形態に係る増幅回路は、２つの入力端子と１つの出力端子とを有する演算増幅器と、前記出力端子に電気的に接続され、前記出力端子の電位を分圧した電位を出力する分圧端子を有する分圧抵抗器と、前記分圧端子と前記入力端子の一方とに電気的に接続した帰還抵抗器とを備え、前記分圧抵抗器は、複数の抵抗器及びスイッチを備え、前記スイッチは、前記複数の抵抗器の複数の端子の中から、前記分圧端子にあたる端子を切り替え可能に構成される。このように、スイッチにより分圧抵抗器の抵抗を可変とすることで、ダイナミックレンジが大きく安価で単純な構造の増幅回路が提供される。

一実施形態に係る増幅回路において、前記分圧抵抗器は複数の前記スイッチを備え、前記複数のスイッチの少なくとも一つは、前記複数のスイッチのうちの他のスイッチと他の回路要素とを切り替え可能である。このようにすることで、より少ない個数のスイッチにより、分圧抵抗器の抵抗を多数種類の値に切り替えることができる。

一実施形態に係る増幅回路において、前記分圧抵抗器が備える前記複数の抵抗器のうちの少なくとも２つの抵抗器は直列に接続し、前記複数のスイッチは、前記少なくとも２つの抵抗器の接続端子の中から、前記分圧端子にあたる端子を切り替え可能である。例えば、前記分圧抵抗器が備える全ての前記複数の抵抗器は直列に接続する。このようにすることで、直列に接続する少なくとも２つの抵抗器の抵抗に応じて、分圧抵抗器の抵抗を切り替え可能である。

一実施形態に係る増幅回路において、前記帰還抵抗器は、複数の抵抗器と、前記帰還抵抗器の抵抗を切り替え可能なスイッチとを備える。例えば、前記帰還抵抗器が備える複数の抵抗器は並列に接続する。このようにすることで、増幅回路の利得のダイナミックレンジを大きくするために必要となる高抵抗の抵抗器の個数を抑えることができる。

本開示によれば、単純な構造でダイナミックレンジを大きくできる増幅回路が提供される。

本開示の一実施形態に係る増幅回路の構成例を示す図である。図１の増幅回路におけるスイッチの切替内容に応じた利得の例を示す図である。他の実施形態に係る増幅回路の構成例を示す図である。図３の増幅回路におけるスイッチの切替内容に応じた利得の例を示す図である。さらに他の実施形態に係る増幅回路の構成例を示す図である。図５の増幅回路におけるスイッチの切替内容に応じた利得の例を示す図である。比較例に係るトランスインピーダンスアンプの回路構成を示す図である。図７のトランスインピーダンスアンプにおいて、帰還抵抗を切り替えることにより利得を切り替えるための回路構成を示す図である。

図７は、比較例に係るトランスインピーダンスアンプ（ＴＩＡ）回路９００の回路構成を示す図である。図７の例では、演算増幅器（オペアンプ：Operational Amplifier）Ｕ１の非反転入力端子（＋入力端子）が接地し、演算増幅器Ｕ１の反転入力端子（－入力端子）がフォトダイオードＰＤのカソード側に接続している。図７では、フォトダイオードＰＤは、電流Ｉ１を出力する電流源として表されている。ＰＤは、Photo Diodeの略称である。

演算増幅器Ｕ１の出力端子は、抵抗器Ｒｂの一端に接続する。抵抗器Ｒｂの他端は、抵抗器Ｒａの一端に接続するとともに、抵抗器Ｒｃの一端に接続する。抵抗器Ｒｃの他端は演算増幅器Ｕ１の反転入力端子に接続し、演算増幅器Ｕ１の負帰還回路を構成する。抵抗器Ｒａの他端は接地する。以下、抵抗器Ｒｂ及び抵抗器Ｒａは、まとめて「分圧抵抗」とも称される。抵抗器Ｒｃは、「帰還抵抗」とも称される。

図７に示すように、演算増幅器Ｕ１の出力端子の電位はＶoutである。演算増幅器Ｕ１の反転入力端子の電位はＶiである。図７のような負帰還回路においては、帰還信号が入力信号に追従し、定常状態では入力信号と帰還信号があたかもショート（短絡）したかのような、いわゆるイマジナリーショートの状態となる。イマジナリーショートの状態では、演算増幅器Ｕ１の反転入力端子の電位Ｖiと非反転入力端子の電位（接地により０）との電位差は０となるため、Ｖi＝０となる。

イマジナリーショートの状態では、演算増幅器Ｕ１の反転入力端子における電流の入出力は０である。そのため、演算増幅器Ｕ１の出力端子側から反転入力端子側へ向けて帰還抵抗器Ｒｃを流れる電流Ｉ３は、フォトダイオードＰＤで生成される電流Ｉinと等しい（Ｉin＝Ｉ３）。したがって、抵抗器Ｒｂと抵抗器Ｒａとの間の接続端子における電位Ｖ１はＲｃ×Ｉ３＝Ｒｃ×Ｉinである。

演算増幅器Ｕ１の出力端子の電位Ｖoutは、出力端子から抵抗器Ｒｂへ流れる電流Ｉ２、抵抗器Ｒｂ、及び前述のＶ１により、Ｖout＝Ｖ１＋Ｒｂ×Ｉ２という式で表される。前述のように、Ｖ１＝Ｒｃ×Ｉinという式と、Ｉ２＝Ｉ１＋Ｉ３＝Ｉ１＋Ｉinという式とが成立するから、Ｖout＝Ｒｃ×Ｉin＋Ｒｂ×（Ｉ１＋Ｉin）という式が成立する。さらに、Ｉ１＝Ｖ１／Ｒａという式が成立する。前述のようにＶ１＝Ｒｃ×Ｉinという式が成立するから、以下の式が成立する。
Ｖout＝Ｒｃ×Ｉin＋Ｒｂ×（Ｖ１／Ｒａ＋Ｉin）
＝Ｒｃ×Ｉin＋Ｒｂ×（Ｒｃ／Ｒａ×Ｉin＋Ｉin）
＝Ｉin×（Ｒｃ×（１＋Ｒｂ／Ｒａ）＋Ｒｂ）
したがって、ＴＩＡ回路９００の利得（Gain）は、以下の式（１）で表される。
Gain＝Ｒｃ×（１＋Ｒｂ／Ｒａ）＋Ｒｂ（１）
例えば、Ｒａ＝１００Ω、Ｒｂ＝９００Ω、Ｒｃ＝１ＭΩ（メガオーム、１ＭΩ＝１０⁶Ω）の場合、ＴＩＡ回路９００の利得は、以下の数式で示されるように算出される。
Gain＝１×１０⁶×（１＋９００／１００）＋９００
＝１０⁷＋９００
＝１０，０００，９００

図８は、フォトダイオードＰＤの出力のダイナミックレンジが広いことに鑑み、図７のＴＩＡ回路において帰還抵抗器Ｒｃをスイッチにより切り替え可能とした比較例に係る増幅回路９２０の構成を示す図である。図８において、抵抗器Ｒ１～Ｒ８はそれぞれ対応するスイッチＳ１～Ｓ８に直列に接続し、それぞれ直列に接続した抵抗及びスイッチの８つの組が並列に接続して、図７のＴＩＡ回路９００の帰還抵抗器Ｒｃに相当する役割を担う。増幅回路９２０には分圧抵抗器Ｒａ及びＲｂに相当する構成は存在しない。増幅回路９２０では、Ｒ１は１０ＧΩ（ギガオーム、１ＧΩ＝１０⁹Ω）である。Ｒ２は１ＧΩである。Ｒ３は１００ＭΩである。Ｒ４は１０ＭΩである。Ｒ５は１ＭΩである。Ｒ６は１００ｋΩ（キロオーム、１ｋΩ＝１０³Ω）である。Ｒ７は１０ｋΩである。Ｒ８は１ｋΩである。フォトダイオードＰＤから入力する電流の大きさに応じて、Ｒ１～Ｒ８のいずれか一つに対応するスイッチのみがオンに設定され、その抵抗は帰還抵抗器Ｒｃとして機能する。増幅回路９２０の利得は、オンに設定されたスイッチに直列に接続された抵抗の値となる。

ここで、例えば、出力電流の大きさに関わらず、演算増幅器Ｕ１の出力端子の電位Ｖoutを１Ｖ程度にするための動作が説明される。そのためには、入力電流が１００ｐＡ程度のときは、スイッチＳ１のみをＯＮにし、それ以外のスイッチはＯＦＦにすればよい。入力電流が１ｎＡ（ナノアンペア、１ｎＡ＝１０^-9Ａ）程度のときは、スイッチＳ２のみをＯＮにし、それ以外のスイッチはＯＦＦにすればよい。入力電流が１０ｎＡ程度のときは、スイッチＳ３のみをＯＮにし、それ以外のスイッチはＯＦＦにすればよい。入力電流が１００ｎＡ程度のときは、スイッチＳ４のみをＯＮにし、それ以外のスイッチはＯＦＦにすればよい。入力電流が１μＡ（マイクロアンペア、１μＡ＝１０^-6Ａ）程度のときは、スイッチＳ５のみをＯＮにし、それ以外のスイッチはＯＦＦにすればよい。入力電流が１０μＡ程度のときは、スイッチＳ６のみをＯＮにし、それ以外のスイッチはＯＦＦにすればよい。入力電流が１００μＡ程度のときは、スイッチＳ７のみをＯＮにし、それ以外のスイッチはＯＦＦにすればよい。入力電流が１ｍＡ程度のときは、スイッチＳ８のみをＯＮにし、それ以外のスイッチはＯＦＦにすればよい。このように、入力電流の大きさに応じて適宜スイッチＳ１～Ｓ８のＯＮ／ＯＦＦを切り替えることで、入力電流の広範囲なダイナミックレンジに対応することができる。

しかし、抵抗値が１０ＭΩを超える大きさの抵抗器は市場流通性が乏しく、一般に非常に高価である。特に高精度測定が要求される機器では、高精度抵抗器が必要となり更に高価な部品が要求される。また、アナログスイッチはリーク電流を流出することが一般的であるところ、図７のように複数のスイッチＳ１～Ｓ８を並列に接続すると、スイッチＳ１～Ｓ８において発生したリーク電流が積み重なって大きな誤差電流となってしまう。１００ｐＡのような微小な電流を高精度で測定するには、アナログスイッチからのリーク電流をｐＡクラスの極めて小さなレベルに制限する必要がある。このようなアナログスイッチも一般に高価である。さらに、アナログスイッチの各々について制御信号線を１本設けることが必要になるため、アナログスイッチの増大に応じて回路構成が複雑になる。

そこで、本開示においては、抵抗が１０ＭΩを超える大きさの抵抗器、又は、リーク電流を流出し信号線の設置が必要となるアナログスイッチの個数を削減することが可能なダイナミックレンジが大きな増幅回路の構成を説明する。

（本開示の実施形態）
図１は、本開示の一実施形態に係る増幅回路１００の構成例を示す図である。増幅回路１００は、分圧抵抗器、帰還抵抗器、演算増幅器Ｕ１、及びフォトダイオードＰＤを備える。演算増幅器Ｕ１は、２つの入力端子と１つの出力端子とを有する。分圧抵抗器は、演算増幅器Ｕ１の出力端子と接地端子との間に電気的に接続され、出力端子の電位を分圧した電位を出力する分圧端子を有する。図１の増幅回路１００において、分圧抵抗器は、抵抗器Ｒ４、抵抗器Ｒ５、抵抗器Ｒ６、抵抗器Ｒ７、スイッチＳ２、スイッチＳ３、及びスイッチＳ４を備える。帰還抵抗器は、分圧端子と演算増幅器Ｕ１の入力端子の一方とに電気的に接続する。図１の増幅回路１００において、帰還抵抗器は、抵抗器Ｒ１、抵抗器Ｒ２、及びスイッチＳ１を備える。

抵抗器Ｒ１は１０ＭΩである。抵抗器Ｒ２は１ｋΩである。抵抗器Ｒ４は９００Ωである。抵抗器Ｒ５は９０Ωである。抵抗器Ｒ６は９Ωである。抵抗器Ｒ７は１Ωである。抵抗器Ｒ１及びＲ２は並列に設けられ、いずれも一端が演算増幅器Ｕ１の反転入力端子に接続し、他端がスイッチＳ１に接続している。スイッチＳ１は一端がスイッチＳ２にしており、スイッチＳ１の切替え動作により、抵抗器Ｒ１又は抵抗器Ｒ２をスイッチＳ２に接続する。スイッチＳ１の切替えにより、抵抗器Ｒ１又はＲ２は、前述の帰還抵抗器として動作する。以下、スイッチＳ１の切替えにより選択される帰還抵抗器は「Ｒｃ」により示される。なお、ここに述べた抵抗器Ｒ１、Ｒ２、及びＲ４～Ｒ７の抵抗値は一例であり、他の値でも構わない。

抵抗器Ｒ４、抵抗器Ｒ５、抵抗器Ｒ６、及び抵抗器Ｒ７はこの順に直列に接続する。抵抗器Ｒ４の抵抗器Ｒ５に接続していない一端は演算増幅器Ｕ１の出力端子に接続する。抵抗器Ｒ７の抵抗器Ｒ６に接続していない一端は接地する。

前述のスイッチＳ２は一端がスイッチＳ１に接続しており、スイッチＳ２の切替え動作により、スイッチＳ４又はＳ３がスイッチＳ１に接続する。スイッチＳ４は一端がスイッチＳ２に接続しており、スイッチＳ４の切替え動作により、抵抗器Ｒ４のいずれか一方の端子がスイッチＳ２に接続する。スイッチＳ３は一端がスイッチＳ２に接続しており、スイッチＳ３の切替え動作により、抵抗器Ｒ６のいずれか一方の端子がスイッチＳ２に接続する。このように、スイッチＳ２、Ｓ３、及びＳ４の切替えにより、演算増幅器Ｕ１と抵抗器Ｒ４の間の接続端子、抵抗器Ｒ４とＲ５の間の接続端子、抵抗器Ｒ５とＲ６の間の接続端子、及び抵抗器Ｒ６とＲ７の間の接続端子のいずれかと、スイッチＳ１とが電気的に直接接続する。すなわち、一連の抵抗器Ｒ４～Ｒ７は、スイッチＳ２～Ｓ４の切替え動作に応じて、スイッチＳ１が演算増幅器Ｕ１の出力端子に直接接続する場合を除き、スイッチＳ１と直接接続する抵抗間の接点により二分され、前述の分圧抵抗器として動作する。以下、スイッチＳ２、Ｓ３、及びＳ４の切替えにより選択される分圧端子と接地端子との間の抵抗は「Ｒａ」により示される。分圧端子と演算増幅器Ｕ１の出力端子との間の抵抗は「Ｒｂ」により示される。

図２は、図１の増幅回路１００における、スイッチＳ１、Ｓ２、Ｓ３、及びＳ４の切り替え内容と、帰還抵抗器Ｒｃ、分圧抵抗器Ｒａ及びＲｂ、並びに利得との対応関係を示す図である。例えば、レンジ（Range）が「１」においては、スイッチＳ１は「Ｂ」に設定されているため、スイッチＳ１を介してスイッチＳ２と抵抗器Ｒ２（＝１ｋΩ）とが接続し、Ｒｃ＝１，０００Ωとなる。スイッチＳ２は「Ａ」に設定されている。スイッチＳ４は「Ａ」に設定されている。そのため、スイッチＳ３の設定内容にかかわらず、分圧抵抗器のうちＲａは１，０００Ω（＝Ｒ４＋Ｒ５＋Ｒ６＋Ｒ７）となり、Ｒｂは０Ωとなる。よって、利得は１，０００である。

また、例えば、レンジ（Range）が「７」においては、スイッチＳ１は「Ａ」に設定されているため、スイッチＳ１を介してスイッチＳ２と抵抗器Ｒ１（＝１０ＭΩ）とが接続され、Ｒｃ＝１０，０００，０００Ωとなる。スイッチＳ２は「Ｂ」に設定されている。スイッチＳ３は「Ａ」に設定されている。そのため、スイッチＳ４の設定内容にかかわらず、分圧抵抗のうちＲａは１０Ω（＝Ｒ６＋Ｒ７）となり、Ｒｂは９９０Ω（＝Ｒ４＋Ｒ５）となる。よって、利得は１，０００，０００，９９０である。

図２に示すように、増幅回路１００の利得は、スイッチＳ１、Ｓ２、Ｓ３、及びＳ４の切り替えにより、１ｋ、１０ｋ、１００ｋ、１Ｍ、１０Ｍ、１００Ｍ、１Ｇ、及び１０Ｇの幅広いダイナミックレンジを８段階で切り替えることができる。図２に示す利得には「９００」、「９９０」、又は「９９９」の端数を含むものがあるが、これらの端数はキャリブレーションにより補正することができ、利得誤差とはならないようにすることができる。増幅回路１００の例では、１０ＭΩの大きさの抵抗器は抵抗器Ｒ１の１つのみである。スイッチはＳ１、Ｓ２、Ｓ３、及びＳ４の４つのみである。したがって、増幅回路１００は、最小利得から最大利得まで１０⁷もの幅広いダイナミックレンジを、少数の高抵抗器及びスイッチにより実現することができる。また、増幅回路１００では、同時に通電しうる並列に接続されたスイッチが存在しないため、スイッチにおいて発生したリーク電流が積み重なって大きな誤差電流となることはない。例えば、スイッチＳ３及びＳ４はスイッチＳ２により切り替えられるる。そのため、スイッチＳ３及びＳ４が同時に通電してリーク電流が積み重なることはない。したがって、増幅回路１００によれば、ダイナミックレンジが大きく安価で単純な構造の増幅回路が提供される。

上記のように、増幅回路１００は、２つの入力端子と１つの出力端子とを有する演算増幅器Ｕ１と、演算増幅器Ｕ１の出力端子に電気的に接続され、出力端子の電位を分圧した電位を出力する分圧端子を有する分圧抵抗器と、分圧端子と演算増幅器Ｕ１の入力端子の一方とに電気的に接続した帰還抵抗器とを備える。ここで、分圧抵抗器は、複数の抵抗器及びスイッチＳ２～Ｓ４を備える。スイッチＳ２～Ｓ４は、分圧抵抗器の分圧比を変更できるように、複数の抵抗器の複数の端子の中から、分圧端子にあたる端子（抵抗器Ｒ４～Ｒ７の端子のいずれか）を切り替え可能に構成される。増幅回路１００の利得はスイッチＳ２～Ｓ４により切り替え可能である。したがって、増幅回路１００によれば、高価な部品の使用を少なくし、回路とその動作制御をシンプルにして、プリント基板の実装面積を小型化することができる。

また、増幅回路１００において、分圧抵抗器は複数のスイッチＳ２～Ｓ４を備える。ここで、複数のスイッチの少なくとも一つ（例えばスイッチＳ２）は、複数のスイッチのうちの他のスイッチ（例えばスイッチＳ３）と他の回路要素（例えばスイッチＳ４）とを切り替え可能である。なお、図１の増幅回路１００では、スイッチＳ２は、スイッチＳ１に接続するものとして、２つのスイッチＳ３及びＳ４を切り替え可能である。しかし、他のスイッチとの間で切替可能な回路要素はスイッチに限られず、抵抗器又は複数の回路素子を接続する端子等でもよい。例えば、後に参照する図３では、スイッチＳ４は、スイッチＳ３と抵抗器Ｒ５の抵抗器Ｒ６に接続しない端子とを切り替えて、演算増幅器Ｕ１の出力端子に接続させる。後に参照する図５では、スイッチＳ２は、スイッチＳ３と、演算増幅器Ｕ１の出力端子を切り替えて、スイッチＳ１に接続させる。このようにスイッチが他のスイッチを含む構成を切り替えるように構成したことにより、少数のスイッチにより、分圧抵抗器の抵抗を多数種類の値に切り替えることができる。

また、分圧抵抗器が備える複数の抵抗器のうちの少なくとも２つの抵抗器は直列に接続する。複数のスイッチは、少なくとも２つの抵抗器の接続端子の中から、分圧端子にあたる端子を切り替え可能である。増幅回路１００では、分圧抵抗器が備える全ての複数の抵抗器Ｒ３～Ｒ７は直列に接続する。したがって、直列に接続する少なくとも２つの抵抗器の抵抗に応じて、分圧抵抗器の抵抗を切り替え可能である。

帰還抵抗器は、複数の抵抗器Ｒ１及びＲ２と、帰還抵抗器の抵抗を切り替え可能なスイッチＳ１とを備える。例えば、増幅回路１００のように、帰還抵抗器が備える複数の抵抗器Ｒ１、Ｒ２は並列に接続してもよい。このため、増幅回路の利得のダイナミックレンジを大きくするために必要となる例えば１０ＭΩの抵抗器の個数を抑えることができる。

増幅回路１００においては、分圧抵抗器が備える全ての複数の抵抗器は直列に接続するが、このような構成に限られない。図３は、本開示の他の実施形態に係る増幅回路１２０の構成例を示す図である。増幅回路１２０は、分圧抵抗器、帰還抵抗器、演算増幅器Ｕ１、及びフォトダイオードＰＤを備える。帰還抵抗器は、抵抗器Ｒ１、抵抗器Ｒ２、及びスイッチＳ１を備える。分圧抵抗器は、抵抗器Ｒ３、抵抗器Ｒ４、抵抗器Ｒ５、抵抗器Ｒ６、スイッチＳ２、スイッチＳ３、及びスイッチＳ４を備える。図３の抵抗器Ｒ１は１０ＭΩである。抵抗器Ｒ２は１ｋΩである。抵抗器Ｒ３は９００Ωである。抵抗器Ｒ４は９．９ｋΩである。抵抗器Ｒ５は９９．９ｋΩである。抵抗器Ｒ６は１００Ωである。スイッチＳ１の切替えにより、抵抗器Ｒ１又はＲ２が、前述の帰還抵抗器Ｒｃとして動作する点は増幅回路１００と同様である。なお、ここに述べた抵抗器Ｒ１～Ｒ６の抵抗値は一例であり、他の値でも構わない。

図３の抵抗器Ｒ３、抵抗器Ｒ４、及び抵抗器Ｒ５は、いずれも一端が抵抗器Ｒ６に接続する。抵抗器Ｒ６の抵抗器Ｒ３～Ｒ５に接続していない一端は接地している。

図３のスイッチＳ２は一端がスイッチＳ１に接続しており、スイッチＳ２の切替え動作により、抵抗器Ｒ３のいずれか一方の端子がスイッチＳ１に接続する。スイッチＳ３は一端がスイッチＳ４に接続しており、スイッチＳ３の切替え動作により、抵抗器Ｒ３又は抵抗器Ｒ４のいずれか一方の抵抗器Ｒ６に接続しない端子がスイッチＳ４に接続する。スイッチＳ４は一端が演算増幅器Ｕ１の出力端子に接続しており、スイッチＳ４の切替え動作により、スイッチＳ３又は抵抗器Ｒ５の抵抗器Ｒ６に接続しない端子が演算増幅器Ｕ１の出力端子に接続する。このように、スイッチＳ２、Ｓ３、及びＳ４の切替えにより、演算増幅器Ｕ１の出力端子、抵抗器Ｒ３とＲ６の間の接続端子、抵抗器Ｒ４とＲ６の間の接続端子、抵抗器Ｒ５とＲ６の間の接続端子のいずれかと、スイッチＳ１とが電気的に直接接続する。すなわち、一連の抵抗器Ｒ３～Ｒ６は、前述の分圧抵抗器Ｒｂ及びＲａとして動作する。

図４は、図３の増幅回路１２０における、スイッチＳ１、Ｓ２、Ｓ３、及びＳ４の切り替え内容と、帰還抵抗器Ｒｃ、分圧抵抗器Ｒａ及びＲｂ、並びに利得との対応関係を示す図である。例えば、レンジ（Range）が「１」においては、スイッチＳ１は「Ｂ」に設定されているため、スイッチＳ１を介してスイッチＳ２と抵抗器Ｒ２（＝１ｋΩ）とが接続し、Ｒｃ＝１，０００Ωとなる。スイッチＳ２は「Ａ」に設定されている。スイッチＳ３は「Ｂ」に設定されている。スイッチＳ４は「Ｂ」に設定されている。そのため、分圧抵抗器のうちＲａは１，０００Ω（＝Ｒ３＋Ｒ６）となり、Ｒｂは０Ωとなる。よって、利得は１，０００である。

また、例えば、レンジ（Range）が「８」においては、スイッチＳ１は「Ａ」に設定されているため、スイッチＳ１を介してスイッチＳ２と抵抗器Ｒ１（＝１０ＭΩ）とが接続され、Ｒｃ＝１０，０００，０００Ωとなる。スイッチＳ２は「Ｂ」に設定されている。スイッチＳ４は「Ａ」に設定されている。そのため、スイッチＳ３の設定内容にかかわらず、分圧抵抗のうちＲａは１００Ω（＝Ｒ６）となり、Ｒｂは９９，９００Ω（＝Ｒ５）となる。よって、利得は１０，０００，０９９，９００である。

図４に示すように、増幅回路１２０の利得は、スイッチＳ１、Ｓ２、Ｓ３、及びＳ４の切り替えにより、１ｋ、１０ｋ、１００ｋ、１Ｍ、１０Ｍ、１００Ｍ、１Ｇ、及び１０Ｇの幅広いダイナミックレンジを８段階で切り替えることができる。図４に示す利得には「９００」、「９，９００」、又は「９９，９００」等の端数を含むものがあるが、これらの端数はキャリブレーションにより補正することができる。増幅回路１２０の例でも、１０ＭΩの大きさの抵抗器は抵抗器Ｒ１の１つのみである。スイッチはＳ１、Ｓ２、Ｓ３、及びＳ４の４つのみである。したがって、増幅回路１２０は、最小利得から最大利得まで１０⁷もの幅広いダイナミックレンジを、少数の高抵抗器及びスイッチにより実現することができる。また、増幅回路１２０では、同時に通電しうる並列に接続されたスイッチが存在しないため、スイッチにおいて発生したリーク電流が積み重なって大きな誤差電流となることはない。したがって、増幅回路１２０によれば、ダイナミックレンジが大きく安価で単純な構造の増幅回路が提供される。

図５は、本開示のさらに他の実施形態に係る増幅回路１４０の構成例を示す図である。増幅回路１４０は、分圧抵抗器、帰還抵抗器、演算増幅器Ｕ１、及びフォトダイオードＰＤを備える。帰還抵抗器は、抵抗器Ｒ１、抵抗器Ｒ２、及びスイッチＳ１を備える。分圧抵抗器は、抵抗器Ｒ３、抵抗器Ｒ４、抵抗器Ｒ５、抵抗器Ｒ６、抵抗器Ｒ７、スイッチＳ２、スイッチＳ３、及びスイッチＳ４を備える。図５の抵抗器Ｒ１は１０ＭΩである。抵抗器Ｒ２は１ｋΩである。抵抗器Ｒ３は９９０Ωである。抵抗器Ｒ４は９９９Ωである。抵抗器Ｒ５は１１０Ωである。抵抗器Ｒ６は１０Ωである。抵抗器Ｒ７は１Ωである。スイッチＳ１の切替えにより、抵抗器Ｒ１又はＲ２が、前述の帰還抵抗器Ｒｃとして動作する点は増幅回路１００及び増幅回路１２０と同様である。なお、ここに述べた抵抗器Ｒ１～Ｒ７の抵抗値は一例であり、他の値でも構わない。

図５の抵抗器Ｒ３及び抵抗器Ｒ４は、いずれも一端が演算増幅器Ｕ１の出力端子に接続する。演算増幅器Ｕ１の出力端子に接続しない抵抗器Ｒ３の一端は、スイッチＳ４に接続する。演算増幅器Ｕ１の出力端子に接続しない抵抗器Ｒ４の一端は、抵抗器Ｒ７に接続する。抵抗器Ｒ５及び抵抗器Ｒ６はいずれも、一端が演算増幅器Ｕ１のスイッチＳ４に接続し、他端が接地する。抵抗器Ｒ７の抵抗器Ｒ４に接続していない一端は接地している。

図５のスイッチＳ２は一端がスイッチＳ１に接続しており、スイッチＳ２の切替え動作により、演算増幅器Ｕ１の出力端子又はスイッチＳ３がスイッチＳ１に接続する。スイッチＳ３は一端がスイッチＳ２に接続しており、スイッチＳ３の切替え動作により、抵抗器Ｒ３及びスイッチＳ４の間の接続端子、又は、抵抗器Ｒ４及び抵抗器Ｒ７の間の接続端子がスイッチＳ２に接続する。スイッチＳ４は一端が演算増幅器Ｕ１の出力端子に接続しない抵抗器Ｒ３の一端に接続しており、スイッチＳ４の切替え動作により、抵抗器Ｒ５又は抵抗器Ｒ６が抵抗器Ｒ３の一端に接続する。このように、スイッチＳ２、Ｓ３、及びＳ４の切替えにより、演算増幅器Ｕ１の出力端子、抵抗器Ｒ３とＲ５の間の接続端子、抵抗器Ｒ３とＲ６の間の接続端子、抵抗器Ｒ４とＲ７の間の接続端子のいずれかと、スイッチＳ１とが電気的に直接接続する。すなわち、一連の抵抗器Ｒ３～Ｒ６は、前述の分圧抵抗器Ｒｂ、Ｒａとして動作する。

図６は、図５の増幅回路１４０における、スイッチＳ１、Ｓ２、Ｓ３、及びＳ４の切り替え内容と、増幅回路１４０の帰還抵抗器Ｒｃ、分圧抵抗器Ｒａ及びＲｂ、並びに利得との対応関係を示す図である。例えば、レンジ（Range）が「１」においては、スイッチＳ１は「Ｂ」に設定されているため、スイッチＳ１を介してスイッチＳ２と抵抗器Ｒ２（＝１ｋΩ）とが接続し、Ｒｃ＝１，０００Ωとなる。スイッチＳ２は「Ａ」に設定されている。そのため、スイッチＳ３及びＳ４の設定内容に応じて、分圧抵抗器のうちＲａは変化するものの、Ｒｂは０Ωである。よって、利得は１，０００となる。

また、例えば、レンジ（Range）が「８」においては、スイッチＳ１は「Ａ」に設定されているため、スイッチＳ１を介してスイッチＳ２と抵抗器Ｒ１（＝１０ＭΩ）とが接続され、Ｒｃ＝１０，０００，０００Ωとなる。スイッチＳ２は「Ｂ」に設定されている。スイッチＳ３は「Ｂ」に設定されている。そのため、スイッチＳ４の設定内容にかかわらず、分圧抵抗のうちＲａは１Ω（＝Ｒ７）となり、Ｒｂは９９９Ω（＝Ｒ４）となる。よって、利得は１０，０００，０００，９９９となる。

このように、増幅回路１４０によっても、ダイナミックレンジが大きく安価で単純な構造の増幅回路が提供される。

以上の各構成によれば、スイッチの切り替えにより、最小利得と最大利得との間で１０⁷以上のダイナミックレンジを実現することができる。スイッチの切り替えは、例えば、増幅回路の出力電圧をＡＤＣによりデジタル信号としてＰＣ等の情報処理装置又は専用器に入力し、電圧値が予め定められた値を超えるか下回った場合に実行されてもよい。具体的には、ＣＰＵが増幅回路の出力電圧を常に監視し、仮に上限値を超えた場合は一段利得の低いレンジへの切り替え、下限値を下回った場合は一段利得の高いレンジへと切り替えてもよい。これにより、例えば、本開示の実施形態に係る増幅回路を濁度計のような光量のレンジが大きな装置において適用した場合、サチュレーションなどを起こすことなく最適電圧の範囲内で光量を測定することが可能となる。また、前述の増幅回路によれば、幅広いダイナミックレンジに対応可能であるため、設計が同一の増幅回路をレンジの要求が異なる様々な製品に適用することができる。ＡＤＣは、Analog-Digital Converterの略称である。ＰＣは、Personal Computerの略称である。

本開示に係る実施形態について、諸図面及び実施形態例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形又は修正を行うことが容易であることに注意されたい。従って、これらの変形又は修正は本開示の範囲に含まれることに留意されたい。例えば、各構成部又は各ステップに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数の構成部又はステップを１つに組み合わせたり、或いは分割したりすることが可能である。

１００増幅回路
１２０増幅回路
１４０増幅回路
９００トランスインピーダンスアンプ回路
９２０増幅回路

Claims

第１入力端子及び第２入力端子と１つの出力端子とを有する演算増幅器と、
前記出力端子に電気的に接続され、前記出力端子と接地との間の電位差を分圧した電位を出力する複数の分圧端子を有する分圧抵抗器と、
前記複数の分圧端子のいずれか１つと前記第１入力端子とに電気的に接続可能な帰還抵抗器と
を備えた増幅回路であって、
前記分圧抵抗器は、互いに直列に接続された複数の第１抵抗器と、複数の第１スイッチとを備え、
前記帰還抵抗器は、一端が前記第１入力端子に電気的に接続する複数の第２抵抗器であって、各々が互いに並列に接続された複数の第２抵抗器と、第２スイッチとを備え、
前記複数の第１スイッチの各々は、第１端子と２つの第２端子とを備え、当該第１スイッチにおいて、前記第１端子と電気的に接続する端子を、前記２つの第２端子のいずれかの端子の中から切り替え可能に構成され、
前記複数の第１スイッチは、各ノードが持つ下位階層に属するノードである子ノードの個数が２以下である二分木の、前記子ノードを持たない末端のノードである葉ノードを除いた各ノードを構成するように互いに電気的に接続し、
前記複数の第１抵抗器の各端子は、前記二分木の前記葉ノードを構成し、
前記二分木において、前記複数の第１スイッチのうち、最上位階層に属するノードである根ノードに当たる前記第１スイッチは、前記帰還抵抗器の前記第２スイッチと前記第１端子により接続するとともに、前記子ノードに当たる前記第１スイッチ又は前記第１抵抗器の端子と前記第２端子により接続し、
前記二分木において、前記複数の第１スイッチのうち、前記根ノード以外のノードに当たる前記第１スイッチは、当該第１スイッチに当たるノードを下位階層に持つノードである親ノードに当たる前記第１スイッチと前記第１端子により接続するとともに、前記子ノードに当たる前記第１スイッチ又は前記第１抵抗器の端子と前記２つの第２端子により接続し、
前記第２スイッチは、第３端子と複数の第４端子とを備え、当該第２スイッチにおいて、前記第３端子と電気的に接続する端子として、前記複数の第４端子のいずれかの端子を切り替え可能に構成され、
前記第３端子は、前記二分木の前記根ノードに当たる前記第１スイッチの前記第１端子と電気的に接続し、
前記複数の第４端子は、前記複数の第２抵抗器の端子に接続する
増幅回路。
第１入力端子及び第２入力端子と１つの出力端子とを有する演算増幅器と、
前記出力端子に電気的に接続され、前記出力端子と接地との間の電位差を分圧した電位を出力する複数の分圧端子を有する分圧抵抗器と、
前記複数の分圧端子のいずれか１つと前記第１入力端子とに電気的に接続可能な帰還抵抗器と
を備えた増幅回路であって、
前記分圧抵抗器は、互いに並列に接続された複数の第１抵抗器と、複数の第１スイッチと、第２スイッチとを備え、
前記帰還抵抗器は、一端が前記第１入力端子に電気的に接続する複数の第２抵抗器であって、各々が互いに並列に接続された複数の第２抵抗器と、第３スイッチとを備え、
前記複数の第１スイッチの各々は、第１端子と２つの第２端子とを備え、当該第１スイッチにおいて、前記第１端子と電気的に接続する端子を、前記２つの第２端子のいずれかの端子の中から切り替え可能に構成され、
前記複数の第１スイッチは、各ノードが持つ下位階層に属するノードである子ノードの個数が２以下である二分木の、前記子ノードを持たない末端のノードである葉ノードを除いた各ノードを構成するように互いに電気的に接続し、
前記複数の第１抵抗器の一方の端子は、前記二分木の前記葉ノードを構成し、
前記二分木において、前記複数の第１スイッチのうち、最上位階層に属するノードである根ノードに当たる前記第１スイッチは、前記演算増幅器の前記出力端子と前記第１端子により接続するとともに、前記子ノードに当たる前記第１スイッチ又は前記第１抵抗器の端子と前記２つの第２端子のいずれかにより接続し、
前記二分木において、前記複数の第１スイッチのうち、前記根ノード以外のノードに当たる前記第１スイッチは、当該第１スイッチに当たるノードを下位階層に持つノードである親ノードに当たる前記第１スイッチと前記第１端子により接続するとともに、前記子ノードに当たる前記第１スイッチ又は前記第１抵抗器の端子と前記２つの第２端子により接続し、
前記第２スイッチは、第３端子と２つの第４端子とを備え、当該第２スイッチにおいて、前記第３端子と電気的に接続する端子を、前記２つの第４端子のいずれかの端子の中から切り替え可能に構成され、
前記第２スイッチは、前記帰還抵抗器の前記第３スイッチと前記第３端子により接続するとともに、前記複数の第１抵抗器のいずれか１つの両端子と前記第４端子により接続し、
前記第３スイッチは、第５端子と複数の第６端子とを備え、当該第３スイッチにおいて、前記第５端子と電気的に接続する端子として、前記複数の第６端子のいずれかの端子を切り替え可能に構成され、
前記第５端子は、前記分圧抵抗器の前記第２スイッチの前記第３端子と電気的に接続し、
前記複数の第６端子は、前記複数の第２抵抗器の端子に接続する
増幅回路。
光を放射する発光源と、前記発光源から放射され、被測定物を通過した前記光を光電変換して、光量に応じた電気信号を出力するフォトダイオードと、を備えた濁度計であって、前記フォトダイオードから出力された前記電気信号に基づき前記被測定物の濁度を測定する濁度計において、前記フォトダイオードから出力された前記電気信号を増幅するために用いられる、請求項１又は２に記載の増幅回路。
光を放射する発光源と、
前記発光源から放射され、被測定物を通過した前記光を光電変換して、光量に応じた電気信号を出力するフォトダイオードと、
前記フォトダイオードから出力された前記電気信号を増幅する、請求項１又は２に記載の増幅回路と
を備える濁度計。