CN114967810A - 恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备 - Google Patents

恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备 Download PDF

Info

Publication number
CN114967810A
CN114967810A CN202210635399.5A CN202210635399A CN114967810A CN 114967810 A CN114967810 A CN 114967810A CN 202210635399 A CN202210635399 A CN 202210635399A CN 114967810 A CN114967810 A CN 114967810A
Authority
CN
China
Prior art keywords
circuit
constant current
current source
calibration circuit
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210635399.5A
Other languages
English (en)
Inventor
唐永生
黄立
芦世雄
刘阿强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Lipson Microelectronics Co ltd
Original Assignee
Chengdu Lipson Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Lipson Microelectronics Co ltd filed Critical Chengdu Lipson Microelectronics Co ltd
Publication of CN114967810A publication Critical patent/CN114967810A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备，包括：校准电路单元、与所述校准电路单元连接的电阻、与所述电阻两端连接的选择器或开关；所述校准电路单元用于调节所述电阻两端的压降；选择器或开关，用于选择所述电阻的某一端作为输入端接第一偏置电压VD，另一端作为输出端接恒流源输出通道。调节电阻两端的压降，VD为固定值，接入恒流源输出通道的电压随之被调节。将恒流源校准电路应用于恒流源驱动电路、驱动芯片、电子设备，可提升其恒流输出精度，消除MOS管器件本身的参数失配导致的阈值电压偏差和运放的输入失调电压导致的不同恒流源输出通道间MOS管漏极电压不同等原因造成的输出电流精度不高的问题。

Description

恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备
技术领域
本申请涉及集成电路(integrated circuit)技术领域，具体涉及一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备。
背景技术
恒流源电路是基于参考电流来提供或输出恒定的电流的电路。图1为现有技术中的恒流源驱动产生电路。如图1所示，其由参考电流产生电路、偏置产生电路和恒流源输出通道构成。其中，恒流源输出通道有N个。经分析可知，各个恒流源输出通道的输出电流大小是与芯片外部的电阻R_EXT有关的，具体地，是与R_EXT的大小成反比的。因此，现有技术中，可以通过调节芯片外部电阻R_EXT来调节输出电流IOUT。
然而，恒流源输出通道的输出电流为NM1漏源电流的比例镜像，即IOUT是与I1成比例的，该比例系数由MOS管NM_C0和MOS管NM1所形成的电流镜的镜像比决定。
实际中，由于工艺差异等因素的影响，存在恒流源输出通道一致性较差的问题，具体表现为实际输出电流与预期电流大小不一致。
上述问题成为亟需解决的问题。
发明内容
鉴于此，本申请的目的在于，提供一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备，以改善由于工艺差异等因素造成的恒流源输出通道间一致性不好的问题。
下面详细描述通道间一致性不佳的原因：
具体来说，一方面，MOS器件本身的参数失配将导致阈值电压偏差；另一方面，不同通道间MOS管的漏极电压(Vd)会因为运算放大器的输入失调电压而不同。
本申请中，通道中MOS管的Vd电压(例如，图1中NM_C0的漏极电压)被校准，以此来解决上述问题。
具体地，本申请第一方面提供一种恒流源校准电路，包括：
校准电路单元、与所述校准电路单元连接的电阻、与所述电阻两端连接的选择器或开关；
其中，所述校准电路单元用于调节所述电阻两端的压降；
所述选择器或开关，用于选择所述电阻的某一端作为输入端接第一偏置电压VD，另一端作为输出端接恒流源输出通道。
本方案中，选择器或开关用于选择或切换电阻两个端子的连接方式。通过选择电阻的第一端或第二端与恒流源输出通道(具体地为与如图1所示的恒流源输出通道中的NM_C0的漏极连接)连接，可以实现NM_C0漏极电压正向调节或反向调节。即，通过改变电阻两个端子的连接方式(第一端接VD，第二端接恒流源输出通道中MOS的漏极，即NM_C0的漏极；还是，第二端接VD，第一端接NM_C0的漏极)，来调节NM_C0的漏极电压，从而最终调节输出电流。
参见图1-2，第一偏置电压VD(NM1漏极电压)输入放大器AMP_C的同相端，放大器AMP_C的反相端与NM_C0的漏极连接。理论上，放大器AMP_C的反相端电压(即NM_C0的漏极电压)等于第一偏置电压VD。实际中，放大器AMP_C的输入失调电压将导致放大器AMP_C反相端电压不等于VD。采用本申请的方案，在AMP_C反相端与NM_C0漏极之间设置恒流源校准电路，这里假设放大器AMP_C反相端电压为VD，则恒流源校准电路接收VD，对其校准后输出一第三偏置电压VDO至NM_C0的漏极，则VDO＝VD±IR(其中，I为流经电阻R的电流，R为电阻的阻值，±IR(或者说正向的调节或反向的调节)是由于电阻R第一端接第一偏置电压VD另一端接恒流源输出通道或采用相反的接法而导致的，或者说选择电阻的哪个端子与NM_C0的漏极连接导致的)。其中，VD为定值，因此，可通过调节IR(恒流源校准电路调节的部分)得到期望的VDO，而不管此处VD是否存在误差。当最终输出电流等于标准精度(预期电流)时，停止调节，电压VDO即为最终修调后的电压，从而实现了输出电流的精度调节。
进一步的，所述校准电路单元包括：
电压源、以及与所述电压源连接的压降调节电路；
所述压降调节电路与所述电阻连接，用于调节所述电阻两端的压降；
所述压降调节电路包括控制模块、多个分压电阻，所述多个分压电阻依次串联后与所述电压源连接，所述控制模块基于校准控制信号选择分压电阻的输出节点，以产生目标分压接在所述电阻两端。
进一步的，所述校准电路单元包括：
校准电路A和/或校准电路B、与电流源连接的用于产生偏置电流的偏置电路；
所述偏置电路与所述校准电路A和/或校准电路B连接；
所述校准电路A和/或校准电路B与所述电阻连接；
其中，所述校准电路A和校准电路B的电流同步调节以同步调节流经所述电阻的电流，或，调节所述校准电路A的电流以调节流经所述电阻的电流，或，调节校准电路B的电流以调节流经所述电阻的电流。
校准电路单元用于调节电阻的压降，可以理解，通过校准电路A和/或校准电路B的设置，实际这里是调节了流经电阻的电流，由于电流改变，则电阻两端的压降改变。
进一步的，所述校准电路A、所述校准电路B均分别包括M组MOS管组件；所述校准电路A中的每组MOS管组件、所述校准电路B中的每组MOS管组件分别与所述偏置电路构成镜像输出通道A、镜像输出通道B；每组镜像输出通道A和/或每组镜像输出通道B均设置有受控开关，流经所述电阻的电流大小通过切换所述受控开关来调节；其中，所述电阻与M组镜像输出通道A和/或M组镜像输出通道B连接。
可以理解，本方案中，电阻是固定的，通过调节流经电阻的电流，改变电阻两端的压降，从而可调节NM_C0的漏极电压。
进一步的，所述M组镜像输出通道A和M组镜像输出通道B的输出电流呈比例依次增大或减小。
进一步的，所述M组MOS管组件与所述偏置电路的镜像比例以2的指数倍递增。其中，M为校准电路A和/或校准电路B中的MOS管组件的组数。
本申请所提供的校准电路单元本质上是通过调节流经电阻R的电流的方式，来实现输出通道中NM_C0的漏极电压的调节。
本申请第二方面提供一种恒流源驱动电路，包括：
接收参考电流的偏置产生电路、产生所述参考电流的参考电流产生电路、与所述偏置产生电路连接的恒流源输出通道、如第一方面所述的恒流源校准电路；
所述恒流源校准电路对所述偏置产生电路生成的第一偏置电压VD进行校准，得到第三偏置电压VDO并输出至所述恒流源输出通道；
所述恒流源输出通道，基于所述第三偏置电压VDO和所述偏置产生电路生成的第二偏置电压VGI输出恒流。
进一步的，所述参考电流产生电路包括外置电阻，通过调节所述外置电阻的阻值，可以调节参考电流。
进一步的，所述恒流源输出通道包括：
第一MOS管、X组第二MOS管、第一运算放大器；其中，X>＝1且X为整数；
其中，所述第一MOS管作为恒流源输出通道的输出开关；所述第一MOS管的栅极连接所述第一运算放大器的输出端；所述恒流源输出通道的开启和关闭通过控制所述第一运算放大器的输出控制；
所述第一运算放大器的反相端与所述恒流源校准电路连接，同相端接所述第一偏置电压VD；
所述第二MOS管的漏极连接所述恒流源校准电路，栅极接所述第二偏置电压VGI。
进一步地，还包括一个包括X个输出端以及至少一个输入端的电流控制电路；所述X个输出端与所述X组第二MOS管一一对应连接；所述第二偏置电压VGI输入至所述电流控制电路的输入端；
当对应输出端的控制信号有效时，对应输出端输出所述第二偏置电压VGI至对应第二MOS管的栅极。
进一步地，还包括电流校准控制电路、选择器、第三MOS管、修调电路；
所述选择器的输入端连接所述第一运算放大器的输出端，所述选择器将所述第一运算放大器的输出信号输入所述第一MOS管的栅极或者所述第三MOS管的栅极；
所述第三MOS管的漏极与所述修调电路、所述电流校准控制电路连接；所述修调电路输出修调电流至所述第三MOS管的漏极；所述第三MOS管的源极与所述第二MOS管的漏极连接；
所述电流校准控制电路用于控制所述恒流源校准电路进行校准；
校准状态下，所述选择器将所述第一运算放大器的输出信号输出至所述第三MOS管的栅极，所述电流校准控制电路根据所述第三MOS管的漏极电压控制所述恒流源校准电路进行电流调节；
输出状态下，所述选择器将所述第一运算放大器的输出信号输出至所述第一MOS管的栅极。
进一步的，所述电流校准控制电路用于控制所述恒流源校准电路进行校准，其控制信号包括M+1组控制指令；
其中，M组控制指令用于控制所述恒流源校准电路的电流调节；在控制所述恒流源校准电路的电流大小时(例如，流经电阻R的电流大小)，从电流由小到大逐级调节或由大到小逐级调节。另外1组控制指令用于控制选择器或开关，以选择所述电阻的某一端接入恒流源输出通道。举例来说，为1时选择第一端接恒流源输出通道，第二端接VD；为0时，选择第一端接VD，第二端接恒流源输出通道。
本申请第三方面提供一种驱动芯片，包括如本申请第二方面所述的恒流源驱动电路。
本申请第四方面提供一种电子设备，包括如本申请第三方面所述的驱动芯片。
本申请的优势在于：
本申请克服了MOS管器件本身的参数失配造成的阈值电压偏差，以及，运算放大器的输入失调电压导致不同通道间MOS管的漏端电压不同这两个问题所导致的通道一致性不好的问题，具体地，基于期望的电流，通过调节输出通道MOS管漏极电压来使得恒流源输出通道输出精确的恒定电流，即使得恒流源输出通道实际输出的电流是期望的电流或者说在期望的电流一定精度范围内。
附图说明
图1为现有技术恒流源驱动电路；
图2为本申请实施例的恒流源校准电路示意图；
图3为本申请某一实施例的校准电路单元示意图；
图4为校准电路单元的某一具体实施电路图；
图5为本申请另一实施例的校准电路单元示意图；
图6为图5中压降调节电路的某一体实施电路图；
图7为本申请某一实施例恒流源驱动电路示意图；
图8为图7具体化的电路实例；
图9为本申请另一实施例恒流源驱动电路示意图；
图10为图9具体化的电路实例；
图11为本申请实施例电流控制电路和X组第二MOS管实例电路；
图12为本申请实施例电流校准控制电路；
图13为图12的输出波形示意图。
具体实施方式
以下通过具体的实施例并结合附图对本申请做进一步详细的描述，需要说明的是，所记载或描述的实施例是本申请一部分实施例，而不是全部的实施例。本申请的保护范围不局限于此。
如图1所示，为现有技术中的恒流源驱动电路，其由参考电流产生电路、偏置产生电路和恒流源输出通道构成。
其中，参考电流产生电路包括Bandgap(带隙基准)、放大器AMP1和MOS管NM0。Bandgap为放大器AMP1的同相输入端提供参考电位VREF1，放大器AMP1输出端连接NM0的栅极，放大器AMP1的反相输入端连接NM0的源极。放大器AMP1将NM0的源极电位钳位至参考电位。芯片外部设置有外置电阻R_EXT。由此可知，流过NM0漏源之间的电流I0＝VREF1/R_EXT。
偏置产生电路包括PM0、PM1、放大器AMP_2、放大器AMP_3，NMOS管NM1等。其中，PM0和PM1二者构成电流镜。这里，假设I(PM1)/I(PM0)为K0。其中，I(PM1)、I(PM0)分别指代流过PM1漏源之间的电流和流过PM0的漏源之间的电流。I(PM1)，即I1，等于K0*I0。AMP_3反相输入端输入VREF2，同相输入端与NM1漏极连接，输出端与NM1栅极连接。AMP_3将NM1漏极电压钳位至VREF2。
恒流输出通道包括放大器AMP_C，其同相输入端连接NM1漏极，反相输入端连接NM_C1的源极。理想情况下，放大器AMP_C将NM_C0的漏极电位钳位至AMP_C的同相端电位，即第一偏置电压VD。此时，NM_C0漏极电位与NM1漏极电位相同，NM_C0源极与NM1源极电位相同，NM_C0栅极与NM1栅极通过BUF1连接，NM_C0栅极与NM1栅极电位相同。
此时，恒流源输出通道的输出电流IOUT是流过NM1漏源之间的电流的比例镜像，IOUT大小为：I1*K1，即，K1*K0*VREF1/R_EXT。其中，K1为镜像比例。K1*K0通常是固定的，因此，可以通过调节芯片外部的R_EXT的阻值来调节恒流源通道的输出电流IOUT。需要说明的是，这里，图1中，假设各个放大器增益为无穷大。然而实际中，由于工艺差异等因素的影响，因此，会存在恒流源输出通道一致性较差的问题，导致通道输出电流与预期要输出的电流并不一致。
具体地，参见图1，偏置产生电路中MOS管NM1漏极的电压即为本申请的第一偏置电压VD，NM1漏极连接放大器AMP_C的同相输入端，理论上，放大器AMP3将其同相端的电压钳位至VREF2，即第一偏置电压VD等于AMP3的反相输入端的输入电压VREF2。NM1和NM_C0源极接地，栅极通过BUF1连接，NM1漏极电压为VD，则NM_C0的漏极的电压等于NM1漏极电压VD时，才能保持通道输出电流IOUT与NM1漏源间电流成镜像比例，进而保证输出通道的精度一致，即输出通道输出电流与期望电流一致。实际中，NM_C0的漏极电压会因为放大器AMP_C的输入失调电压而与第一偏置电压VD并不相等；另外，NM_C0和NM1构成电流镜，二者的制备工艺、参数存在差异，纵然二者电压相同，其仍输出不同的电流。因此，实际IOUT是与期望的电流并不一致的。而NM1和NM_C0是由器件本身所决定的，无法去调节电流。因此，本申请中针对如何调节输出电流的问题，提出了通过调节或校准NM_C0的漏极电压的方式。
参见图2，本发明提供的实施例一方面提供了一种恒流源校准电路，其包括：校准电路单元、与所述校准电路单元连接的电阻R、与所述电阻R两端连接的选择器或开关；其中，所述校准电路单元用于调节所述电阻R两端的压降；所述选择器或开关，用于选择所述电阻R的某一端作为输入端接第一偏置电压VD，另一端作为输出端接恒流源输出通道。
具体地，校准电路单元接收校准控制信号，基于校准控制信号来进行校准，实现对电阻R两端(第一端、第二端例如分别用T1、T2表示)的电压压降的调节。也就是说，所述恒流源校准电路实际上是通过校准电路单元调节所述电阻R两端的压降，以此实现对接入的VD电压的校准，将其校准后作为VDO输出到恒流源输出通道中。电阻R的T1和T2端分别与选择器或开关连接，其中，T1端子经选择器或开关后引出端子VD1和端子VDO2；T2端子经选择器或开关后引出端子VD2和端子VDO1。需要说明的是，本申请中VD1、VD2、VDO1、VDO2属于内部逻辑端子，在硬件电路中仅有VD和VDO两根引线。另外需要说明的是，VDO(第三偏置电压)表示接入到恒流源输出通道的电压，具体可以是接入到该输出通道中的MOS管的漏极，例如，NM_C0的漏极；VD为第一偏置电压。第一偏置电压VD可以采用偏置产生电路生成。例如，图1中偏置产生电路中MOS管NM1漏极的电压就是第一偏置电压VD。选择器或开关的作用是对电阻R两端的连接方式进行选择，具体地，是选择电阻R的T1端接第一偏置电压VD(如与偏置产生电路连接、与MOS管NM1漏极连接(图8)、与放大器AMP_C的反相端连接)、T2端接入到恒流源输出通道(如NM_C0漏极)，亦或是，选择电阻R的T2端接第一偏置电压VD、T1端接入到恒流源输出通道。换句话说，上述包括两种情况(不包括同一端既做输入又做输出的情形)，即，情况1：选择由T1端子引出的VD1接第一偏置电压VD，由T2端子引出的VDO1接恒流源输出通道；情况2：选择由T1端子引出的VDO2接恒流源输出通道，由T2端子引出的VD2接第一偏置电压VD。具体是选择情况1还是情况2，是通过选择器或开关来实现的。图2中，选择器或开关接收选择信号(SEL)，基于该信号(后文中的校准控制信号中的其中一组控制指令)来进行选择。需要说明，本实施例中校准电路单元接收的校准控制信号(例如S<M:0>中的M组控制指令)和选择器或开关接收的SEL信号，均是基于目标电流来进行控制，本申请将在下文中具体介绍，在此不详细描述。
下面就上述两种情况进行详细的分析(假设电流如图1、2中箭头方向所指，且图2中电阻阻值为R，流过的电流为I)。
在情况1时，VD1接第一偏置电压VD，VDO1接恒流源输出通道，则VDO＝VD-IR；
在情况2时，VD2接第一偏置电压VD，VDO2接恒流源输出通道，则VDO＝VD+IR。
VD是偏置产生电路生成的固定电压，VD不改变时，则VDO是与IR相关的。第三偏置电压VDO是可以通过调节IR来调节的。选择器或开关的选择，决定了VDO是在VD的基础上增加或者减少，而IR的值决定了增加或减少的幅度。可以理解地，可采用调节电阻R的阻值或调节电流的方式来改变IR，从而实现图2中电阻R两端的电压降的调节。
可选地，所述校准电路单元包括：
校准电路A和/或校准电路B、与电流源连接的用于产生偏置电流的偏置电路；
所述偏置电路与所述校准电路A和/或校准电路B连接；
所述校准电路A和/或校准电路B与所述电阻连接；
其中，所述校准电路A和校准电路B的电流同步调节以同步调节流经所述电阻的电流，或，调节所述校准电路A的电流以调节流经所述电阻的电流，或，调节校准电路B的电流以调节流经所述电阻的电流。
具体地，图3为一实施例提供的校准电路单元示意图。此时，校准电路单元同时包括校准电路A和校准电路B。偏置电路同时与二者连接，此外，电阻R位于(连接于)校准电路A和校准电路B之间，即，校准电路A、电阻R、校准电路B形成一条电流通道，可以通过同步调节校准电路A和校准电路B的电流大小来改变该通道中的电流，即调节流经电阻R的电流。电阻R阻值不变时，则电阻R两端压降发生变化，即前述IR变化，此时，接入恒流源输出通道(具体为该输出通道中MOS(如，NM_C0)漏极的电压VDO将被改变，从而进一步实现电流的校准。
区别于图3的实施例，本申请的方案也可以仅包括了校准电路A或仅包括校准电路B。例如，仅包括校准电路A时，偏置电路与校准电路A连接，电阻R的T1端连接校准电路A(或者说，电阻R连接在校准电路A所在路径中)，具体来说，电阻R连接在由校准电路A形成的镜像输出通道A中，如此通过调节校准电路A的电流(输出电流)实现对流经电阻R电流的调节，或者说对电阻R两端的压降的调节。
可选地，所述校准电路A、所述校准电路B均分别包括M组MOS管组件；所述校准电路A中的每组MOS管组件、所述校准电路B中的每组MOS管组件分别与所述偏置电路构成镜像输出通道A、镜像输出通道B；所述电阻R与M组所述镜像输出通道A和/或M组所述镜像输出通道B连接；每组镜像输出通道A、每组镜像输出通道B均连接有受控开关(例如，图4中的S<0>～S<M-1>)，且均经相应受控开关与所述电阻连接，流经所述电阻R的电流大小通过切换所述受控开关来调节。即，每组镜像输出通道A和/或每组镜像输出通道B均经受控开关与所述电阻连接，本申请中可通过校准电路A、校准电路B中的受控开关数量(控制受控开关通断)，实现校准电路A、校准电路B的电流调节，即流经电阻R的电流的调节。
图4为本申请一实施例提供的校准电路单元的某一具体实施电路图，其可以对应于图3。参考图3、图4，校准电路A包括M组MOS管组件，每组MOS管组件与偏置电路形成了镜像输出通道A，则校准电路A共形成了M组镜像输出通道A，同时，每一组镜像输出通道A均连接有受控开关(图中的S<0>～S<M-1>)；同理，校准电路B也包括M组MOS管组件，每组MOS管组件与偏置电路形成了镜像输出通道B，校准电路B形成了M组镜像输出通道B，同时，每一组镜像输出通道B均连接有受控开关(图中的S<0>～S<M-1>)。电阻R位于(连接于)M组所述镜像输出通道A和M组所述镜像输出通道B之间。可以理解地，可以通过控制各个受控开关的通断(即通过切换受控开关)来调节流经电阻R的电流。举例来说，假设校准电路A和校准电路B中的受控开关S<0>闭合，则二者所在支路的MOS管组件将与偏置电路分别形成电流镜，且形成的镜像输出通道A、镜像输出通道B和电阻R所在通道会产生电流，电阻R上将会产生压降。通过控制受控开关S<0>～S<M-1>的通断，则电阻R上的电流会不同，则电阻R上的压降将改变，以此原理，可以调节VDO。需要说明的是，本实施例，校准电路A、校准电路B中对应同样符号的受控开关(如校准电路A中的S<0>、校准电路B中的S<0>)，应该是同步开启(闭合)或关闭(断开)的，以保证校准电路A、校准电路B的电流大小同步。举例来说，校准电路A中的S<0>、S<1>、S<2>闭合(开启)，同时，校准电路B中的S<0>、S<1>、S<2>也闭合(开启)。此时，用G表示对应MOS管组件的镜像比例，则电阻R上流过的电流等于G*ICAL，G＝K/T*VS<2:0>。其中，K/T为定值，即固定量，VS<2:0>为此时对应MOS管组件中MOS管数量。因此，可以理解地，调节电阻R上流过的电流实际需要调节的是VS<(M-1):0>的值，即对应MOS管组件中与电阻R电性连接(所在支路开关闭合)的MOS管数量。可选地，各MOS管组件中使用相同参数的MOS管，以保证镜像比例精确统一。另外，M还表征调节的精度，其取值越大，则调节的范围、分辨率越高。
可选地，所述M组MOS管组件的镜像比例以2的指数倍递增的方式配置，依次为20、21……2M-2、2M-1。具体地，所述M组MOS管组件与所述偏置电路的镜像比例以2的指数倍递增的方式配置，依次为20、21……2M-2、2M-1。也就是说，每组MOS管组件与偏置电路形成电流镜，电流镜输出电流与输入电流之比以20、21……2M-2、2M-1的倍数递增。不管是既包括校准电路A又包括校准电路B的方案，还是仅包括校准电路A或校准电路B其中之一的方案，校准电路A、校准电路B中的M组MOS管组件的镜像比例均可以按上述方式设置。则在调节时，M组镜像输出通道A的输出电流和M组镜像输出通道B的输出电流成比例依次增大或减小。换言之，不允许以跳跃的方式进行调节，而必须按20、21……2M-2、2M-1以正序或倒序的方式依次调节，判断是否达到输出精度要求。
参见图5，校准电路单元包括电压源、压降调节电路。压降调节电路接收校准控制信号，基于此实现对电阻R上压降的调节。具体地，校准电路单元(具体为校准电路单元中的压降调节电路)与电阻R一端连接，其中，电压源、压降调节电路、电阻R形成一电流通道。一种实施方式中压降调节电路可以为一阻值可调的电路，例如滑动变阻器，其可调节上述电流通道中的等效电阻(注意，不是调节前述电阻R的阻值，实际上电阻R阻值是固定的)。上述电流通道，可理解为一个闭合回路，使得电阻R有电流形成。由于电压源是固定电压源，即其输出的电压值是固定的，根据欧姆定律，I＝U/R(这里，R与前述电阻R没有关系，只是作为一个符号表示阻值来表述欧姆定律)，U固定，I与R成反比，因此，当改变通道中有效电阻的阻值时，通道中电流将同步改变。由于电阻R阻值不变，则其两端的压降将发生变化。换个角度看，也可认为通道中有效电阻改变，由于电阻R阻值不变，则其分压改变。
压降调节电路的实现方式可以是，控制接入其它电阻。例如，增加或者减少其它电阻；或者，设置调阻电路为滑动变阻器等阻值可调的电阻。
图6在图5基础上提供了一更为具体的校准电路单元的实施例，所述校准电路单元包括：
电压源、以及与所述电压源连接的压降调节电路；
所述压降调节电路与所述电阻连接，用于调节所述电阻两端的压降；
所述压降调节电路包括控制模块、多个分压电阻，所述多个分压电阻依次串联后与所述电压源连接，所述控制模块基于校准控制信号选择分压电阻的输出节点，以产生目标分压接在所述电阻两端。
请继续参见图5-图6，压降调节电路包括多个依次串联的电阻(可称为分压电阻，图中以R0～R(M-1)表示)；分压电阻R0-R(M-1)依次串联，控制模块接收校准控制信号S<M-1:0>，并基于此选择分压电阻的相应输出节点与电阻R连接，改变电阻R上的压降。可选地，控制模块为多路选择器MX0，其输入端数量对应于串联的分压电阻个数或分压电阻的输出节点个数。例如，分压电阻选择为M个，则所述选择器MX0为M路选择器。
本申请中，校准电路单元中的电压源、电流源可以是由驱动芯片的偏置产生电路产生的电压或者参考电流产生模块产生的电流，也可以是独立的。
本申请第二方面提供了一种恒流源驱动电路，如图7-8，该恒流源驱动电路包括：接收参考电流的偏置产生电路、产生所述参考电流的参考电流产生电路、与所述偏置产生电路连接的恒流源输出通道、如前述任一实施例中的恒流源校准电路；
所述恒流源校准电路对所述偏置产生电路生成的第一偏置电压VD进行校准，得到第三偏置电压VDO并输出至所述恒流源输出通道；
所述恒流源输出通道，基于所述第三偏置电压VDO和所述偏置产生电路生成的第二偏置电压VGI输出恒流。
下面，对图7中各个电路模块进行详细说明。需要说明，本申请中无特别强调时，偏置产生电路、参考电流产生电路、恒流源输出通道(图1、8、10中均包括这三个模块)均是本领域技术任意能够知晓和实现的所以的电路，而非指代某一具体电路。
参考图1、8，二者的参考电流产生电路结构相同，均包括Bandgap(带隙基准电压源)、NMOS管和运算放大器。其中，Bandgap产生基准电压VREF1输入到运算放大器同相端，运算放大器的反相端与NMOS管NM0源极连接，运算放大器将该源极电位钳位至VREF1。NMOS管源极通过芯片外部的电阻R_EXT接地。流经NM0漏源之间的电流I0＝VREF1/R_EXT，其中，R_EXT表示电阻R_EXT的阻值。而图10中与图1、8中略有区别，其参考电流为Iref。参考电流产生和修调电路输出端与电流范围选择电路连接，向其输出电流，电流范围选择电路根据控制信号C[0:L]输出高精度的参考电流Iref到偏置产生电路。
偏置产生电路，产生第一偏置电压VD和第二偏置电压VGI。恒流源输出通道可基于VD和VGI输出恒流。具体地，偏置产生电路接收上述电流I0，同时，还接入基准电压VREF2。参见图1、8，偏置产生电路仅存在细微的差别，即图8中采用参考电位选择电路来产生VREF2。参考图1、8，偏置产生电路中，PM0漏源电流为I0，PM0和PM1构成电流镜，即PM1漏源电流I1是PM0漏源电流I0的镜像。运算放大器AMP3将NM1漏极电压钳位至VREF2，由该漏极引出的端子电位即第一偏置电压VD。图1中，理论上，AMP_C可将NM_C0漏极电压钳位至第一偏置电压VD，也即VREF2。运算放大器AMP3输出端除连接NM1栅极以外，还连接有增益BUF1，增益BUF1另一端连接NM_C0栅极。图10中的偏置产生电路区别于图1、8中的偏置产生电路，其由Bandgap、运算放大器、NMOS管、增益BUF1组成。同样地，Bandgap产生基准电压或者说参考电压(VREF)。而AMP3将NM1漏极电位钳位至VREF，从而提供第一偏置电压VD。VGI同样由与AMP3输出端连接的增益BUF1输出。需要说明的是，偏置产生电路实际是本领域的常规电路，因此，除了前面介绍的几种形式以外，实际中还存在很多其它的形式。
恒流源输出通道用于输出恒流IOUT，图1、8、10均给出了恒流源输出通道的具体电路。其主要是由运算放大器、MOS管组成镜像输出通道。图1是现有技术中的恒流源输出通道，其运算放大器AMP_C的反相端与MOS管NM_C0的漏极连接。而图8、10中，运算放大器AMP_C的反相端通过恒流源校准电路后与MOS管NM_C0的漏极连接，由恒流源校准电路实现对NM_C0的漏极电压的调节，从而最终调节恒流源输出通道的输出电流的调节。即，恒流源校准电路接收第一偏置电压VD，对其进行校准并输出第三偏置电压VDO至恒流源输出通道。这里，恒流源校准电路接收第一偏置电压VD是以连接放大器反相端的方式实现的，本申请中，还可以直接将恒流源校准电路一端连接偏置产生电路以接收第一偏置电压VD，例如，连接到NM1漏极。
图1、8所示的恒流源驱动电路一般存在下述问题：
1、市场上的恒流源驱动芯片，输出范围较宽，大部分恒流源驱动芯片输出的最大值是输出的最小值的十倍以上，若如前述，采用外置电阻来调整电流，则I0、I1和IOUT的变化量都在10倍以上。同时，根据前述分析，I0＝VREF1/R_EXT，I1＝K0*I0，可见，外置电阻越小，则I0会越大，I1也越大，越高的电流势必会导致恒流源驱动芯片越高的功耗。
2、通过增加MOS管的面积来满足最小输出电流的精度的要求，比如，增加MOS管的长度和宽度的方式；特别地，通过增加长度的方式是最为有效的；通过增加MOS管的宽长比W/L来满足最大输出电流，增加长度的同时增加W/L(宽度必然增加)，这势必导致芯片的大面积问题。另外，由于电流精度与器件面积的算数平方根成正比，同时因为生产工艺的原因，当面积增加到一定值时，电流精度无法一直提升，导致电流精度难以提升。
3、当输出电流很小时，各MOS管的|VGS|(VGS的绝对值)也非常小，这将会导致电流镜的性能变差，从而对输出的恒流源精度产生影响，具体表现为精度变差。
对于上述问题，本申请一个实施例提供了一种解决方案，该方案对于参考电流I0的调节，并不采用外置电阻。如图9所示，该恒流源驱动电路还包括：偏置产生电路、参考电流产生电路、恒流源输出通道、串联在恒流源输出通道和偏置产生电路之间的电流控制电路；恒流源输出通道为一个或多个。其中，电流控制电路可调节恒流源输出通道的电流大小，其包括至少一个输入端和X(大于等于1的整数，其值由恒流源输出通道决定，例如，由后文中恒流源输出通道的第二MOS管的组数决定)个输出端(VG0[0:X-1])；所述X个输出端与X组第二MOS管一一对应连接；第二偏置电压VGI输入至所述电流控制电路的输入端；当对应输出端的控制信号(例如图11中S[0]、……S[X-1])有效时，对应输出端输出所述第二偏置电压VGI至对应第二MOS管(第二MOS管将在后文中介绍)的栅极。以此方式，可以通过对应输出端的控制信号来调节恒流源输出通道的镜像比例。
可选地，所述恒流源输出通道包括：
第一运算放大器、第一MOS管NM_C1、X组第二MOS管；其中，X>＝1且X为整数；
其中，所述第一MOS管NM_C1作为所述恒流源输出通道的输出开关；所述第一MOS管NM_C1的栅极连接所述第一运算放大器的输出端；所述恒流源输出通道的开启和关闭通过控制所述第一运算放大器AMP_C的输出控制；
所述第一运算放大器的反相端与所述恒流源校准电路连接，同相端接所述第一偏置电压VD(即与偏置产生电路输出VD的端口连接，例如NM1漏极)；
所述第二MOS管的漏极连接所述恒流源校准电路，用于接收恒流源校准电路输出的第三偏置电压VDO，栅极接所述第二偏置电压VGI。
需要说明的是，第一MOS管NM_C1除了可以作为输出开关的功能以外，还用于消除静电。具体地，参见图10，第一放大器AMP_C接收控制信号OE[0：N]，基于该控制信号动作。
X组第二MOS管，该第二MOS管就是前一实施例中的第二MOS管。如前一实施例，第二偏置电压VGI输入至电流控制电路的输入端；当电流控制电路对应的输出端的控制信号(例如图11中S[0]、……S[X-1])有效时，对应输出端输出所述第二偏置电压VGI至对应第二MOS管。可以理解，电流控制电路中，X个输出端与此处X组第二MOS管是一一对应的。当某一个输出端的控制信号有效时，则该输出端将第二偏置电压VGI输出至与其连接或对应的第二MOS管的栅极，如此方式，可以控制该第二MOS管的通断，从而调节恒流源输出通道的镜像比例。换句话说，可以调节恒流源输出通道的输出电流IOUT大小。
NM_C1作为输出开关，由于AMP_C的输出连接NM_C1的栅极(控制端)，因此，所述恒流源输出通道的开启和关闭是通过控制所述第一运算放大器AMP_C的输出来控制的。当NM_C1导通时，在其它情况满足时，该恒流源输出通道可以输出恒流；当NM_C1关闭或断开时，该恒流源输出通道不再输出恒流。第一运算放大器AMP_C的反相端与所述恒流源校准电路一端连接，同相端接所述第一偏置电压VD；所述恒流源校准电路另一端与所述第二MOS管的漏极、所述第一MOS管NM_C1的源极连接。也就是说，恒流源校准电路对AMP_C的反相端电压进行校准或调整后作为VDO输出至所述第二MOS管的漏极、所述第一MOS管NM_C1的源极。
结合图11，其提供了一种实施方式中上述X组第二MOS管和电流控制电路的具体方案。其中，X组第二MOS管(图11为NMOS管，NM_C0～NM_C0X-1)并联，具体地，各个第二MOS管漏极连接，源极接地，且栅极连接电流控制电路。结合前文和图10，各个第二MOS管漏极共接后与NM_C1源极、恒流源校准电路共接(无恒流源校准电路时，共接点电位是第一偏置电压VD，有恒流源校准电路，共接点电位是第一偏置电压修正后的电压，或者说第三偏置电压VDO)。各个第二MOS管的栅极连接电流控制电路。具体地，电流控制电路包括X个选择器或开关(MX0～MXX-1)、一个接收第二偏置电压VGI的输入端、和X个输出端(VGO[0]～VGO[X-1])。图11可见，X个输出端即X个选择器或开关的输出端。X个输出端与X组MOS管中的NMOS管(NM_C0-NM_CX-1)栅极一一对应连接，即一个输出端(或者说，一个选择器或开关的输出端)对应连接X组MOS管中一组。可以理解地，各个选择器或开关可决定对应的输出端是导通还是关闭(选择输出GND电位还是VGI，GND对应关闭，VGI对应导通)。其中，当输出端导通时，对应的选择器或开关可输出第二偏置电压VGI至与其连接的第二MOS管的栅极，以此可以控制对应的第二MOS管导通而输出电流。基于此，可以通过选择器或开关，来控制导通的第二MOS管的数量，从而来控制或调节镜像比例(这里镜像比例指代输出电流与参考电流之间的镜像比例)，实现输出电流的调节。可见，本实施例提供的方案，无需调节芯片外部的电阻阻值就可实现输出电流的调节。
一种可能的实施方式中，还提供了一种恒流源校准电路的调节方案。其可以使得电流源校准电路实现自动/精确的调节。参见图8、10，该恒流源校准电路还包括电流校准控制电路、选择器、第三MOS管、修调电路；
所述选择器的输入端连接所述第一运算放大器的输出端，所述选择器将所述第一运算放大器的输出信号输入所述第一MOS管的栅极或者所述第三MOS管的栅极；
所述第三MOS管的漏极与所述修调电路、所述电流校准控制电路连接；所述修调电路输出修调电流至所述第三MOS管的漏极；所述第三MOS管的源极与所述第二MOS管NM_C0的漏极连接；
所述电流校准控制电路用于控制所述恒流源校准电路进行校准；
校准状态下，所述选择器将所述第一运算放大器的输出信号输出至所述第三MOS管的栅极，所述电流校准控制电路根据所述第三MOS管的漏极电压控制所述恒流源校准电路进行电流调节；
输出状态下，所述选择器将所述第一运算放大器的输出信号输出至所述第一MOS管的栅极。
本方案中，选择器Mux2-1输入端连接AMP_C输出端，其可以将AMP_C的输出信号选择性的输出到NM_C的栅极或者NM_C1的栅极。换句话说，AMP_C的输出信号是经选择器以二选一的方式输入到NM_C的栅极或者NM_C1的栅极(指代从NM_C的栅极和NM_C1的栅极中选择一个来接收AMP_C的输出信号)。
本方案包括两种状态：校准状态和输出状态。当选择器将AMP_C的输出信号接入NM_C的栅极时，可进行校准；当选择器将AMP_C的输出信号不接入NM_C的栅极，而是接入NM_C1的栅极时，可进行正常的电流输出。
具体地，校准状态下，所述选择器MUX2_1将所述第一运算放大器AMP_C的输出信号输出至所述第三MOS管NM_C的栅极，所述电流校准控制电路根据所述第三MOS管NM_C的漏极电压控制所述恒流源校准电路进行电流调节；
输出状态下，所述选择器将所述第一运算放大器AMP_C的输出信号输出至所述第一MOS管AMP_C1的栅极。此时，恒流源输出通道可以正常开启，输出电流为外部器件供电。
由上可知，恒流源校准电路实现电阻R两端的压降的调节是通过校准控制信号来实现的。本实施方式中，着重强调的是自动的调节方式，但是，实际上，校准控制信号也可以是手动控制。
参见图4、图5-6，其改变电流或者电阻来实现压降的改变或调节，而改变电流或者电阻的方式是通过接入不同节点。即，所有的校准方式都是通过节点的控制来实现。本实施例所提供的电流校准控制电路具有普遍适应性。如图8、10所示，电流校准控制电路输出校准控制信号，用S<M:0>表示。可以理解地，校准控制信号实际为M+1组。该M+1组信号中，其中一组用于控制选择器或开关，以此决定选择电阻的哪一端与恒流源输出通道连接哪一端接入第一偏置电压VD(例如与AMP_C反相端连接)，余下的另外M组(如，图4、图6中S<M-1:0>)的功能是控制恒流源校准电路调节电流，例如，控制校准电路单元中的M组MOS管组件连接的受控开关的通断，从而最终控制流过电阻R的电流大小(图4)；或者，控制图6中选择器MX0的选择，从而决定电阻R两端的压降。
以图4为例，校准电路A和校准电路B的均包括M组MOS管，且每组MOS管均与一受控开关串联。图中，S<0>-S<M-1>是校准控制信号，分别用于控制各个受控开关的状态(导通、关闭)。如前所述，M+1组校准控制信号S<M:0>可以按功能分为两种信号，其中，一组(例如，用VS<M>表示)用于控制选择器或开关，剩下的M组S<0>-S<M-1>用于控制校准电路A、校准电路B中的受控开关。其中，VS<M>控制选择器或开关实际上就是选择电阻R的哪一端(两端分别为T1、T2)与恒流源输出通道(即第二MOS管的漏极)连接，哪一端接入第一偏置电压VD。另外，校准电路A、校准电路B各自的M个受控开关由校准控制信号中的M组(S<M-1:0>)控制以实现闭合/关断，以此，可以控制校准电路A和/或校准电路B与偏置电路形成的镜像输出的镜像比例而实现流经电阻R的电流的调节或者说电阻R两端压降的调节。同理，仅包括校准电路A或校准电路B时，可以理解地，调节电阻R的电流或压降的方式实质与前述图4相同。
同样地，以图6为例，选择器MX0接收M+1组校准控制信号中的M组信号S<M-1:0>，根据S<M-1:0>选择相应的分压节点与电阻R连接。另外一组校准控制信号，以VS<M>表示，其功能与前述图4中相同，均是用于控制选择器或开关，即选择电阻R的哪一端(两端分别为T1、T2)与第二MOS管的漏极连接。
一种实施方式中，给出了具体的电流校准控制电路，如图12，以M＝4为例进行说明。
参见图8、10，校准状态下，所述选择器MUX2_1将所述第一运算放大器AMP_C的输出信号输出至所述第三MOS管NM_C的栅极，第三MOS管NM_C的漏极与电流校准控制电路连接，电流校准控制电路根据所述第三MOS管NM_C的漏极电压(V_FLAG)控制所述恒流源校准电路进行电流调节。修调电路产生修调电流(IREF)，修调电路与第三MOS管漏极连接，输出IREF至第三MOS管漏极。IREF为一高精度的目标电流，其实际上是被修调到了设定的电流精度的基准电流(可理解为前述预期电流，校准时，恒流源输出通道的输出电流与该基准电流一致，则认为恒流源输出通道校准完成，后续恒流源输出通道进入输出状态时，其输出将不会出现偏差)。校准状态时，第三MOS管NM_C导通，第三MOS管NM_C漏极的电流(漏源电流)等于恒流源输出通道的电流(记为IOUT)。在理想状况下(即一致性好的情况下)，通道输出电流IOUT[0:N]与IREF相等。其中，IOUT[0:N]表示N+1个恒流源输出通道的电流。
但实际中，各通道的输出电流IOUT[0:N]将会与IREF存在偏差，原因在于通道间、芯片间会因为各种非理想因素而产生电流偏差。基于上述原因，对各个通道依次进行电流校准(逐通道电流校准)是有必要的。
校准某个通道时，第一运算放大器AMP_C的输出端与NM_C栅极连接(可以如前所述，通过选择器MUX2-1实现)，此时，第一运算放大器AMP_C的输出与NM_C1是没有连接的，即是断开连接的。修调电路产生的IREF可用于对该通道进行校准。具体来说，比较IREF与IOUT的大小：
IOUT<IREF时，则第三MOS管将具有很高的漏极电压V_FLAG，此时，电流校准控制电路与第三MOS管NM_C的漏极连接，电流校准控制电路会将漏极电压识别为1，当被识别为1时，可通过调节S<M:0>来增加IOUT；即电流校准控制电路通过向恒流源校准电路输出S<M:0>，来通过S<M:0>控制恒流源校准电路来调节IOUT升高；
IOUT>IREF时，第三MOS管NM_C具有很低的漏极电压V_FLAG，电流校准控制电路会将漏极电压识别为0，当被识别为0时，同样地，可通过调节S<M:0>来降低或减少IOUT；
以此方式调节S<M:0>，直到，当IOUT被调整到和修调电流IREF在接近的精度范围内，停止调节后，系统锁存校准值。
最后，当结束对通道校准后，放大器AMP_C的输出端不再与第三MOS管连接(断开连接)，而与NM_C1的栅极连接，此时，该通道可以正常工作或显示。
值得说明的是上述实施例针对的是共阳极驱动芯片，其输出通道选择NMOS管作输出。而本申请所提供的方案同样适用于共阴极芯片，其与前述共阳极芯片区别仅在于MOS管的类型不同。具体地，对于共阴极芯片而言，采用PMOS管作输出，其他MOS管类型进行对应翻转。
需要说明的是，本申请中的恒流源校准电路，实际上就是电流校准电路。从原理和功能上讲，选择器或开关可以选择电阻R的第一端、第二端的接法，不同的接法可以决定电阻R的两端的压降如何变化(增加或减少)，即可决定恒流源输出通道MOS管漏极的电压如何变化。以此，实际实现的是输出电流的调节或校准。因此，本质上讲，图2-6中整个电路均为电流校准电路。
图12为本申请一实施例提供的电流校准控制电路。下面以包含5bit校准控制信号的补偿寄存器为例(本申请仅以5bit举例，但实际可为任意个bit)。图12中，第一D触发器接收控制时钟CLK，依次产生时钟信号CKS<5>-CKS<0>和END_FLAG信号(END_FLAG信号用于结束校准，为高时，结束校准，为低时进入校准)。上述第一D触发器输出的CKS<5>-CKS<0>和END_FLAG信号如图13所示，其起始的时刻是不同的。第一D触发器的输出和或门一输入端连接。第二D触发器的输出端(lock表示其输出信号)与上述或门的另一输入端连接。
END_FLAG信号有效(高电平)时，第二D触发器输出高电平，即Lock为高。由于第二D触发器输出端连接或门一输入端，此时，或门输出必然为高，或门被锁定，或门的输出CKSi<5:0>为高，不会翻转。可以理解，在此前Lock为低时，则或门的输出与其另一输入端接收的信号有关，即与CKS<5：0>有关，具体地，或门输出的信号CKSi<5:0>与其接收的信号CKS<5：0>相同，此时，或门是未锁定的。
下面以5bit校准控制信号的补偿寄存器为例。电流校准控制电路采集NM_C漏极电压(V_FLAG信号)，将V_FLAG信号依次存储进补偿寄存器VS<4:0>的各bit中。图13为图12的输出波形示意图。下面参考图12-13进行详细描述。
补偿寄存器S<4:0>包含4bit失调补偿寄存器S<3:0>和1bit失调补偿极性寄存器S<4>。其中，当S<4>为0时，则VDO<VD；当S<4>为1时，则VDO>VD。校准电路单元中的电流大小通过S<3:0>进行控制。如前所述，4bit的S<3:0>实际控制的是校准电路单元中电流的大小(例如，通过控制图4中受控开关的通断来控制校准电路A和/或B的电流)，以此控制电阻R上流过的电流大小，当流过R的电流改变时，则R两端的压降将改变，以此，调整输出的VDO和VD之间的电压差，从而调节恒流源输出通道MOS漏极电压，并最终达到调整输出电流的目的。需要特别说明的是，初始时，EN信号为低电平，图13中D触发器在EN为低时复位，此时控制电路是不工作的；当EN变为高电平时，电流校准开始。
下面对具体的校准流程进行详细介绍。
比较初始的IOUT与基准电流IREF，以IOUT<IREF和IOUT>IREF进行分别说明：
(1)当IOUT>IREF时，NM_C漏极电压V_FLAG很低，校准控制电路将其识别为0(V_FLAG＝0)，此时需要进行相关调节来减小IOUT。具体的，在CKSi<5>上升沿对V_FLAG进行采集，VS<4>存储采集的值，此时失调补偿极性寄存器S<4>＝0；当S<4>为0时，则VDO<VD。在下一个时钟周期，依旧比较IOUT与基准电流IREF：若IOUT>IREF，V_FLAG为0，此时，在CKSi<4>上升沿对V_FLAG进行采集，VS<3>存储采集的值。如图13所示，VS<3>经过反相器，反相器输出为1，此时S<3>＝1。以图4来说，则校准电路A和或校准电路B中S<3>对应的受控开关导通。可以理解，此时，S<3:0>增加，校准电路单元中电流相应增加，此时，电阻R两端的压降(VDO与VD电压差)是增加的。可以理解，此时，VDO减小，从而IOUT随之减小，IOUT将靠近IREF，或者说二者之间的偏差将减小。若IOUT<IREF，V_FLAG将为1，在CKSi<4>上升沿对V_FLAG进行采集，VS<3>存储采集的值。如图13所示，VS<3>经过反相器，反相器则输出0，此时S<3>＝0。按照上述方式依次进行，直到S<3:0>中的每一位都完成比较。比较完成时，同样以图4来说，则最终的受控开关导通或关闭情况确定，电阻R两端的电压降也将确定，从而实现最终的IOUT的校准。
(2)当IOUT<IREF时，NM_C的漏极电压会很高，电流校准控制电路与NM_C的漏极连接，电流校准控制电路会将漏极电压识别为1(V_FLAG＝1)，此时需要进行相关调节来增加IOUT。具体地，在CKSi<5>上升沿对V_FLAG进行采集，VS<4>存储采集的值，失调补偿极性寄存器S<4>＝1。当S<4>为1时，则VDO>VD。VDO增加时，IOUT将增加，以此可以缩小IOUT与参考电流IREF之间的差距。在下一个时钟周期，比较IOUT与基准电流IREF：若IOUT<IREF，V_FLAG为1，此时，在CKSi<4>上升沿对V_FLAG进行采集，VS<3>存储采集的值。参见图13，此时，S<3>＝1。则S<3>对应的受控开关导通。可以理解，此时，S<3:0>增加，校准电路单元中电流相应增加，此时，电阻R两端的压降(VDO与VD电压差)是增加的。VDO增加，则电流IOUT增加，逐渐靠近IREF，缩小与其的差距。若IOUT>IREF，V_FLAG为0，在CKSi<4>上升沿对V_FLAG进行采集，VS<3>存储采集的值。参见图13，此时，S<3>＝0。则S<3>对应的受控开关是断开的。按照上述方式依次进行下去，直到S<3:0>中的每一位都完成比较。
在下一次进行电流校准前，需要复位D触发器，即，需要将EN置低。此时，第二D触发器输出的Lock信号为低电平，或门一端输入低电平，则或门输出端的输出依赖于其另一输入端接收的信号。此时，或门解除锁定。
本申请第三方面提供一种驱动芯片，该驱动芯片可应用于LED显示屏，为LED显示屏的恒流驱动芯片，其包括如本申请第二方面提供的恒流源驱动电路。
本申请第四方面提供一种电子设备，其可以为LED广告牌、显示屏设备等，该电子设备包括如本申请第三方面提供的驱动芯片。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种恒流源校准电路，其特征在于，包括：
校准电路单元、与所述校准电路单元连接的电阻、与所述电阻两端连接的选择器或开关；
其中，所述校准电路单元用于调节所述电阻两端的压降；
所述选择器或开关，用于选择所述电阻的某一端作为输入端接第一偏置电压VD，另一端作为输出端接恒流源输出通道。
2.根据权利要求1所述的一种恒流源校准电路，其特征在于，所述校准电路单元包括：
电压源、以及与所述电压源连接的压降调节电路；
所述压降调节电路与所述电阻连接，用于调节所述电阻两端的压降；
所述压降调节电路包括控制模块、多个分压电阻，所述多个分压电阻依次串联后与所述电压源连接，所述控制模块基于校准控制信号选择分压电阻的输出节点，以产生目标分压接在所述电阻两端。
3.根据权利要求1所述的一种恒流源校准电路，其特征在于，所述校准电路单元包括：
校准电路A和/或校准电路B、与电流源连接的用于产生偏置电流的偏置电路；
所述偏置电路与所述校准电路A和/或校准电路B连接；
所述校准电路A和/或校准电路B与所述电阻连接；
其中，所述校准电路A和校准电路B的电流同步调节以同步调节流经所述电阻的电流，或，调节所述校准电路A的电流以调节流经所述电阻的电流，或，调节校准电路B的电流以调节流经所述电阻的电流。
4.根据权利要求3所述的一种恒流源校准电路，其特征在于，所述校准电路A、所述校准电路B均分别包括M组MOS管组件；所述校准电路A中的每组MOS管组件、所述校准电路B中的每组MOS管组件分别与所述偏置电路构成镜像输出通道A、镜像输出通道B；每组镜像输出通道A和/或每组镜像输出通道B均设置有受控开关，流经所述电阻的电流大小通过切换所述受控开关来调节；其中，所述电阻与M组镜像输出通道A和/或M组镜像输出通道B连接。
5.根据权利要求4所述的一种恒流源校准电路，其特征在于，所述M组MOS管组件与所述偏置电路的镜像比例以2的指数倍递增。
6.一种恒流源驱动电路，其特征在于，包括：
接收参考电流的偏置产生电路、产生所述参考电流的参考电流产生电路、与所述偏置产生电路连接的恒流源输出通道、如权利要求1-5任一项所述的恒流源校准电路；
所述恒流源校准电路对所述偏置产生电路生成的第一偏置电压VD进行校准，得到第三偏置电压VDO并输出至所述恒流源输出通道；
所述恒流源输出通道，基于所述第三偏置电压VDO和所述偏置产生电路生成的第二偏置电压VGI输出恒流。
7.根据权利要求6所述的一种恒流源驱动电路，其特征在于，所述恒流源输出通道包括：
第一MOS管、X组第二MOS管、第一运算放大器；其中，X>＝1且X为整数；
其中，所述第一MOS管作为恒流源输出通道的输出开关；所述第一MOS管的栅极连接所述第一运算放大器的输出端；所述恒流源输出通道的开启和关闭通过控制所述第一运算放大器的输出控制；
所述第一运算放大器的反相端与所述恒流源校准电路连接，同相端接所述第一偏置电压VD；
所述第二MOS管的漏极连接所述恒流源校准电路，栅极接所述第二偏置电压VGI。
8.根据权利要求7所述的一种恒流源驱动电路，其特征在于，还包括一个包括X个输出端以及至少一个输入端的电流控制电路；所述X个输出端与所述X组第二MOS管一一对应连接；所述第二偏置电压VGI输入至所述电流控制电路的输入端；
当对应输出端的控制信号有效时，对应输出端输出所述第二偏置电压VGI至对应第二MOS管的栅极。
9.根据权利要求7所述的一种恒流源驱动电路，其特征在于，还包括电流校准控制电路、选择器、第三MOS管、修调电路；
所述选择器的输入端连接所述第一运算放大器的输出端，所述选择器将所述第一运算放大器的输出信号输入所述第一MOS管的栅极或者所述第三MOS管的栅极；
所述第三MOS管的漏极与所述修调电路、所述电流校准控制电路连接；所述修调电路输出修调电流至所述第三MOS管的漏极；所述第三MOS管的源极与所述第二MOS管的漏极连接；
所述电流校准控制电路用于控制所述恒流源校准电路进行校准；
校准状态下，所述选择器将所述第一运算放大器的输出信号输出至所述第三MOS管的栅极，所述电流校准控制电路根据所述第三MOS管的漏极电压控制所述恒流源校准电路进行电流调节；
输出状态下，所述选择器将所述第一运算放大器的输出信号输出至所述第一MOS管的栅极。
10.一种驱动芯片，其特征在于，包括如权利要求6-9任一项所述的恒流源驱动电路。
11.一种电子设备，其特征在于，包括如权利要求10所述的驱动芯片。
CN202210635399.5A 2022-01-27 2022-06-07 恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备 Pending CN114967810A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2022101029069 2022-01-27
CN202210102906.9A CN114489212A (zh) 2022-01-27 2022-01-27 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备

Publications (1)

Publication Number Publication Date
CN114967810A true CN114967810A (zh) 2022-08-30

Family

ID=81477321

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210102906.9A Withdrawn CN114489212A (zh) 2022-01-27 2022-01-27 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备
CN202210635399.5A Pending CN114967810A (zh) 2022-01-27 2022-06-07 恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210102906.9A Withdrawn CN114489212A (zh) 2022-01-27 2022-01-27 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备

Country Status (2)

Country Link
US (1) US20230236616A1 (zh)
CN (2) CN114489212A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115220513A (zh) * 2022-09-20 2022-10-21 深圳市恒运昌真空技术有限公司 一种电压偏置控制方法及电路
CN115296141A (zh) * 2022-09-28 2022-11-04 中晟微电子(南京)有限公司 一种vcsel激光器电流偏置电路及其控制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985236B (zh) * 2023-03-17 2023-06-16 成都利普芯微电子有限公司 一种驱动芯片、驱动系统、电子设备

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243948A (en) * 1979-05-08 1981-01-06 Rca Corporation Substantially temperature-independent trimming of current flows
US4733161A (en) * 1986-02-25 1988-03-22 Kabushiki Kaisha Toshiba Constant current source circuit
US6069520A (en) * 1997-07-09 2000-05-30 Denso Corporation Constant current circuit using a current mirror circuit and its application
US20080143427A1 (en) * 2006-12-13 2008-06-19 Maksim Kuzmenka Circuit and method for adjusting a voltage drop
CN101320278A (zh) * 2008-06-25 2008-12-10 苏州中科半导体集成技术研发中心有限公司 Cmos基准源
JP2009140117A (ja) * 2007-12-05 2009-06-25 Nikon Corp 電流制御装置
JP2009171410A (ja) * 2008-01-18 2009-07-30 Yamatake Corp 信号出力回路
CN101937650A (zh) * 2010-09-19 2011-01-05 无锡力芯微电子股份有限公司 Led显示器、led驱动电路及其输出电路
JP2013003700A (ja) * 2011-06-14 2013-01-07 Mitsumi Electric Co Ltd レギュレータ用半導体集積回路
US20130107592A1 (en) * 2011-10-31 2013-05-02 Silergy Semiconductor Technology (Hangzhou) Ltd Reference voltage regulating method and circuit for constant current driver
CN104656734A (zh) * 2013-11-21 2015-05-27 瑞昱半导体股份有限公司 电流平衡装置与方法
CN105208730A (zh) * 2015-09-28 2015-12-30 无锡中感微电子股份有限公司 电流匹配的led驱动电路
CN105206226A (zh) * 2015-10-08 2015-12-30 俞德军 一种高精度电流驱动电路
CN110708809A (zh) * 2019-11-08 2020-01-17 深圳市德普微电子有限公司 一种共阳led显示屏驱动芯片的恒流源产生电路
CN110767152A (zh) * 2019-11-08 2020-02-07 深圳市德普微电子有限公司 一种led显示屏驱动芯片的恒流源产生方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243948A (en) * 1979-05-08 1981-01-06 Rca Corporation Substantially temperature-independent trimming of current flows
US4733161A (en) * 1986-02-25 1988-03-22 Kabushiki Kaisha Toshiba Constant current source circuit
US6069520A (en) * 1997-07-09 2000-05-30 Denso Corporation Constant current circuit using a current mirror circuit and its application
US20080143427A1 (en) * 2006-12-13 2008-06-19 Maksim Kuzmenka Circuit and method for adjusting a voltage drop
JP2009140117A (ja) * 2007-12-05 2009-06-25 Nikon Corp 電流制御装置
JP2009171410A (ja) * 2008-01-18 2009-07-30 Yamatake Corp 信号出力回路
CN101320278A (zh) * 2008-06-25 2008-12-10 苏州中科半导体集成技术研发中心有限公司 Cmos基准源
CN101937650A (zh) * 2010-09-19 2011-01-05 无锡力芯微电子股份有限公司 Led显示器、led驱动电路及其输出电路
JP2013003700A (ja) * 2011-06-14 2013-01-07 Mitsumi Electric Co Ltd レギュレータ用半導体集積回路
US20130107592A1 (en) * 2011-10-31 2013-05-02 Silergy Semiconductor Technology (Hangzhou) Ltd Reference voltage regulating method and circuit for constant current driver
CN104656734A (zh) * 2013-11-21 2015-05-27 瑞昱半导体股份有限公司 电流平衡装置与方法
CN105208730A (zh) * 2015-09-28 2015-12-30 无锡中感微电子股份有限公司 电流匹配的led驱动电路
CN105206226A (zh) * 2015-10-08 2015-12-30 俞德军 一种高精度电流驱动电路
CN110708809A (zh) * 2019-11-08 2020-01-17 深圳市德普微电子有限公司 一种共阳led显示屏驱动芯片的恒流源产生电路
CN110767152A (zh) * 2019-11-08 2020-02-07 深圳市德普微电子有限公司 一种led显示屏驱动芯片的恒流源产生方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115220513A (zh) * 2022-09-20 2022-10-21 深圳市恒运昌真空技术有限公司 一种电压偏置控制方法及电路
CN115220513B (zh) * 2022-09-20 2022-12-02 深圳市恒运昌真空技术有限公司 一种电压偏置控制方法及电路
CN115296141A (zh) * 2022-09-28 2022-11-04 中晟微电子(南京)有限公司 一种vcsel激光器电流偏置电路及其控制方法
CN115296141B (zh) * 2022-09-28 2022-12-27 中晟微电子(南京)有限公司 一种vcsel激光器电流偏置电路及其控制方法

Also Published As

Publication number Publication date
CN114489212A (zh) 2022-05-13
US20230236616A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
CN114967810A (zh) 恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备
JP3315652B2 (ja) 電流出力回路
US7514989B1 (en) Dynamic matching of current sources
US7737675B2 (en) Reference current generator adjustable by a variable current source
US7002500B2 (en) Circuit, apparatus and method for improved current distribution of output drivers enabling improved calibration efficiency and accuracy
US7696775B2 (en) Apparatus of impedance matching for output driver and method thereof
US7449873B2 (en) Voltage controlled current source device
CN114360451A (zh) 一种led显示屏恒流驱动电路、驱动芯片、电子设备
US7616050B2 (en) Power supply circuit for producing a reference current with a prescribable temperature dependence
CN110619853B (zh) 具有电流匹配的功率转换器
CN110767152B (zh) 一种led显示屏驱动芯片的恒流源产生方法
CN110708809B (zh) 一种共阳led显示屏驱动芯片的恒流源产生电路
CN110168894B (zh) 一种调压电路
CN110827747B (zh) 一种共阴led显示屏驱动芯片的恒流源产生电路
KR20070122416A (ko) 피드백 회로망 및 그 구조체 형성 방법
US8018197B2 (en) Voltage reference device and methods thereof
US20210067114A1 (en) Operational amplifier offset trim
KR101332102B1 (ko) 가변전원의 온도보상 전원전압 출력회로 및 그 방법
CN114420044B (zh) 一种恒流源驱动电路、驱动芯片、电子设备
US20070046589A1 (en) Current driver circuit for a current-driven type of image displayer
CN115985236B (zh) 一种驱动芯片、驱动系统、电子设备
US7639168B1 (en) Systems and methods for switch resistance control in digital to analog converters (DACs)
JP3499813B2 (ja) 電流セル型デジタル・アナログ変換器
CN116346113B (zh) 高精度电流控制的负载开关电路及其修调方法
KR20170115702A (ko) 선형 전류 드라이버

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination