JP2007158771A - 演算増幅回路 - Google Patents

Abstract

【課題】トランジスタで構成されるスイッチのオン抵抗の影響を低減することにより、増幅率の誤差を低減する。
【解決手段】演算増幅器３０と、この演算増幅器３０の増幅率を設定する入力抵抗回路１０および帰還回路４０と、を備え、入力抵抗回路１０に入力される入力電圧Ｖｉｎを増幅する演算増幅回路において、入力抵抗回路１０および帰還回路４０に備えられた各スイッチＳＷ１〜ＳＷ５はそれぞれトランジスタで構成されている。そして、帰還回路５０のスイッチＳＷ５には、不揮発性メモリ５０から、スイッチＳＷ５のオン抵抗Ｒｏｎ２が入力抵抗回路１０においてスイッチＳＷ１〜ＳＷ４がオンすることにより生じるオン抵抗Ｒｏｎ１と同じになるゲート電圧が入力される。
【選択図】図１

Description

本発明は、トランジスタで構成されるスイッチのオン抵抗の影響を低減することにより、増幅率の誤差を低減する演算増幅回路に関する。

従来より、信号を所望の増幅率で増幅する演算増幅回路が知られている。図２は、従来の演算増幅回路の回路図である。この図に示されるように、演算増幅回路においては、入力抵抗回路１０および基準電圧源２０が演算増幅器３０の各入力端子に接続され、入力抵抗回路１０が接続された演算増幅器３０の入力端子と演算増幅器３０の出力端子との間に帰還抵抗Ｒ９が接続されて帰還増幅回路が構成されている。そして、入力抵抗回路１０に入力電圧Ｖｉｎが入力されると共に、入力電圧Ｖｉｎが演算増幅回路の増幅率に応じて増幅されて演算増幅器３０の出力端子から出力電圧Ｖｏｕｔ’として出力されるようになっている。

上記入力抵抗回路１０は、複数の抵抗Ｒ１〜Ｒ８および複数のスイッチＳＷ１〜ＳＷ４を備えて構成されており、複数の抵抗Ｒ１〜Ｒ８ははしご型に接続されている。そして、直列接続された各抵抗Ｒ１〜Ｒ４の接続点に接続された各抵抗Ｒ５〜Ｒ８にそれぞれスイッチＳＷ１〜ＳＷ４が直列接続されている。

また、各スイッチＳＷ１〜ＳＷ４は、例えばＭＯＳトランジスタによって構成され、ゲート電圧が制御されることでドレイン−ソース間に流れる電流を制御することにより、スイッチ手段として機能する。すなわち、各スイッチＳＷ１〜ＳＷ４のオンオフを制御することにより、入力抵抗回路１０の合成抵抗値を変更することができ、これに伴って入力電圧Ｖｉｎを増幅する増幅率を可変することができる。

なお、演算増幅器３０の非反転入力端子および反転入力端子に対する入力抵抗回路１０および帰還抵抗Ｒ９の接続形態に応じて、入力電圧Ｖｉｎが非反転増幅または反転増幅されるようになっている。

しかしながら、上記従来の技術では、各スイッチＳＷ１〜ＳＷ４が半導体素子であるトランジスタで構成されている。このため、スイッチＳＷ１〜ＳＷ４がオンした状態では、スイッチＳＷ１〜ＳＷ４にオン抵抗が生じてしまい、入力抵抗回路１０の合成抵抗値が設計した値からずれてしまう。これにより、図２に示される演算増幅回路の増幅率に誤差が生じるため、出力電圧Ｖｏｕｔ’にも誤差が生じてしまう。その結果、出力電圧Ｖｏｕｔ’に基づく制御等に問題を生じさせてしまう可能性がある。

なお、例えばチャネル幅を広くするなどしてスイッチＳＷ１〜ＳＷ４のオン抵抗を小さくすることが考えられるが、スイッチＳＷ１〜ＳＷ４の素子サイズが大きくなってしまう。このため、半導体チップに形成される演算増幅回路の面積が大きくなってしまい、好ましくない。

本発明は、上記点に鑑み、トランジスタで構成されるスイッチのオン抵抗の影響を低減することにより、増幅率の誤差を低減することができる演算増幅回路を提供することを目的とする。

上記目的を達成するため、本発明では、トランジスタで構成される帰還スイッチ（ＳＷ５）は、信号供給手段（５０）から入力される電気信号に応じてオンするようになっており、この信号供給手段は、帰還スイッチのオン抵抗（Ｒｏｎ２）が、演算増幅回路を構成する入力抵抗回路（１０）において入力スイッチ（ＳＷ１〜ＳＷ４）がオンすることにより生じるオン抵抗（Ｒｏｎ１）と同じになるように、帰還スイッチに電気信号を入力することを特徴とする。

このように、帰還回路の帰還スイッチのオン抵抗を入力抵抗回路の入力スイッチのオン抵抗と同じになるように、信号供給手段にて帰還スイッチのオン抵抗を調整する。これにより、演算増幅器の増幅率において、入力抵抗回路における各スイッチのオン抵抗と、帰還回路における帰還スイッチのオン抵抗と、を相殺させ、増幅率に各スイッチのオン抵抗の影響を低減させることができる。このようにして、各スイッチのオン抵抗による演算増幅器の増幅率の誤差を低減できる。

本発明では、信号供給手段は、入力抵抗回路に入力される入力電圧が基準値よりも大きい場合、入力電圧を低感度で増幅し、入力電圧が前記基準値よりも小さい場合、入力電圧を高感度で増幅するように、帰還スイッチに電気信号を入力する。

これにより、入力電圧が基準値より大きな値である場合には、低感度に増幅するようにすることができ、入力電圧が基準値より小さい値である場合には、高感度で増幅するようにすることができる。
演算増幅器にて入力電圧を低感度または高感度に増幅することができる。

また、入力抵抗回路および帰還回路は、いずれか一方または両方において各抵抗および各スイッチが多段で構成されている場合であっても、信号供給手段は、帰還回路におけるオン抵抗が、入力抵抗回路におけるオン抵抗と同じになるように、帰還回路に電気信号を出力する。

これにより、入力抵抗回路および帰還回路の回路構成に関わらず、増幅率からオン抵抗の影響を相殺することができ、より高精度に入力電圧を増幅することができる。

本発明では、信号供給手段は、帰還スイッチのゲートに電圧信号を入力するようにしている。

このように、信号供給手段によって、帰還スイッチであるトランジスタのゲート電圧に電圧信号を入力することにより、ゲート電圧の値に応じてドレイン−ソース間に流れる電流量を調整することができ、ひいては帰還スイッチのオン抵抗の値を調整することができる。

そして、信号供給手段を不揮発性メモリやツェナーザップとして実現することができる。このように不揮発性メモリを用いる場合では、不揮発性メモリに温度特性を考慮した値を記憶することで、各スイッチのオン抵抗が変化してしまうことで増幅率が変わってしまうことを防止できる。

また、入力抵抗回路を、入力抵抗と入力スイッチとが直列接続された複数の経路が並列接続したものとして構成することもできる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。以下では、図２に示す構成要素と同一のものには、同一符号を記してある。

また、以下で示される演算増幅回路は、例えば半導体チップに作り込まれるものであり、信号を増幅するアンプとして用いられるものである。このような演算増幅回路の用途として、例えば、圧力媒体の圧力を検出するセンサにおいて、圧力に応じた信号を増幅して出力する場合がある。

図１は、本発明の一実施形態に係る演算増幅回路の回路図である。この図に示されるように、演算増幅回路は、入力抵抗回路１０と、基準電圧源２０と、演算増幅器３０と、帰還回路４０と、不揮発性メモリ５０と、を備えて構成されている。

入力抵抗回路１０は、入力電圧Ｖｉｎに対する増幅率を可変にするものであり、複数の抵抗Ｒ１〜Ｒ８と、複数のスイッチＳＷ１〜ＳＷ４と、を備えて構成されている。具体的に、複数の抵抗Ｒ１〜Ｒ８ははしご型に接続されており、直列接続された各抵抗Ｒ１〜Ｒ４の各接続点にそれぞれ接続された各抵抗Ｒ５〜Ｒ８にそれぞれスイッチＳＷ１〜ＳＷ４が直列接続されている。なお、各抵抗Ｒ１〜Ｒ８は本発明の入力抵抗に相当し、スイッチＳＷ１〜ＳＷ５は本発明の入力スイッチに相当する。

各抵抗Ｒ１〜Ｒ８として、例えばポリシリコン等が採用される。また、各スイッチＳＷ１〜ＳＷ４として、例えばＭＯＳトランジスタ等の半導体素子が採用される。すなわち、各スイッチＳＷ１〜ＳＷ４の各ゲートのオンオフが制御され、ドレイン−ソース間に流れる電流のオンオフが制御されることで、ＭＯＳトランジスタがスイッチとして機能する。そして、各スイッチＳＷ１〜ＳＷ４のオンオフが制御されることで、入力抵抗回路１０の合成抵抗値が変化する。これにより、入力電圧Ｖｉｎに対する増幅率を可変することができるようになっている。

このような入力抵抗回路１０の合成抵抗値Ｒｔ１は、次のように得られる。まず、図１に示されるように、はしご型に接続された各抵抗Ｒ１〜Ｒ８および各スイッチＳＷ１〜ＳＷ４において、各スイッチＳＷ１〜ＳＷ４のいずれかがオン状態とされているとする。そして、このような場合におけるスイッチＳＷ１〜ＳＷ４のオン抵抗を除いた総合抵抗値をＲｓ１、スイッチのオン抵抗の合計の抵抗値をＲｏｎ１とすると、入力抵抗回路１０の合成抵抗値Ｒｔ１はＲｔ１＝Ｒｓ１＋Ｒｏｎ１と表される。

すなわち、入力抵抗回路１０における合成抵抗値Ｒｔ１は、各スイッチＳＷ１〜ＳＷ４のオン抵抗を無視した合成抵抗値Ｒｓ１に、オン状態となっているスイッチのオン抵抗の合計値Ｒｏｎ１が加算された値となる。

なお、上記各抵抗Ｒ１〜Ｒ８および各スイッチＳＷ１〜ＳＷ４は、半導体チップ内に形成される。また、各スイッチＳＷ１〜ＳＷ４は、半導体チップに設けられた外部回路から入力される信号に応じてオンオフするようになっている。

基準電圧源２０は、電圧を生成する電圧源であり、例えばオフセット調整を行うために用いられるものである。すなわち、基準電圧源２０にて一定電圧を生成することにより、演算増幅回路において入力電圧Ｖｉｎを０にしたときの出力電圧Ｖｏｕｔを０にする。

演算増幅器３０は、２つの入力端子間に入力された信号を増幅して出力端子から出力する周知の増幅器である。この演算増幅器３０の２つの入力端子のうち、一方には入力抵抗回路１０が接続され、他方には基準電圧源２０が接続されている。

帰還回路４０は、上記入力抵抗回路１０と共に、図１に示される演算増幅回路の増幅率を決めるものであり、帰還抵抗Ｒ９およびスイッチＳＷ５（本発明の帰還スイッチに相当）が直列接続されて構成されている。この帰還回路４０は、演算増幅器３０の２つの入力端子のうち入力抵抗回路１０が接続された入力端子と、演算増幅器３０の出力端子と、の間に接続されている。なお、帰還抵抗Ｒ９は例えばポリシリコンで構成され、スイッチＳＷ５は、ＭＯＳトランジスタで構成されている。

本実施形態では、帰還抵抗Ｒ９の抵抗値をＲｆ２とする。また、スイッチＳＷ５のオン抵抗をＲｏｎ２とする。したがって、帰還回路４０の合成抵抗値Ｒｔ２はＲｔ２＝Ｒｆ２＋Ｒｏｎ２と表される。

上記スイッチＳＷ５のオン抵抗Ｒｏｎ２は、スイッチＳＷ５のゲートに入力される信号に応じてドレイン−ソース間に流れる電流の値が制御されることにより、そのオン抵抗の値が変えられるようになっている。すなわち、スイッチＳＷ５に流れる電流の値が制御されることで、スイッチＳＷ５のオン抵抗の値が制御されるようになっている。なお、ゲートに入力される信号とは、例えばゲート電圧またはゲート電流である。

また、不揮発性メモリ５０は、周知の記憶手段であり、上記帰還回路４０に備えられたスイッチＳＷ５を駆動する信号の値を記憶すると共に、その信号をスイッチＳＷ５に出力する機能を有するものである。なお、不揮発性メモリ５０は本発明の信号供給手段に相当する。

具体的に、スイッチＳＷ５を駆動する信号の値とは、スイッチＳＷ５のオン抵抗の値Ｒｏｎ２が、入力抵抗回路１０においてオンとなっているスイッチのオン抵抗の合計値Ｒｏｎ１に相当するゲート電圧値である。したがって、不揮発性メモリ５０には、入力抵抗回路１０の各スイッチＳＷ１〜ＳＷ４のいずれかのオン状態に応じて、スイッチＳＷ５のゲートに入力すべき電圧の値があらかじめ記憶されている。そして、この電圧値に応じた電圧信号が不揮発性メモリ５０からスイッチＳＷ５に出力される。

また、不揮発性メモリ５０に記憶された電圧値は、各スイッチＳＷ１〜ＳＷ５、すなわちＭＯＳトランジスタの温度特性が考慮された値になっている。これにより、演算増幅回路が形成された半導体チップが受ける温度によって、各スイッチＳＷ１〜ＳＷ５のオン抵抗が変化してしまうことで増幅率が変わってしまうことを防止することができる。

上記不揮発性メモリ５０として、例えばＥＰＲＯＭやＥＥＰＲＯＭ等が採用される。また、上記不揮発性メモリ５０は、例えば半導体チップ内に形成されたものが用いられる。すなわち、半導体チップに形成された不揮発性メモリ５０に追加記憶領域（回路）を設けることにより、その追加記憶領域に上記電圧値を記憶することができる。

なお、周知のように、基準電圧源２０が演算増幅器３０の非反転入力端子に接続された場合、演算増幅回路の増幅率は反転増幅となり、基準電圧源２０が演算増幅器３０の反転入力端子に接続された場合、演算増幅回路の増幅率は非反転増幅となる。

以上が、本実施形態に係る演算増幅回路の構成である。

次に、上記演算増幅回路の動作について説明する。まず、図１に示される演算増幅回路における増幅率が設定される。したがって、設定された増幅率となるように、各スイッチＳＷ１〜ＳＷ５のオン抵抗を無視した入力抵抗回路１０の各抵抗の合成抵抗値Ｒｓ１および帰還回路４０の合成抵抗値Ｒｆ２が決まる。このとき、入力抵抗回路１０においては、設計した合成抵抗値Ｒｓ１となるように各スイッチＳＷ１〜ＳＷ４がオンオフされる。

この際、オンしたスイッチにオン抵抗が発生するため、入力抵抗回路１０の合成抵抗値にオン抵抗の合計値Ｒｏｎ１が加算される。したがって、入力抵抗回路１０における合成抵抗値Ｒｔ１は、上述のようにＲｔ１＝Ｒｓ１＋Ｒｏｎ１となる。

また、入力抵抗回路１０でオンとされるスイッチのオン抵抗の合計値と同じになるように、帰還回路４０のスイッチＳＷ５のオン抵抗の値が設定される。具体的には、不揮発性メモリ５０に記憶された入力抵抗回路１０における各スイッチＳＷ１〜ＳＷ４のオン抵抗の合計値に対応したスイッチＳＷ５のゲート電圧が不揮発性メモリ５０からスイッチＳＷ５のゲートに入力される。これにより、スイッチＳＷ５では入力されたゲート電圧に応じた電流がドレイン−ソース間に流れ、スイッチＳＷ５にこの電流に応じたオン抵抗が生じ、帰還回路４０の合成抵抗値Ｒｔ２は、上述のように、Ｒｔ２＝Ｒｆ２＋Ｒｏｎ２となる。

以上のように、演算増幅器３０の入力側である入力抵抗回路１０の合成抵抗値Ｒｔ１、および演算増幅器３０の出力側である帰還回路４０の合成抵抗値Ｒｔ２にはそれぞれスイッチのオン抵抗の合計値Ｒｏｎ１、Ｒｏｎ２が含まれた値となる。これにより、入力電圧Ｖｉｎは、演算増幅器３０の入力側および出力側のオン抵抗の合計値Ｒｏｎ１、Ｒｏｎ２それぞれが相殺された出力電圧Ｖｏｕｔとして出力される。したがって、図１に示される演算増幅回路において、増幅率に対するオン抵抗の影響を低減させることができる。

以上説明したように、本実施形態では、帰還回路４０のスイッチＳＷ５のオン抵抗を入力抵抗回路１０のスイッチＳＷ１〜ＳＷ４のオン抵抗と同じになるように、不揮発性メモリ５０にてスイッチＳＷ５のオン抵抗を調整する。これにより、演算増幅器３０の増幅率において、入力抵抗回路１０における各スイッチＳＷ１〜ＳＷ４のオン抵抗と、帰還回路４０におけるスイッチＳＷ５のオン抵抗と、を相殺させ、増幅率に各スイッチＳＷ１〜ＳＷ５のオン抵抗の影響を低減させることができる。以上のようにして、各スイッチＳＷ１〜ＳＷ５のオン抵抗による演算増幅器３０の増幅率の誤差を低減できる。

また、演算増幅回路の入力側および出力側の各スイッチＳＷ１〜ＳＷ５のオン抵抗を調整するのみであるので、演算増幅回路として構成されるトランジスタの素子サイズを大きくすることなく、演算増幅器３０の増幅率の誤差を低減できる。

（他の実施形態）
上記第１実施形態では、不揮発性メモリ５０から電圧信号を帰還回路４０のスイッチＳＷ５に入力しているが、このスイッチＳＷ５のゲート電圧を調整するために電圧供給手段としてツェナーザップを用いることも可能である。

上記第１実施形態に示される入力抵抗回路１０および帰還回路４０はそれぞれ一例を示すものであって、他の回路構成であっても構わない。すなわち、入力抵抗回路１０や帰還回路４０の各回路を多段で構成することにより、より細かい合成抵抗値を設定できると共に、より細かい増幅率の設定が可能となる。例えば、入力抵抗回路１０は、各抵抗Ｒ５〜Ｒ８と各入力スイッチＳＷ１〜ＳＷ４とがそれぞれ直列接続された複数の経路がそれぞれ並列接続されて構成されたものであっても構わない。このような場合、各経路における抵抗の抵抗値の値や、直列接続する抵抗の数を変更することも可能である。

また、入力電圧Ｖｉｎの大きさに応じて、演算増幅回路の出力を低感度または高感度の出力特性を実現できる。具体的には、入力電圧Ｖｉｎを低感度または高感度で増幅する基準値を設ける。そして、入力電圧Ｖｉｎがその基準値を超えない範囲では演算増幅回路の増幅率を高く設定し、入力電圧Ｖｉｎを高感度で増幅する。また、入力電圧Ｖｉｎが基準値を超える場合では基準値を超えない場合よりも演算増幅回路の増幅率を低く設定し、入力電圧Ｖｉｎを低感度で増幅する。

このように、入力電圧Ｖｉｎの増幅が低感度または高感度で行われる場合、入力電圧Ｖｉｎに応じて入力抵抗回路１０および帰還回路４０の各合成抵抗値Ｒｔ１、Ｒｔ２が設定される。そして、入力抵抗回路１０におけるスイッチのオン抵抗Ｒｏｎ１に応じて、帰還回路４０のスイッチＳＷ５に不揮発性メモリ５０からゲート電圧が入力される。以上のように、低感度または高感度で入力電圧Ｖｉｎを増幅する場合では、外部から低感度または高感度で増幅するために入力抵抗回路１０の各スイッチＳＷ１〜ＳＷ４のオンオフが制御されることとなる。これに応じて、帰還回路４０のスイッチＳＷ５のオン抵抗もスイッチＳＷ５に入力されるゲート電圧の値によって制御される。

本発明の一実施形態に係る演算増幅回路の回路図である。 従来の演算増幅回路の回路図である。

符号の説明

１０…入力抵抗回路、ＳＷ１〜ＳＷ５…スイッチ、３０…演算増幅器、４０…帰還回路、５０…不揮発性メモリ。

Claims (8)

1. 演算増幅器（３０）と、この演算増幅器の増幅率を設定する入力抵抗回路（１０）および帰還回路（４０）と、を備え、
   前記入力抵抗回路は、入力抵抗（Ｒ１〜Ｒ８）および入力スイッチ（ＳＷ１〜ＳＷ４）が組み合わされて構成され、
   前記帰還回路は、帰還抵抗（Ｒ９）および帰還スイッチ（ＳＷ５）が組み合わされて構成されており、
   前記入力抵抗回路に入力される入力電圧（Ｖｉｎ）を増幅する演算増幅回路であって、
   前記各スイッチはそれぞれトランジスタで構成され、
   前記帰還スイッチは、信号供給手段（５０）から入力される電気信号に応じてオンするようになっており、
   前記信号供給手段は、前記帰還スイッチのオン抵抗（Ｒｏｎ２）が、前記入力抵抗回路において前記入力スイッチがオンすることにより生じるオン抵抗（Ｒｏｎ１）と同じになるように、前記帰還スイッチに電気信号を入力するようになっていることを特徴とする演算増幅回路。
2. 前記信号供給手段は、前記入力抵抗回路に入力される前記入力電圧が基準値よりも大きい場合、前記入力電圧を低感度で増幅し、前記入力電圧が前記基準値よりも小さい場合、前記入力電圧を高感度で増幅するように、前記帰還スイッチに電気信号を入力するようになっていることを特徴とする請求項１に記載の演算増幅回路。
3. 前記入力抵抗回路および前記帰還回路は、いずれか一方または両方において前記各抵抗および前記各スイッチが多段で構成されており、前記信号供給手段は、前記帰還回路におけるオン抵抗が、前記入力抵抗回路におけるオン抵抗と同じになるように、前記帰還回路に電気信号を出力するようになっていることを特徴とする請求項１または２に記載の演算増幅回路。
4. 前記信号供給手段は、前記帰還スイッチのゲートに前記電気信号として電圧信号を入力するようになっていることを特徴とする請求項１ないし３のいずれか１つに記載の演算増幅回路。
5. 前記信号供給手段は不揮発性メモリで構成され、
   前記不揮発性メモリには、前記入力抵抗回路の各入力スイッチがオンすることによって生じるオン抵抗の値に応じて前記帰還スイッチに入力すべきゲート電圧の値が記憶されていることを特徴とする請求項１ないし４のいずれか１つに記載の演算増幅回路。
6. 前記不揮発性メモリに記憶された値は、前記各スイッチの温度特性を考慮した値になっていることを特徴とする請求項５に記載の演算増幅回路。
7. 前記信号供給手段はツェナーザップにて構成されていることを特徴とする請求項１ないし４のいずれか１つに記載の演算増幅回路。
8. 前記入力抵抗回路は、前記入力抵抗と前記入力スイッチとが直列接続された複数の経路が並列接続されて構成されることを特徴とする請求項３に記載の演算増幅回路。

Images