JP2009081545A - プログラマブルゲイン回路及び増幅回路 - Google Patents

プログラマブルゲイン回路及び増幅回路 Download PDF

Info

Publication number
JP2009081545A
JP2009081545A JP2007247673A JP2007247673A JP2009081545A JP 2009081545 A JP2009081545 A JP 2009081545A JP 2007247673 A JP2007247673 A JP 2007247673A JP 2007247673 A JP2007247673 A JP 2007247673A JP 2009081545 A JP2009081545 A JP 2009081545A
Authority
JP
Japan
Prior art keywords
circuit
input
switch
resistance
programmable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007247673A
Other languages
English (en)
Inventor
Takahiro Watai
高広 渡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007247673A priority Critical patent/JP2009081545A/ja
Priority to US12/234,227 priority patent/US7795978B2/en
Publication of JP2009081545A publication Critical patent/JP2009081545A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/02Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/261Amplifier which being suitable for instrumentation applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45136One differential amplifier in IC-block form being shown
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45138Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45522Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45528Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45534Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45616Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Abstract

【課題】選択可能とするゲインの選択枝を増大させながら、正確なゲイン調整を可能とするプログラマブルゲイン回路を提供する。
【解決手段】入力抵抗と帰還抵抗との抵抗値の比に基づいて増幅器のゲインを設定するとともに、帰還抵抗若しくは入力抵抗の抵抗値を切り替えるゲイン調整用スイッチ回路を備えたプログラマブルゲイン回路において、ゲイン調整用スイッチ回路sw11〜sw13のオン抵抗を相殺するオン抵抗調整用スイッチ回路sw14〜sw19を入力抵抗R11に接続した。
【選択図】図1

Description

この発明は、スイッチ回路の開閉操作によりゲイン(利得)を調整可能としたプログラマブルゲイン回路に関するものである。
半導体装置に搭載された増幅回路では、スイッチ回路の開閉操作により帰還抵抗あるいは入力抵抗の抵抗値を調整してゲイン(利得)を調整可能としたものがある。このようなプログラマブルゲイン回路では、スイッチ回路のオン抵抗が帰還抵抗の抵抗値に影響を及ぼして、ゲインを正確に調整できない。そこで、スイッチ回路のオン抵抗が帰還抵抗の抵抗値に影響を及ぼさないようにすることが必要となっている。
図9は、スイッチ回路の開閉操作によりゲインを調整可能としたプログラマブルゲイン回路の従来例を示す。増幅器1の一方の入力端子には入力信号INが入力される。増幅器1の出力端子から出力信号OUTが出力されるとともに、増幅器1の出力端子には複数の抵抗Rsを介して基準電圧Vsが供給されている。従って、各抵抗Rs間の電位は、出力信号OUTの電圧と基準電圧Vsとの電位差を各抵抗Rsの抵抗値に応じて分圧した電位となる。
増幅器1の他方の入力端子は、複数のスイッチ回路2を介して各抵抗Rs間に接続され、各スイッチ回路2はいずれか1つが導通状態となるように制御される。
このような構成により、スイッチ回路2を切り替えることにより、増幅器1の他方の入力端子に入力される電圧を調整することができ、その結果増幅器1のゲインを調整可能である。
しかし、各スイッチ回路2の開閉動作を1ビットの制御信号で制御すると、例えば3ビットの制御信号では、選択可能となるゲインは3通りとなる。従って、ゲインをきめ細かく調整しようとすると、抵抗及びスイッチ回路の数と、そのスイッチ回路を制御する制御信号のビット数を増大させる必要がある。
図10は、スイッチ回路の開閉操作によりゲインを調整可能としたプログラマブルゲイン回路の別の従来例を示す。
増幅器3の一方の入力端子には入力抵抗R1を介して入力信号INが入力され、増幅器3の他方の入力端子には基準電圧Vsが入力される。増幅器3の出力端子から出力信号OUTが出力されるとともに、増幅器3の出力端子は複数の帰還抵抗R5〜R2を介して一方の入力端子に接続されている。抵抗R3〜R5の抵抗値は、例えば1:2:4に設定されている。
抵抗R3〜R5にはそれぞれスイッチ回路sw1〜sw3が並列に接続され、3ビットの制御信号でそれぞれ開閉制御される。
このような構成により、スイッチ回路sw1〜sw3を開閉制御することにより、帰還抵抗R2〜R5の抵抗値を8通りに調整可能となるため、3ビットの制御信号により増幅器3のゲインを8通りに調整可能となる。
一般的に、反転増幅回路のゲインGは、図11に示すように、入力抵抗及び帰還抵抗をR6,R7としたとき、(1)式で求められる。
Figure 2009081545
すなわち、ゲインGは入力抵抗R6と帰還抵抗R7の抵抗値の比により設定される。
また、図12に示すように、ゲインGを調整するために、スイッチ回路sw4を並列に接続した帰還抵抗R8を帰還抵抗R7に直列に接続した反転増幅器では、スイッチ回路sw4を導通状態としたときのオン抵抗をRsw4としたとき、ゲインGは(2)式で求められる。
Figure 2009081545
すなわち、ゲインGにスイッチ回路sw4のオン抵抗Rsw4が影響を及ぼす。
特開昭60−236509号公報 特開昭56−28524号公報
図9に示すプログラマブルゲイン回路では、上記のようにnビットの制御信号で選択できるゲインはn通りであるため、ゲインをきめ細かく調整するためには、多ビットの制御信号を生成する制御回路と、制御信号のビット数に等しい数のスイッチ回路及び抵抗を必要とする。従って、回路規模が増大するという問題点がある。
図10に示すプログラマブルゲイン回路では、nビットの制御信号でゲインを2通りに調整することができるが、各スイッチ回路のオン抵抗がゲインに影響を及ぼすため、ゲインを正確に調整することができないという問題点がある。
特許文献1には、図9に示す増幅回路に類似する構成が開示されている。この構成では、nビットの制御信号で選択できるゲインはn通りである。
特許文献2には、増幅器の帰還抵抗と入力抵抗とをアナログスイッチで切り替えて、多数の入力信号に対応する構成が開示されているが、帰還抵抗と入力抵抗の選択数は、アナログスイッチの数と同一である。従って、帰還抵抗と入力抵抗の選択により、ゲインを選択可能であるとしても、ゲインをきめ細かく調整することはできない。
この発明の目的は、選択可能とするゲインの選択枝を増大させながら、正確なゲイン調整を可能とするプログラマブルゲイン回路を提供することにある。
上記目的は、入力抵抗と複数の帰還抵抗との抵抗値の比に基づいて増幅器のゲインを設定するプログラマブルゲイン回路において、前記帰還抵抗若しくは前記入力抵抗の抵抗値を切り替える第一のスイッチ回路と、前記第一のスイッチ回路のオン抵抗を相殺する第二のスイッチ回路とを有し、前記第二のスイッチ回路を前記入力抵抗に接続したプログラマブルゲイン回路より達成される。
本発明によれば、選択可能とするゲインの選択枝を増大させながら、正確なゲイン調整を可能とするプログラマブルゲイン回路を提供することができる。
(第一の実施の形態)
以下、この発明を具体化した第一の実施の形態を図面に従って説明する。図1に示すプログラマブルゲイン回路は、増幅器11の一方の入力端子には入力抵抗R11及びスイッチ回路群12を介して入力信号INが入力され、増幅器11の他方の入力端子には基準電圧Vsが入力される。
増幅器11の出力端子から出力信号OUTが出力されるとともに、増幅器11の出力端子は帰還抵抗部Rfを介して一方の入力端子に接続されている。帰還抵抗部Rfは、直列に接続された複数の帰還抵抗R12〜R15と、抵抗R12〜R14にそれぞれ並列に接続されたゲイン調整用スイッチ回路(第一のスイッチ回路)sw11〜sw13とで構成される。
前記抵抗R12〜R14の抵抗値は、例えば4:2:1に設定され、スイッチ回路sw11〜sw13は、制御回路13から出力される3ビットの制御信号B1〜B3に基づいてそれぞれ独立して開閉制御される。スイッチ回路sw11〜sw13は、入力される制御信号B1〜B3がHレベルとなると導通状態となり、Lレベルとなると不導通となる。
このような構成により、スイッチ回路sw11〜sw13を開閉制御すると、帰還抵抗R12〜R15の抵抗値を8通りに調整可能となるため、3ビットの制御信号により増幅器3のゲインを調整可能となる。
前記スイッチ回路群12は、スイッチ回路sw14と、直列に接続されたスイッチ回路sw15,sw16と、直列に接続されたスイッチ回路sw17〜sw19とが並列に接続されている。
そして、スイッチ回路sw14は前記制御回路13から出力される制御信号C1で開閉制御され、スイッチ回路sw15,sw16は制御回路13から出力される制御信号C2で開閉制御され、スイッチ回路sw17〜sw19は制御回路13から出力される制御信号C3で開閉制御される。各スイッチ回路sw14〜sw19は、制御信号C1〜C3がHレベルのとき導通状態となり、Lレベルのとき不導通状態となる。
前記制御回路13は、3ビットの入力信号A1〜A3の入力に基づいて前記制御信号B1〜B3,C1〜C3を生成する。その具体的構成を図2に従って説明する。
前記制御回路13は、前記制御信号B1〜B3を生成する帰還抵抗選択部14と、前記制御信号C1〜C3を生成する入力抵抗選択部15とを備えている。帰還抵抗選択部14は、入力信号A1〜A3をインバータ回路16a〜16cでそれぞれ反転させて、前記制御信号B1〜B3として出力する。
次に、入力抵抗選択部15の具体的構成を説明する。NAND回路17aには前記入力信号A1〜A3が入力され、そのNAND回路17aから前記制御信号C3が出力される。
NAND回路17bには、前記入力信号A1,A2と、前記入力信号A3をインバータ回路18aで反転させた信号が入力される。NAND回路17cには、前記入力信号A1,A3と、前記入力信号A2をインバータ回路18bで反転させた信号が入力される。NAND回路17dには、前記入力信号A2,A3と、前記入力信号A1をインバータ回路18cで反転させた信号が入力される。
前記NAND回路17b〜17dの出力信号はOR回路19aに入力され、OR回路19aから前記制御信号C2が出力される。
NAND回路17eには、前記入力信号A1と、前記入力信号A2,A3をインバータ回路18d,18eでそれぞれ反転させた信号が入力される。NAND回路17fには、前記入力信号A2と、前記入力信号A1,A3をインバータ回路18f,18gでそれぞれ反転させた信号が入力される。NAND回路17gには、前記入力信号A3と、前記入力信号A1,A2をインバータ回路18h,18iでそれぞれ反転させた信号が入力される。
前記NAND回路17e〜17gの出力信号はOR回路19bに入力され、OR回路19bから前記制御信号C1が出力される。
上記のように構成された制御回路13の動作を図3に示す。入力信号A1〜A3がLレベルとなると、制御信号B1〜B3はHレベルとなり、スイッチ回路sw11〜sw13がすべて導通状態となる。このとき、制御信号C3はHレベル、同C1,C2はLレベルとなり、スイッチ回路sw17〜sw19が導通状態となり、スイッチ回路sw14〜sw16は不導通となる。
また、制御信号A1がHレベルとなり、制御信号A2,A3がLレベルとなると、制御信号B1がLレベル、制御信号B2,B3がHレベルとなり、スイッチ回路sw11が不導通となり、スイッチ回路sw12,sw13が導通状態となる。このとき、制御信号C2はHレベル、制御信号C1,C3はLレベルとなり、スイッチ回路sw15,sw16が導通状態となり、スイッチ回路sw14,sw17〜sw19は不導通となる。
また、制御信号A1,A2がHレベルとなり、制御信号A3がLレベルとなると、制御信号B1,B2がLレベル、制御信号B3がHレベルとなり、スイッチ回路sw11が導通状態となり、スイッチ回路sw12,sw13が不導通となる。このとき、制御信号C1はHレベル、制御信号C2,C3はLレベルとなり、スイッチ回路sw14が導通状態となり、スイッチ回路sw15〜sw19は不導通となる。
このような動作により、スイッチ回路sw11〜sw13のうち1つが導通状態となるとき、制御信号C1がHレベルとなって1つのスイッチ回路sw14が導通状態となる。また、スイッチ回路sw11〜sw13のうち2つが導通状態となるとき、制御信号C2がHレベルとなって2つのスイッチ回路sw15,sw16が導通状態となる。また、スイッチ回路sw11〜sw13のすべてが導通状態となるとき、制御信号C3がHレベルとなって3つのスイッチ回路sw17〜sw19が導通状態となる。
従って、スイッチ回路群12では、スイッチ回路sw11〜sw13で導通状態となるスイッチ回路の数と同数のスイッチ回路が直列に接続されることとなる。
なお、制御信号B1〜B3がすべてLレベルとなるとき、制御信号C1〜C3がすべてLレベルとなる。この場合にはスイッチ回路群12のすべてのスイッチ回路sw14〜sw19が不導通となって、入力信号INが増幅器11に入力されない状態となる。従って、このプログラマブルゲイン回路では、スイッチ回路sw11〜sw13をすべて不導通とすることはできないため、ゲインの調整範囲は7通りとなる。
図3に示すゲインは、抵抗R14の抵抗値をX、抵抗R13の抵抗値を2X、抵抗R12の抵抗値を4Xとした場合において、各制御信号に対応するゲインを示す。
スイッチ回路群12でスイッチ回路を挿入する場合の反転増幅回路のゲインについて図4に従って説明する。同図に示すように、入力抵抗R1と増幅器11との間にスイッチ回路S1を接続し、帰還抵抗R2に直列に接続した抵抗R21にスイッチ回路S2を接続し、各スイッチ回路S1,S2のオン抵抗をRon1,Ron2とすると、この反転増幅回路のゲインは次式で算出される。
Figure 2009081545
ここで、スイッチ回路S1,S2のオン抵抗Ron1,Ron2の比を下記のように設定する。
Figure 2009081545
すると、反転増幅回路のゲインは次式で算出される。
Figure 2009081545
従って、オン抵抗Ron1,Ron2の比を上記のように設定すると、オン抵抗Ron2をオン抵抗Ron1で相殺することが可能となる。
上記のようなことから、図1に示すプログラマブルゲイン回路で、スイッチ回路sw11〜sw13のオン抵抗を同一抵抗値とする。そして、スイッチ回路sw11〜sw13のオン抵抗と、スイッチ回路群12のオン抵抗調整用スイッチ回路(第二のスイッチ回路)sw14〜sw19のオン抵抗との比は、帰還抵抗R15と入力抵抗R11の比とほぼ等しくなるように設定する。
すると、スイッチ回路sw11〜sw13で導通状態となるスイッチ回路数と同数のスイッチ回路が入力抵抗選択部15及びスイッチ回路群12で選択されるので、スイッチ回路sw11〜sw13のオン抵抗は、スイッチ回路群12で相殺される。
上記のように構成されたプログラマブルゲイン回路では、次に示す作用効果を得ることができる。
(1)直列に接続された4本の帰還抵抗R12〜R15のうち、3本の抵抗R12〜R14にスイッチ回路sw11〜sw13を並列に接続して、各スイッチ回路sw11〜sw13を開閉可能としたので、7通りのゲインを選択することができる。
(2)帰還抵抗R12〜R14の抵抗値を、4:2:1に設定したので、各スイッチ回路sw11〜sw13の開閉を選択することにより、ゲインを直線的に変化させることができる。
(3)帰還抵抗R12〜R15の抵抗値を選択するスイッチ回路sw11〜sw13のオン抵抗を入力抵抗R11に直列に接続されるスイッチ回路群12で相殺することができる。従って、スイッチ回路sw11〜sw13のオン抵抗のゲインへの影響を阻止して、ゲインを正確に調整することができる。
(4)スイッチ回路群12の各スイッチ回路sw14〜sw19のオン抵抗値を、帰還抵抗値を選択するスイッチ回路sw11〜sw13のオン抵抗値にゲインの逆数を乗算した値とすることにより、スイッチ回路sw14〜sw19のオン抵抗をスイッチ回路sw14〜sw19のオン抵抗で相殺することができる。
(5)スイッチ回路sw11〜sw13で導通状態となるスイッチ回路の数と同数のスイッチ回路をスイッチ回路群12で選択して、スイッチ回路sw11〜sw13のオン抵抗を相殺することができる。
(第二の実施の形態)
図5は、第二の実施の形態を示す。この実施の形態は、帰還抵抗R16にスイッチ回路sw20を直列に接続し、スイッチ回路sw20は常時導通状態とする。
入力信号INは、並列に接続された3本の入力抵抗R17〜R19に入力され、各入力抵抗R17〜R19はそれぞれスイッチ回路群を構成するスイッチ回路sw21〜sw23を介して増幅器11の入力端子に接続される。
各入力抵抗R17〜R19はそれぞれ異なる抵抗値に設定され、スイッチ回路sw21〜sw23はいずれか1つが選択されて導通状態となる。そして、各スイッチ回路sw21〜sw23のオン抵抗値は、当該スイッチ回路に接続された入力抵抗と、帰還抵抗R16とで設定されるゲインの逆数を前記スイッチ回路sw20の抵抗値に乗算した値とする。
このように構成されたプログラマブルゲイン回路では、スイッチ回路sw21〜sw23のいずれか1つを選択して導通状態とすることにより、入力抵抗R17〜R19のいずれかが選択されて増幅器11に接続される。すると、選択された入力抵抗と帰還抵抗R16とでゲインが設定される。
このとき、帰還抵抗R16に接続されたスイッチ回路sw20のオン抵抗は、スイッチ回路sw21〜sw23のうち、選択されたスイッチ回路のオン抵抗で相殺される。
上記のようなプログラマブルゲイン回路では、スイッチ回路sw21〜sw23を選択することにより入力抵抗R17〜R19のいずれかを選択することができる。そして、入力抵抗を切り替えることにより、ゲインを3段階に切り替えることができるとともに、入力抵抗R17〜R19の抵抗値の設定により、ゲインの調整幅を拡大することもできる。
また、帰還抵抗R16に接続されたスイッチ回路sw20のオン抵抗と、入力抵抗R17〜R19に接続されたスイッチ回路sw21〜sw23のオン抵抗とを相殺することができる。従って、ゲインを正確に調整することができる。
(第三の実施の形態)
図6は、第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態の構成に加えて、入力抵抗を選択する構成を付加したものである。第一の実施の形態と同一構成部分は、同一符号を付して説明する。
帰還抵抗部Rfの構成は、前記第一の実施の形態と同様である。入力信号INは、2本の入力抵抗R20,R21に入力され、各入力抵抗R20,R21はそれぞれスイッチ回路群(第三のスイッチ回路)20a,20bを介して増幅器11に接続される。各スイッチ回路群20a,20bは第一の実施の形態のスイッチ回路群12と同様な構成であり、入力抵抗R20,R21のいずれか、すなわちスイッチ回路群20a,20bのいずれかが選択されて第一の実施の形態のスイッチ回路群12と同様に制御される。選択されないスイッチ回路群の各スイッチ回路は、すべて不導通となる。
このような構成により、入力抵抗R20が選択されると、スイッチ回路群20aが制御され、帰還抵抗部Rfで導通状態となるスイッチ回路の数と同数のスイッチ回路が導通状態となる。
また、入力抵抗R21が選択されると、スイッチ回路群20bが制御され、帰還抵抗部で導通状態となるスイッチ回路の数と同数のスイッチ回路が導通状態となる。
このような構成により、第一の実施の形態と同様な作用効果を得ることができるとともに、入力抵抗R20,R21を切り替えることにより、ゲインの調整範囲をさらに拡大することができる。
(第四の実施の形態)
図7は、第四の実施の形態を示す。この実施の形態は、上記のようなプログラマブルゲイン回路をセンサ検出回路で使用した場合を示す。
センサ検出回路は、センサ素子21と、差動増幅段22と、出力段23とで構成され、センサ素子21の出力信号が差動増幅段22及び出力段23で増幅されて出力される。そして、出力段23は前記第一の実施の形態と同様なプログラマブルゲイン回路で構成されている。なお、この実施の形態のプログラマブルゲイン回路は、3本の抵抗で構成される帰還抵抗のうち、2本の抵抗にスイッチ回路を並列に接続した構成である。
このような構成により、センサ検出回路の出力段23において、前記第一の実施の形態と同様な作用効果を得ることができる。
(第五の実施の形態)
図8は、第五の実施の形態を示す。この実施の形態は、出力段を必要としないセンサ検出回路において、差動増幅段22にプログラマブルゲイン回路を使用したものである。
センサ素子21の差動出力信号は、差動増幅段22の差動入力対24a,24bにそれぞれ入力され、各差動入力対24a,24bの出力信号が出力回路25で増幅されて出力される。
そして、差動入力対24a,24bに第四の実施の形態と同様なプログラマブルゲイン回路が使用されている。
このような構成により、センサ検出回路の差動増幅段22において、前記第一の実施の形態と同様な作用効果を得ることができる。
上記実施の形態は、以下に示す態様で実施することもできる。
・スイッチ回路が並列に接続される帰還抵抗の数は、4本以上としてもよい。
・スイッチ回路が並列に接続された帰還抵抗の抵抗値の比は、1:2:4以外の任意の比としてもよい。
第一の実施の形態を示す回路図である。 制御回路を示す回路図である。 制御回路の動作を示す説明図である。 本発明のプログラマブルゲイン回路を示す回路図である。 第二の実施の形態を示す回路図である。 第三の実施の形態示す回路図である。 第四の実施の形態を示す回路図である。 第五の実施の形態を示す回路図である。 従来例を示す回路図である。 従来例を示す回路図である。 反転増幅回路を示す回路図である。 従来例を示す回路図である。
符号の説明
11 増幅器
12 スイッチ回路群
13 制御回路
R11 入力抵抗
R12〜R16 帰還抵抗
R11,R17〜R19 入力抵抗
sw11〜sw13,sw20 ゲイン調整用スイッチ回路
sw14〜sw19,sw21〜sw23 オン抵抗調整用スイッチ回路

Claims (10)

  1. 入力抵抗と複数の帰還抵抗との抵抗値の比に基づいて増幅器のゲインを設定するプログラマブルゲイン回路において、
    前記帰還抵抗若しくは前記入力抵抗の抵抗値を切り替える第一のスイッチ回路と、
    前記第一のスイッチ回路のオン抵抗を相殺する第二のスイッチ回路とを有し、
    前記第二のスイッチ回路を前記入力抵抗に接続したことを特徴とするプログラマブルゲイン回路。
  2. 前記帰還抵抗に前記第一のスイッチ回路を接続し、前記入力抵抗に前記第二のスイッチ回路を接続し、前記第一のスイッチ回路のオン抵抗と、前記第二のスイッチ回路のオン抵抗の比を、前記帰還抵抗と前記入力抵抗の抵抗値の比に揃えたことを特徴とする請求項1記載のプログラマブルゲイン回路。
  3. 前記帰還抵抗に前記第一のスイッチ回路を並列に接続し、前記入力抵抗と前記増幅器の入力端子との間に前記第二のスイッチ回路を接続したことを特徴とする請求項1又は2記載のプログラマブルゲイン回路。
  4. 前記帰還抵抗は、複数本の抵抗を直列に接続して構成され、前記第一のスイッチ回路のオン抵抗を相殺する複数の第三のスイッチ回路を備えたスイッチ回路群を前記入力抵抗と前記増幅器の入力端子との間に接続したことを特徴とする請求項3記載のプログラマブルゲイン回路。
  5. 前記第一のスイッチ回路を複数備え、
    前記第二のスイッチ回路を複数備え、
    複数の前記第一のスイッチ回路の開閉制御と、導通状態となる前記第一のスイッチ回路の数と同数の前記第二のスイッチ回路を直列に導通させる制御とを行う制御回路を備えたことを特徴とする請求項4記載のプログラマブルゲイン回路。
  6. 複数の前記入力抵抗と前記増幅器との間にそれぞれ前記スイッチ回路群を接続し、該スイッチ回路群で1つの入力抵抗を選択することを特徴とする請求項5記載のプログラマブルゲイン回路。
  7. 複数本の前記入力抵抗のいずれかを選択して前記増幅器の入力端子に接続する前記第二のスイッチ回路と、
    前記帰還抵抗に直列に接続されるとともに常時導通状態に制御される第一のスイッチ回路と
    を備えたことを特徴とする請求項1乃至5のいずれか1項に記載のプログラマブルゲイン回路。
  8. 前記第一のスイッチ回路が並列に接続された複数の帰還抵抗の抵抗値は、2の累乗に比例する値としたことを特徴とする請求項1乃至7のいずれか1項に記載のプログラマブルゲイン回路。
  9. 請求項1乃至8のいずれか1項に記載のプログラマブルゲイン回路を出力段に使用したことを特徴とする増幅回路。
  10. 請求項1乃至8のいずれか1項に記載のプログラマブルゲイン回路を、差動増幅段の差動入力対に使用したことを特徴とする増幅回路。
JP2007247673A 2007-09-25 2007-09-25 プログラマブルゲイン回路及び増幅回路 Pending JP2009081545A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007247673A JP2009081545A (ja) 2007-09-25 2007-09-25 プログラマブルゲイン回路及び増幅回路
US12/234,227 US7795978B2 (en) 2007-09-25 2008-09-19 Programmable gain circuit and amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007247673A JP2009081545A (ja) 2007-09-25 2007-09-25 プログラマブルゲイン回路及び増幅回路

Publications (1)

Publication Number Publication Date
JP2009081545A true JP2009081545A (ja) 2009-04-16

Family

ID=40470987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007247673A Pending JP2009081545A (ja) 2007-09-25 2007-09-25 プログラマブルゲイン回路及び増幅回路

Country Status (2)

Country Link
US (1) US7795978B2 (ja)
JP (1) JP2009081545A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029417A (ja) * 2009-07-27 2011-02-10 Fujitsu Semiconductor Ltd 半導体装置
JP2012015676A (ja) * 2010-06-30 2012-01-19 New Japan Radio Co Ltd 可変ゲイン差動入出力アンプ
JP2012119089A (ja) * 2010-11-29 2012-06-21 Panasonic Corp 照明装置
JP2013046417A (ja) * 2011-08-25 2013-03-04 Fujitsu Ltd 可変調整精度を有する増幅器回路
JP2015061320A (ja) * 2013-09-20 2015-03-30 ハネウェル・インターナショナル・インコーポレーテッド プログラマブルゲイン計装増幅器
JP2018117273A (ja) * 2017-01-19 2018-07-26 新日本無線株式会社 Pga回路
JP2018191169A (ja) * 2017-05-09 2018-11-29 ラピスセミコンダクタ株式会社 スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置
JP2019207159A (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 電流検出回路、電流計、及び、電流検出回路の制御方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081582A1 (en) 2009-12-30 2011-07-07 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus relating to signal control
JP5340979B2 (ja) * 2010-02-09 2013-11-13 株式会社オーディオテクニカ ステレオマイクロホン
DE102012020148A1 (de) * 2012-10-15 2014-04-17 Bundesrepublik Deutschland, endvertreten durch die Physikalisch-Technische Bundesanstalt (PTB) Verstärker zum Verstärken kleiner elektrischer Ströme
DE112015006693T5 (de) * 2015-07-15 2018-03-29 Dialog Semiconductor (UK) Ltd. Leistungswandler mit adaptiven Ausgangsspannungen
US10291207B2 (en) 2016-07-07 2019-05-14 Analog Devices, Inc. Wide range programmable resistor for discrete logarithmic control, and tuning circuit for variable gain active filter using same
US10270407B2 (en) 2017-08-31 2019-04-23 Core Chip Technology (Nanjing) Co., Ltd. Programmable gain amplifier
CN113316759B (zh) * 2019-12-26 2022-09-20 深圳市汇顶科技股份有限公司 电容检测电路、触控芯片和电子设备
KR102611373B1 (ko) * 2021-10-08 2023-12-07 주식회사 지2터치 짧은 안정화 시간을 가지는 액티브 펜 센싱 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110002A (ja) * 1984-11-02 1986-05-28 Dainippon Printing Co Ltd 光学濃度/網点面積率測定装置における自動レンジ制御方法
JPS62173809A (ja) * 1986-01-28 1987-07-30 Fujitsu Ltd 増幅装置
JPH08116224A (ja) * 1994-10-19 1996-05-07 Nippondenso Co Ltd 利得可変型増幅器
JP2001274645A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 演算増幅回路および集積回路
JP2001298335A (ja) * 2000-04-12 2001-10-26 Victor Co Of Japan Ltd マイクアンプ回路及びミキサー装置
JP2007158771A (ja) * 2005-12-06 2007-06-21 Denso Corp 演算増幅回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5628524A (en) 1979-08-16 1981-03-20 Matsushita Electric Ind Co Ltd Switch unit for analogue signal
JPS60236509A (ja) 1984-05-10 1985-11-25 Fujitsu Ltd 差動可変増幅回路
US5245229A (en) * 1992-02-28 1993-09-14 Media Vision Digitally controlled integrated circuit anti-clipping mixer
US6549075B1 (en) * 2002-04-18 2003-04-15 Texas Insruments Incorporated Method of configuring a switch network for programmable gain amplifiers
US7057454B2 (en) * 2004-05-27 2006-06-06 Infineon Technologies Ag Resistor and switch-minimized variable analog gain circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110002A (ja) * 1984-11-02 1986-05-28 Dainippon Printing Co Ltd 光学濃度/網点面積率測定装置における自動レンジ制御方法
JPS62173809A (ja) * 1986-01-28 1987-07-30 Fujitsu Ltd 増幅装置
JPH08116224A (ja) * 1994-10-19 1996-05-07 Nippondenso Co Ltd 利得可変型増幅器
JP2001274645A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 演算増幅回路および集積回路
JP2001298335A (ja) * 2000-04-12 2001-10-26 Victor Co Of Japan Ltd マイクアンプ回路及びミキサー装置
JP2007158771A (ja) * 2005-12-06 2007-06-21 Denso Corp 演算増幅回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029417A (ja) * 2009-07-27 2011-02-10 Fujitsu Semiconductor Ltd 半導体装置
JP2012015676A (ja) * 2010-06-30 2012-01-19 New Japan Radio Co Ltd 可変ゲイン差動入出力アンプ
JP2012119089A (ja) * 2010-11-29 2012-06-21 Panasonic Corp 照明装置
JP2013046417A (ja) * 2011-08-25 2013-03-04 Fujitsu Ltd 可変調整精度を有する増幅器回路
JP2015061320A (ja) * 2013-09-20 2015-03-30 ハネウェル・インターナショナル・インコーポレーテッド プログラマブルゲイン計装増幅器
JP2018117273A (ja) * 2017-01-19 2018-07-26 新日本無線株式会社 Pga回路
JP2018191169A (ja) * 2017-05-09 2018-11-29 ラピスセミコンダクタ株式会社 スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置
JP2019207159A (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 電流検出回路、電流計、及び、電流検出回路の制御方法
JP7065694B2 (ja) 2018-05-29 2022-05-12 新電元工業株式会社 電流検出回路、電流計、及び、電流検出回路の制御方法

Also Published As

Publication number Publication date
US7795978B2 (en) 2010-09-14
US20090079501A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
JP2009081545A (ja) プログラマブルゲイン回路及び増幅回路
JP6054732B2 (ja) 半導体装置及びオフセット電圧の補正方法
JP2015061320A (ja) プログラマブルゲイン計装増幅器
CN109743036B (zh) 一种校准电路及方法
JP2015061320A5 (ja)
JP2003215172A (ja) 充放電電流検出回路および可変抵抗器
JP4140528B2 (ja) A/d変換装置
JP2010258950A (ja) 比較回路、集積回路装置及び電子機器
US7161419B2 (en) Sensor device and a signal amplification device of a small detection signal provided by the sensor
JP6478746B2 (ja) 抵抗調整装置
JP2010087542A (ja) 増幅回路
JP2005218115A (ja) 演算増幅器のオフセット電圧を無効化する装置及び方法
JP4325072B2 (ja) ゲイン可変増幅回路
CN109039333B (zh) 增益控制放大装置
US7345536B2 (en) Amplifier circuit and control method thereof
TW497244B (en) Method and system to adjust the electrical property of micro-electronic circuit-arrangements
JP6791648B2 (ja) A/dコンバータ回路および電子機器
KR20150106734A (ko) 모바일 장치용 카메라 모듈의 액추에이터 구동 장치
JP2006197052A (ja) 電流セルマトリクス型da変換器
JP5584097B2 (ja) ミュート回路
JP2008042627A (ja) A/d変換装置及びプログラマブルコントローラシステム
CN113597739B (zh) 电子控制电阻器
KR20010056073A (ko) 가변 저전압 레벨 검출 회로
US20150244391A1 (en) Ramp signal generator using programmable gain amplifier
JP2007158567A (ja) アッテネータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927