JP2011029417A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011029417A JP2011029417A JP2009173814A JP2009173814A JP2011029417A JP 2011029417 A JP2011029417 A JP 2011029417A JP 2009173814 A JP2009173814 A JP 2009173814A JP 2009173814 A JP2009173814 A JP 2009173814A JP 2011029417 A JP2011029417 A JP 2011029417A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- negative voltage
- output
- resistors
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】負電圧発生装置の出力電圧VPWを制御する負電圧検出回路に、負電圧の検出値を切り替える切り替えスイッチTGと、補正スイッチTBとを備える。補正スイッチは、切り替えスイッチと同一の構成を有するスイッチとし、オン状態に保つ。これにより、切り替えスイッチのオン抵抗の影響をキャンセルすることができる。そのため、精度の高い負電圧をプログラマブルに生成することが可能である。
【選択図】図1
Description
負電圧発生装置3が出力する負電圧VPWは、VPW=−{R4/(R3+Rgm)}×Vdとなる。ここで、RgmがR3、R4と比較して十分に小さければ、Rgmによる影響は問題とならず、例えば、R3=R4のときVPW≒−Vdとなる。しかし、例えば、R3=R4で、RgmがR3、R4の10%であるとすると、VPW≒−0.91×Vdとなり、約9%の誤差が生じる。
負電圧発生装置3が出力する負電圧VPWは、VPW=−{(R4+Rbx)/(R3+Rgm)}×Vdとなる。ここで、前述のように、トランスミッションゲートTB_xはトランスミッションゲートTG_1〜TG_nと同一の構成を有するため、Rgm=Rbxとなる。したがって、例えば、R3=R4のときVPW=−Vdとなり、トランスミッションゲートのオン抵抗による誤差は生じない。
2 コンパレータ
3 負電圧発生装置
31 リングオシレータ
C1 コンデンサ
D1、D2 ダイオード
R1、R2 分圧抵抗
R3、R4 抵抗(第1及び第2の抵抗)
TB_x、TB_1〜TB_n トランスミッションゲート(補正スイッチ)
TG_1〜TG_n トランスミッションゲート(切り替えスイッチ)
Claims (6)
- 負電圧を発生する負電圧発生装置と、前記負電圧発生装置の出力電圧を制御する負電圧検出回路と、を備える半導体装置であって、
前記負電圧検出回路は、
一定の電圧を出力する定電圧回路と、
前記定電圧回路の出力とグランドとの間に直列に接続された複数の分圧抵抗と、
一端が前記複数の分圧抵抗の各分圧点に接続され、他端が共通に接続された複数の切り替えスイッチと、
前記複数の切り替えスイッチの他端と前記負電圧発生装置の出力との間に直列に接続され、前記複数の分圧抵抗により分圧された前記定電圧回路の出力電圧と前記負電圧発生装置の出力電圧とを分圧する第1及び第2の抵抗と、
前記複数の切り替えスイッチと同一の構成を有するスイッチであって、前記第1及び第2の抵抗の分圧点と前記負電圧発生装置の出力との間で前記第1及び第2の抵抗と直列に接続され、オン状態に保たれる補正スイッチと、
前記第1及び第2の抵抗による分圧電圧の電圧レベルとグランドの電圧レベルとを比較し、比較結果を前記負電圧発生装置に出力するコンパレータと、
を備えることを特徴とする半導体装置。 - 負電圧を発生する負電圧発生装置と、前記負電圧発生装置の出力電圧を制御する負電圧検出回路と、を備える半導体装置であって、
前記負電圧検出回路は、
一定の電圧を出力する定電圧回路と、
前記定電圧回路の出力とグランドとの間に直列に接続された複数の分圧抵抗と、
一端が前記複数の分圧抵抗の各分圧点に接続され、他端が共通に接続された複数の切り替えスイッチと、
前記複数の切り替えスイッチの他端と前記負電圧発生装置の出力との間に直列に接続され、前記複数の分圧抵抗により分圧された前記定電圧回路の出力電圧と前記負電圧発生装置の出力電圧とを分圧する第1及び第2の抵抗と、
前記複数の切り替えスイッチと同一の構成を有する同数のスイッチであって、互いに並列に接続されるとともに前記第1及び第2の抵抗の分圧点と前記負電圧発生装置の出力との間で前記第1及び第2の抵抗と直列に接続される複数の補正スイッチと、
前記第1及び第2の抵抗による分圧電圧の電圧レベルとグランドの電圧レベルとを比較し、比較結果を前記負電圧発生装置に出力するコンパレータと、
を備えることを特徴とする半導体装置。 - 前記複数の補正スイッチのうち、いずれか1つはオン状態に保たれ、他はオフ状態に保たれる
ことを特徴とする請求項2に記載の半導体装置。 - 前記複数の補正スイッチは、前記複数の切り替えスイッチと連動してオンオフ制御される
ことを特徴とする請求項2に記載の半導体装置。 - 前記切り替えスイッチと前記補正スイッチとは、カスケード接続で構成したスイッチである
ことを特徴とする請求項1乃至4のいずれかに記載の半導体装置。 - 前記切り替えスイッチと前記補正スイッチとは、トランスミッションゲートである
ことを特徴とする請求項1乃至5のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009173814A JP5376516B2 (ja) | 2009-07-27 | 2009-07-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009173814A JP5376516B2 (ja) | 2009-07-27 | 2009-07-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011029417A true JP2011029417A (ja) | 2011-02-10 |
JP5376516B2 JP5376516B2 (ja) | 2013-12-25 |
Family
ID=43637822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009173814A Active JP5376516B2 (ja) | 2009-07-27 | 2009-07-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5376516B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62249528A (ja) * | 1986-04-23 | 1987-10-30 | Matsushita Electric Ind Co Ltd | デイジタル−アナログ変換器 |
JPH02202227A (ja) * | 1989-01-31 | 1990-08-10 | Fujitsu Ltd | D―a変換器 |
JPH11150230A (ja) * | 1997-11-17 | 1999-06-02 | Nec Corp | 負電圧生成回路 |
JP2001332094A (ja) * | 2000-05-22 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその検査方法並びにそれを有する記録装置および通信機器 |
JP2003168293A (ja) * | 2001-11-29 | 2003-06-13 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
-
2009
- 2009-07-27 JP JP2009173814A patent/JP5376516B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62249528A (ja) * | 1986-04-23 | 1987-10-30 | Matsushita Electric Ind Co Ltd | デイジタル−アナログ変換器 |
JPH02202227A (ja) * | 1989-01-31 | 1990-08-10 | Fujitsu Ltd | D―a変換器 |
JPH11150230A (ja) * | 1997-11-17 | 1999-06-02 | Nec Corp | 負電圧生成回路 |
JP2001332094A (ja) * | 2000-05-22 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその検査方法並びにそれを有する記録装置および通信機器 |
JP2003168293A (ja) * | 2001-11-29 | 2003-06-13 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5376516B2 (ja) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431396B2 (ja) | 定電圧電源回路 | |
JP4495695B2 (ja) | 発振回路 | |
US8829942B2 (en) | Comparator and calibration thereof | |
KR102415676B1 (ko) | 아날로그-디지털 변환기 | |
JP2010166108A (ja) | 遅延回路 | |
JP2010183284A (ja) | 発振回路、及びメモリシステム | |
CN110784177A (zh) | 电压控制振荡器、pll电路和cdr装置 | |
JP6245063B2 (ja) | コンパレータシステム | |
JP6407902B2 (ja) | 発振回路 | |
JP5376516B2 (ja) | 半導体装置 | |
JP4469894B2 (ja) | 電圧制御発振回路 | |
JP2011151452A (ja) | 半導体装置及びオフセット補正方法 | |
JP2009065499A (ja) | パワーオンリセット回路 | |
KR100845780B1 (ko) | 반도체 메모리 장치의 클럭 생성 회로 | |
JP2017163462A (ja) | リングオシレーター回路及びクロック信号生成回路 | |
JP4616362B2 (ja) | D/a変換回路 | |
JP2009171414A (ja) | 駆動回路 | |
US20130027094A1 (en) | Triangular wave generator and method generating triangular wave thereof | |
US20120092078A1 (en) | Variable resistor circuit and oscillation circuit | |
JP2019080120A (ja) | 高周波スイッチ装置 | |
JP5974627B2 (ja) | 発振回路及び電子機器 | |
US11379072B2 (en) | Semiconductor device and semiconductor system having the same | |
JP2008193524A (ja) | 電圧制御遅延装置およびdll回路 | |
JP6258723B2 (ja) | クロック生成回路及びクロックの位相補正方法 | |
US6856166B2 (en) | Status scheme signal processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5376516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |