JP2001298335A - マイクアンプ回路及びミキサー装置 - Google Patents
マイクアンプ回路及びミキサー装置Info
- Publication number
- JP2001298335A JP2001298335A JP2000111288A JP2000111288A JP2001298335A JP 2001298335 A JP2001298335 A JP 2001298335A JP 2000111288 A JP2000111288 A JP 2000111288A JP 2000111288 A JP2000111288 A JP 2000111288A JP 2001298335 A JP2001298335 A JP 2001298335A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- amplifier
- signal
- microphone
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 ノイズの影響を受けることなくゲインの分解
能を向上させる。 【解決手段】 マイクロホン１から出力されるアナログ
信号は増幅器２により６ｄＢステップ幅のゲインＧ１で
増幅され、増幅器２により増幅された信号は２４ビット
分解能の２ｓコンプリメンタリ出力のＡ／Ｄ変換器３に
よりデジタル信号に変換され、Ａ／Ｄ変換器３により変
換されたデジタル信号ＤＳＰ４によりゲインＧ２の可変
幅＝０〜５ｄＢが１ｄＢステップ幅で増幅される。
能を向上させる。 【解決手段】 マイクロホン１から出力されるアナログ
信号は増幅器２により６ｄＢステップ幅のゲインＧ１で
増幅され、増幅器２により増幅された信号は２４ビット
分解能の２ｓコンプリメンタリ出力のＡ／Ｄ変換器３に
よりデジタル信号に変換され、Ａ／Ｄ変換器３により変
換されたデジタル信号ＤＳＰ４によりゲインＧ２の可変
幅＝０〜５ｄＢが１ｄＢステップ幅で増幅される。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロホン信号
を増幅するマイクアンプ回路及びミキサー装置に関す
る。
を増幅するマイクアンプ回路及びミキサー装置に関す
る。
【０００２】
【従来の技術】マイクロホン信号を可変のゲインで増幅
する従来例としては、アナログ増幅器のゲインを一定に
してその後段のＤＳＰ（デジタル・シグナル・プロセッ
サ）のゲインを変更する方法（従来例１）、複数の抵抗
（従来例２）や１つの可変抵抗（従来例３）を有するゲ
イン調整部の抵抗値を切り換える方法、差動入力トラン
ジスタのエミッタ抵抗値を切り換える方法（従来例４）
などが知られている。
する従来例としては、アナログ増幅器のゲインを一定に
してその後段のＤＳＰ（デジタル・シグナル・プロセッ
サ）のゲインを変更する方法（従来例１）、複数の抵抗
（従来例２）や１つの可変抵抗（従来例３）を有するゲ
イン調整部の抵抗値を切り換える方法、差動入力トラン
ジスタのエミッタ抵抗値を切り換える方法（従来例４）
などが知られている。
【０００３】ところで、マイクロホン用増幅器の入力信
号レベルの幅は、実用上−６０ｄＢ〜＋２４ｄＢであ
る。図５は従来例１の構成を示し、マイクロホン１から
出力されるアナログ信号は、アナログ増幅器２ａによ
り、例えば４０ｄＢの固定ゲインで増幅される。アナロ
グ増幅器２ａにより増幅された信号はＡ／Ｄ変換器３に
よりデジタル信号に変換され、このデジタル信号はＤＳ
Ｐ４によりＣＰＵ５の制御に応じたゲインで増幅され
る。ＤＳＰ４は入力に対してゲイン係数を乗算する乗算
器などで構成される。
号レベルの幅は、実用上−６０ｄＢ〜＋２４ｄＢであ
る。図５は従来例１の構成を示し、マイクロホン１から
出力されるアナログ信号は、アナログ増幅器２ａによ
り、例えば４０ｄＢの固定ゲインで増幅される。アナロ
グ増幅器２ａにより増幅された信号はＡ／Ｄ変換器３に
よりデジタル信号に変換され、このデジタル信号はＤＳ
Ｐ４によりＣＰＵ５の制御に応じたゲインで増幅され
る。ＤＳＰ４は入力に対してゲイン係数を乗算する乗算
器などで構成される。
【０００４】図６は従来例２の構成を示し、マイクロホ
ン１から出力されるアナログ信号は、例えばゲインＧの
可変幅＝０〜３６ｄＢを１ｄＢステップで可変にするた
めに図２に示すように３６個の並列抵抗Ｒ１〜Ｒ３６を
有するゲイン調整部６ａの抵抗値をＣＰＵ５の制御に応
じてアナログスイッチやリレーなどのスイッチＳＷ１〜
ＳＷ３６を用いて切り換えることにより増幅器２ｂによ
り可変のゲインで増幅される。増幅器２ｂにより増幅さ
れた信号はＡ／Ｄ変換器３によりデジタル信号に変換さ
れる。なお、図５及び図６におけるＩ／Ｆは、ＲＳ−４
８５以外の通信フォーマットを用いる場合もある。
ン１から出力されるアナログ信号は、例えばゲインＧの
可変幅＝０〜３６ｄＢを１ｄＢステップで可変にするた
めに図２に示すように３６個の並列抵抗Ｒ１〜Ｒ３６を
有するゲイン調整部６ａの抵抗値をＣＰＵ５の制御に応
じてアナログスイッチやリレーなどのスイッチＳＷ１〜
ＳＷ３６を用いて切り換えることにより増幅器２ｂによ
り可変のゲインで増幅される。増幅器２ｂにより増幅さ
れた信号はＡ／Ｄ変換器３によりデジタル信号に変換さ
れる。なお、図５及び図６におけるＩ／Ｆは、ＲＳ−４
８５以外の通信フォーマットを用いる場合もある。
【０００５】図７は従来例３の構成を示し、端子Ｈ、Ｃ
に接続される図示省略のマイクロホンから出力されるア
ナログ信号は、１つの可変抵抗ＶＲを有するゲイン調整
部６ｂの抵抗値を図示省略のＣＰＵの制御に応じてアナ
ログスイッチやリレーを用いて切り換えることにより増
幅器２ｂにより可変のゲインで増幅される。増幅器２ｂ
により増幅された信号は図示省略のＡ／Ｄ変換器により
デジタル信号に変換される。
に接続される図示省略のマイクロホンから出力されるア
ナログ信号は、１つの可変抵抗ＶＲを有するゲイン調整
部６ｂの抵抗値を図示省略のＣＰＵの制御に応じてアナ
ログスイッチやリレーを用いて切り換えることにより増
幅器２ｂにより可変のゲインで増幅される。増幅器２ｂ
により増幅された信号は図示省略のＡ／Ｄ変換器により
デジタル信号に変換される。
【０００６】図８は従来例４の構成を示し、端子Ｈ、Ｃ
に接続される図示省略のマイクロホンから出力されるア
ナログ信号は、抵抗Ｒ１〜Ｒ３６を有するゲイン調整部
６ａの抵抗値を図示省略のＣＰＵの制御に応じて切り換
えることにより、差動入力トランジスタＱ１、Ｑ２のエ
ミッタ抵抗値を切り換えて可変のゲインで増幅される。
なお、従来例１〜４のようなマイクアンプ回路と遠隔地
の操作部１０を通信などを介して接続することによりミ
キサー装置が構成される。
に接続される図示省略のマイクロホンから出力されるア
ナログ信号は、抵抗Ｒ１〜Ｒ３６を有するゲイン調整部
６ａの抵抗値を図示省略のＣＰＵの制御に応じて切り換
えることにより、差動入力トランジスタＱ１、Ｑ２のエ
ミッタ抵抗値を切り換えて可変のゲインで増幅される。
なお、従来例１〜４のようなマイクアンプ回路と遠隔地
の操作部１０を通信などを介して接続することによりミ
キサー装置が構成される。
【０００７】
【発明が解決しようとする課題】しかしながら、従来例
１では、増幅器２ａのゲインを固定して＋２４ｄＢの入
力レベルで入力信号がクリップしないようにするため
に、ＤＳＰ４を＋２４ｄＢの信号が入力したときに２ｓ
コンプリメンタリ２４ビットの正のフルビット（７ＦＦ
ＦＦＦＨ）を出力するように設計すると、−６０ｄＢの
信号が入力したときの出力は０００ＦＦＨとなる。この
ため、Ａ／Ｄ変換器３の出力信号をＤＳＰ４の演算によ
りゲインを変えるために、例えば３６ｄＢのゲイン係数
を乗算すると６ビット左にシフトしてＤＳＰ４出力＝０
０ＦＦＣ０Ｈとなる。この結果、下位６ビットは「０」
になるので、分解能が悪化して波形歪みによる音質劣化
となるという問題点がある。
１では、増幅器２ａのゲインを固定して＋２４ｄＢの入
力レベルで入力信号がクリップしないようにするため
に、ＤＳＰ４を＋２４ｄＢの信号が入力したときに２ｓ
コンプリメンタリ２４ビットの正のフルビット（７ＦＦ
ＦＦＦＨ）を出力するように設計すると、−６０ｄＢの
信号が入力したときの出力は０００ＦＦＨとなる。この
ため、Ａ／Ｄ変換器３の出力信号をＤＳＰ４の演算によ
りゲインを変えるために、例えば３６ｄＢのゲイン係数
を乗算すると６ビット左にシフトしてＤＳＰ４出力＝０
０ＦＦＣ０Ｈとなる。この結果、下位６ビットは「０」
になるので、分解能が悪化して波形歪みによる音質劣化
となるという問題点がある。
【０００８】従来例２では、複数の抵抗値を切り換える
ので、図９に示すように増幅ゲインＧと抵抗値Ｒが双曲
線となってリニアでない。ここで、この回路のゲインＧ
は、例えば Ｇ＝（１０ｋΩ／Ｒ）＋１ で表され、抵抗値Ｒは Ｒ＝１０ｋΩ／（Ｇ−１） により算出することができる。
ので、図９に示すように増幅ゲインＧと抵抗値Ｒが双曲
線となってリニアでない。ここで、この回路のゲインＧ
は、例えば Ｇ＝（１０ｋΩ／Ｒ）＋１ で表され、抵抗値Ｒは Ｒ＝１０ｋΩ／（Ｇ−１） により算出することができる。
【０００９】そのため、ゲインＧを変えるために、ゲイ
ンＧの可変幅＝３６ｄＢの場合、１ｄＢステップで可変
にするためには３６個の抵抗Ｒ１〜Ｒ３６を設けてこれ
らをアナログスイッチやリレーを用いて切り換える必要
があるので、回路素子数の配線が大規模になり、また、
外来ノイズに弱くなり、残留ノイズが多くなるという問
題点がある。このため、実用上、入力換算雑音レベル
（増幅ゲイン＋残留ノイズ）＝−１２８ｄＢが不可能に
なる。従来例４も従来例２と同様に、抵抗部のパターン
が外来ノイズに弱くなり、残留ノイズのレベルが高くな
って実用的でない。また、従来例３では可変抵抗ＶＲを
遠隔地の操作部から制御するので、外来ノイズの影響を
受け、残留ノイズのレベルが高くなる。
ンＧの可変幅＝３６ｄＢの場合、１ｄＢステップで可変
にするためには３６個の抵抗Ｒ１〜Ｒ３６を設けてこれ
らをアナログスイッチやリレーを用いて切り換える必要
があるので、回路素子数の配線が大規模になり、また、
外来ノイズに弱くなり、残留ノイズが多くなるという問
題点がある。このため、実用上、入力換算雑音レベル
（増幅ゲイン＋残留ノイズ）＝−１２８ｄＢが不可能に
なる。従来例４も従来例２と同様に、抵抗部のパターン
が外来ノイズに弱くなり、残留ノイズのレベルが高くな
って実用的でない。また、従来例３では可変抵抗ＶＲを
遠隔地の操作部から制御するので、外来ノイズの影響を
受け、残留ノイズのレベルが高くなる。
【００１０】本発明は上記従来例の問題点に鑑み、ノイ
ズの影響を受けることなくゲインの分解能を向上させる
ことができるマイクアンプ回路及びミキサー装置を提供
することを目的とする。
ズの影響を受けることなくゲインの分解能を向上させる
ことができるマイクアンプ回路及びミキサー装置を提供
することを目的とする。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、マイクロホン信号を比較的粗いステップ幅
のゲインでアナログ増幅して、この比較的粗いステップ
幅を分割した比較的細かいステップ幅のゲインでデジタ
ル増幅するようにしたものである。
するために、マイクロホン信号を比較的粗いステップ幅
のゲインでアナログ増幅して、この比較的粗いステップ
幅を分割した比較的細かいステップ幅のゲインでデジタ
ル増幅するようにしたものである。
【００１２】すなわち本発明によれば、マイクロホンか
らのアナログ入力信号を、第１の調整幅単位でゲイン増
幅して出力する増幅器と、この増幅器出力をアナログ・
デジタル変換したデジタル信号を、前記第１の調整幅単
位を細分化した調整幅単位である第２の調整幅単位で、
デジタル的にゲイン増幅して外部へ出力する信号処理手
段とを、有するマイクアンプ回路が提供される。
らのアナログ入力信号を、第１の調整幅単位でゲイン増
幅して出力する増幅器と、この増幅器出力をアナログ・
デジタル変換したデジタル信号を、前記第１の調整幅単
位を細分化した調整幅単位である第２の調整幅単位で、
デジタル的にゲイン増幅して外部へ出力する信号処理手
段とを、有するマイクアンプ回路が提供される。
【００１３】また本発明によれば、請求項１記載のマイ
クアンプ回路を備えたミキサー装置であって、前記増幅
器の入力側に対するミキサー装置の出力側のゲインを、
前記第１の調整幅単位よりも大きい調整ゲインで調整可
能な操作部と、前記操作部を介して設定された前記調整
ゲインを、前記第１の調整幅単位で除算して商と余りと
を算出し、前記商に応じたゲインを前記増幅器の出力側
のゲインとして設定し、前記余りに応じたゲインを前記
信号処理手段の出力側のゲインとして設定するゲイン設
定手段とを、有するミキサー装置が提供される。
クアンプ回路を備えたミキサー装置であって、前記増幅
器の入力側に対するミキサー装置の出力側のゲインを、
前記第１の調整幅単位よりも大きい調整ゲインで調整可
能な操作部と、前記操作部を介して設定された前記調整
ゲインを、前記第１の調整幅単位で除算して商と余りと
を算出し、前記商に応じたゲインを前記増幅器の出力側
のゲインとして設定し、前記余りに応じたゲインを前記
信号処理手段の出力側のゲインとして設定するゲイン設
定手段とを、有するミキサー装置が提供される。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は本発明に係るマイクアンプ
回路及びミキサー装置の一実施形態を示すブロック図、
図２は図１の抵抗値とその増幅ゲインを示す説明図、図
３は図１のマイクアンプ回路のゲインを示す説明図、図
４は図１のミキサー装置の処理を説明するためのフロー
チャートである。
施の形態を説明する。図１は本発明に係るマイクアンプ
回路及びミキサー装置の一実施形態を示すブロック図、
図２は図１の抵抗値とその増幅ゲインを示す説明図、図
３は図１のマイクアンプ回路のゲインを示す説明図、図
４は図１のミキサー装置の処理を説明するためのフロー
チャートである。
【００１５】図１に示す回路は一例として、ゲインＧ
（＝Ｇ１＋Ｇ２）の可変幅＝０〜３６ｄＢを１ｄＢステ
ップ幅で増幅するように構成されている。増幅器２は差
動増幅回路であって、ＣＭＲ（同相成分除去比）が比較
的高い、例えばインスツルメンテーションアンプにより
構成され、そのゲインＧ１がゲイン調整部６により設定
される。ゲイン調整部６は図２に詳しく示すような６個
の並列抵抗Ｒ６、Ｒ１２、Ｒ１８、Ｒ２４、Ｒ３０、Ｒ
３６及びアナログスイッチやリレーなどのスイッチＳＷ
６、ＳＷ１２、ＳＷ１８、ＳＷ２４、ＳＷ３０、ＳＷ３
６を有し、増幅器２のゲインを６ｄＢステップ幅で設定
するように構成されている。なお、スイッチＳＷ６、Ｓ
Ｗ１２、ＳＷ１８、ＳＷ２４、ＳＷ３０、ＳＷ３６が全
てオフの場合にゲインＧ１＝１（０ｄＢ）となり、スイ
ッチＳＷ６、ＳＷ１２、ＳＷ１８、ＳＷ２４、ＳＷ３
０、ＳＷ３６の１つがオンの場合にそれぞれＧ１＝６ｄ
Ｂ、１２ｄＢ、２４ｄＢ、３０ｄＢ、３６ｄＢとなる。
（＝Ｇ１＋Ｇ２）の可変幅＝０〜３６ｄＢを１ｄＢステ
ップ幅で増幅するように構成されている。増幅器２は差
動増幅回路であって、ＣＭＲ（同相成分除去比）が比較
的高い、例えばインスツルメンテーションアンプにより
構成され、そのゲインＧ１がゲイン調整部６により設定
される。ゲイン調整部６は図２に詳しく示すような６個
の並列抵抗Ｒ６、Ｒ１２、Ｒ１８、Ｒ２４、Ｒ３０、Ｒ
３６及びアナログスイッチやリレーなどのスイッチＳＷ
６、ＳＷ１２、ＳＷ１８、ＳＷ２４、ＳＷ３０、ＳＷ３
６を有し、増幅器２のゲインを６ｄＢステップ幅で設定
するように構成されている。なお、スイッチＳＷ６、Ｓ
Ｗ１２、ＳＷ１８、ＳＷ２４、ＳＷ３０、ＳＷ３６が全
てオフの場合にゲインＧ１＝１（０ｄＢ）となり、スイ
ッチＳＷ６、ＳＷ１２、ＳＷ１８、ＳＷ２４、ＳＷ３
０、ＳＷ３６の１つがオンの場合にそれぞれＧ１＝６ｄ
Ｂ、１２ｄＢ、２４ｄＢ、３０ｄＢ、３６ｄＢとなる。
【００１６】マイクロホン１から入力端子Ｈ、Ｃを介し
て入力したアナログ信号は、図３において点線で示すよ
うにこの増幅器２により６ｄＢステップ幅単位のゲイン
Ｇ１で増幅され、増幅器２により増幅された信号は２４
ビット分解能の２ｓコンプリメンタリ出力のＡ／Ｄ変換
器３によりデジタル信号に変換される。Ａ／Ｄ変換器３
は入力信号が正の最大値のときに７ＦＦＦＦＦＨを出力
し、負の最大値のときに８０００００Ｈを出力する。Ａ
／Ｄ変換器３により変換されたデジタル信号は、図３に
おいて実線で示すようにＤＳＰ４によりゲインＧ２の可
変幅＝０〜５ｄＢが１ｄＢステップ幅単位で増幅され
る。このとき、ＣＰＵ５は１ｄＢステップ幅に応じた係
数をＤＳＰ４に設定し、ＤＳＰ４は入力に対してこの係
数を乗算する。
て入力したアナログ信号は、図３において点線で示すよ
うにこの増幅器２により６ｄＢステップ幅単位のゲイン
Ｇ１で増幅され、増幅器２により増幅された信号は２４
ビット分解能の２ｓコンプリメンタリ出力のＡ／Ｄ変換
器３によりデジタル信号に変換される。Ａ／Ｄ変換器３
は入力信号が正の最大値のときに７ＦＦＦＦＦＨを出力
し、負の最大値のときに８０００００Ｈを出力する。Ａ
／Ｄ変換器３により変換されたデジタル信号は、図３に
おいて実線で示すようにＤＳＰ４によりゲインＧ２の可
変幅＝０〜５ｄＢが１ｄＢステップ幅単位で増幅され
る。このとき、ＣＰＵ５は１ｄＢステップ幅に応じた係
数をＤＳＰ４に設定し、ＤＳＰ４は入力に対してこの係
数を乗算する。
【００１７】これらの増幅器２、Ａ／Ｄ変換器３、ＤＳ
Ｐ４、ＣＰＵ５及びゲイン調整部６と、操作部１０との
間で通信を行うインタフェース（Ｉ／Ｆ）７が本発明の
マイクアンプ回路を構成している。また、このマイクア
ンプ回路と操作部１０が本発明のミキサー装置を構成し
ている。操作部１０はＣＰＵ１１と、ロータリエンコー
ダ１２と、ＣＰＵ１１とロータリエンコーダ１２の間を
接続するＩ／Ｆ１３と、ＣＰＵ１１とマイクアンプ回路
側のＩ／Ｆ７の間を接続するＩ／Ｆ１４により構成さ
れ、ロータリエンコーダ１２はオペレータがゲインＧ＝
０〜３６ｄＢを１ｄＢステップ幅で操作すると、設定ゲ
インＧに応じた数のパルスを発生する。
Ｐ４、ＣＰＵ５及びゲイン調整部６と、操作部１０との
間で通信を行うインタフェース（Ｉ／Ｆ）７が本発明の
マイクアンプ回路を構成している。また、このマイクア
ンプ回路と操作部１０が本発明のミキサー装置を構成し
ている。操作部１０はＣＰＵ１１と、ロータリエンコー
ダ１２と、ＣＰＵ１１とロータリエンコーダ１２の間を
接続するＩ／Ｆ１３と、ＣＰＵ１１とマイクアンプ回路
側のＩ／Ｆ７の間を接続するＩ／Ｆ１４により構成さ
れ、ロータリエンコーダ１２はオペレータがゲインＧ＝
０〜３６ｄＢを１ｄＢステップ幅で操作すると、設定ゲ
インＧに応じた数のパルスを発生する。
【００１８】次に図４を参照してミキサー装置の処理を
説明する。まず、操作部１０側でオペレータがゲインＧ
＝０〜３６ｄＢを１ｄＢステップ幅で設定してロータリ
エンコーダ１２にてパルスを発生させると（ステップＳ
１）、ＣＰＵ１１がこのパルスをカウントし（ステップ
Ｓ２）、次いでこのパルス数のカウント値に基づいてゲ
インＧ［ｄＢ］を計算し（ステップＳ３）、次いでこの
ゲインＧ［ｄＢ］をＩ／Ｆ１４（例えばＲＳ−４８５）
を介してマイクアンプ回路側に送る（ステップＳ４）。
なお、Ｉ／Ｆ１４は、ＲＳ−４８５以外の通信フォーマ
ットを用いるよう構成してもよい。
説明する。まず、操作部１０側でオペレータがゲインＧ
＝０〜３６ｄＢを１ｄＢステップ幅で設定してロータリ
エンコーダ１２にてパルスを発生させると（ステップＳ
１）、ＣＰＵ１１がこのパルスをカウントし（ステップ
Ｓ２）、次いでこのパルス数のカウント値に基づいてゲ
インＧ［ｄＢ］を計算し（ステップＳ３）、次いでこの
ゲインＧ［ｄＢ］をＩ／Ｆ１４（例えばＲＳ−４８５）
を介してマイクアンプ回路側に送る（ステップＳ４）。
なお、Ｉ／Ｆ１４は、ＲＳ−４８５以外の通信フォーマ
ットを用いるよう構成してもよい。
【００１９】マイクアンプ回路側では、ＣＰＵ７がこの
ゲインＧ［ｄＢ］をＩ／Ｆ７を介して受け取ると（ステ
ップＳ５）、ゲインＧ［ｄＢ］を６で割って商＝Ｇ１／
６［ｄＢ］と余り＝Ｇ２［ｄＢ］を算出する（ステップ
Ｓ６）。そして、余り＝Ｇ２［ｄＢ］をＲＯＭのアドレ
スとして印加し、ＲＯＭからＤＳＰ４の乗算器の係数を
読み出してＤＳＰ４に転送し（ステップＳ７、Ｓ８）、
また、商＝Ｇ１／６［ｄＢ］に応じてゲイン調整部６の
スイッチＳＷを選択的にオンにする（ステップＳ９）。
ゲインＧ［ｄＢ］をＩ／Ｆ７を介して受け取ると（ステ
ップＳ５）、ゲインＧ［ｄＢ］を６で割って商＝Ｇ１／
６［ｄＢ］と余り＝Ｇ２［ｄＢ］を算出する（ステップ
Ｓ６）。そして、余り＝Ｇ２［ｄＢ］をＲＯＭのアドレ
スとして印加し、ＲＯＭからＤＳＰ４の乗算器の係数を
読み出してＤＳＰ４に転送し（ステップＳ７、Ｓ８）、
また、商＝Ｇ１／６［ｄＢ］に応じてゲイン調整部６の
スイッチＳＷを選択的にオンにする（ステップＳ９）。
【００２０】したがって、６ｄＢステップ幅のゲインＧ
１で増幅する増幅器２と１ｄＢステップ幅のゲインＧ２
で増幅するＤＳＰ４により、ゲインＧ（＝Ｇ１＋Ｇ２）
の可変幅＝０〜３６ｄＢを１ｄＢステップ幅で増幅する
ことができる。このとき、ＤＳＰ４では、ゲインＧ２の
可変幅＝０〜５ｄＢであり、１ビット＝６．０２ｄＢ以
内の変化であるので、演算精度への影響が少ない。さら
に、ヘッドマージンを多くとる必要がなく、１ビット分
のヘッドマージンをとればよいのでビット落ちを少なく
することができる。
１で増幅する増幅器２と１ｄＢステップ幅のゲインＧ２
で増幅するＤＳＰ４により、ゲインＧ（＝Ｇ１＋Ｇ２）
の可変幅＝０〜３６ｄＢを１ｄＢステップ幅で増幅する
ことができる。このとき、ＤＳＰ４では、ゲインＧ２の
可変幅＝０〜５ｄＢであり、１ビット＝６．０２ｄＢ以
内の変化であるので、演算精度への影響が少ない。さら
に、ヘッドマージンを多くとる必要がなく、１ビット分
のヘッドマージンをとればよいのでビット落ちを少なく
することができる。
【００２１】ゲイン調整部６を、例えば６個の抵抗と６
個のスイッチＳＷにより構成することができるので、従
来例２、４と比較して部品点数を少なくすることができ
る。このためコストダウンすることができ、また、外来
ノイズの影響を受けにくく残留ノイズを低減させること
ができる。また、従来では遠隔操作しなくては実現する
ことができない性能も実現することができる。
個のスイッチＳＷにより構成することができるので、従
来例２、４と比較して部品点数を少なくすることができ
る。このためコストダウンすることができ、また、外来
ノイズの影響を受けにくく残留ノイズを低減させること
ができる。また、従来では遠隔操作しなくては実現する
ことができない性能も実現することができる。
【００２２】
【発明の効果】以上説明したように本発明によれば、マ
イクロホンからのアナログ入力信号を、第１の調整幅単
位でゲイン増幅して出力する増幅器と、この増幅器出力
をアナログ・デジタル変換したデジタル信号を、前記第
１の調整幅単位を細分化した調整幅単位である第２の調
整幅単位で、デジタル的にゲイン増幅して外部へ出力す
る信号処理手段とを有する構成としたので、ノイズの影
響を受けることなくゲインの分解能を向上させることが
できる。また、本発明によれば、前記増幅器の入力側に
対するミキサー装置の出力側のゲインを、前記第１の調
整幅単位よりも大きい調整ゲインで調整可能な操作部
と、前記操作部を介して設定された前記調整ゲインを、
前記第１の調整幅単位で除算して商と余りとを算出し、
前記商に応じたゲインを前記増幅器の出力側のゲインと
して設定し、前記余りに応じたゲインを前記信号処理手
段の出力側のゲインとして設定するゲイン設定手段とを
有する構成としたので、上記増幅器及び信号処理手段の
各ゲインを迅速かつ確実に設定可能とする効果がある。
イクロホンからのアナログ入力信号を、第１の調整幅単
位でゲイン増幅して出力する増幅器と、この増幅器出力
をアナログ・デジタル変換したデジタル信号を、前記第
１の調整幅単位を細分化した調整幅単位である第２の調
整幅単位で、デジタル的にゲイン増幅して外部へ出力す
る信号処理手段とを有する構成としたので、ノイズの影
響を受けることなくゲインの分解能を向上させることが
できる。また、本発明によれば、前記増幅器の入力側に
対するミキサー装置の出力側のゲインを、前記第１の調
整幅単位よりも大きい調整ゲインで調整可能な操作部
と、前記操作部を介して設定された前記調整ゲインを、
前記第１の調整幅単位で除算して商と余りとを算出し、
前記商に応じたゲインを前記増幅器の出力側のゲインと
して設定し、前記余りに応じたゲインを前記信号処理手
段の出力側のゲインとして設定するゲイン設定手段とを
有する構成としたので、上記増幅器及び信号処理手段の
各ゲインを迅速かつ確実に設定可能とする効果がある。
【図１】本発明に係るマイクアンプ回路及びミキサー装
置の一実施形態を示すブロック図である。
置の一実施形態を示すブロック図である。
【図２】図１の抵抗値とその増幅ゲインを示す説明図で
ある。
ある。
【図３】図１のマイクアンプ回路のゲインを示す説明図
である。
である。
【図４】図１のミキサー装置の処理を説明するためのフ
ローチャートである。
ローチャートである。
【図５】従来例１のマイクアンプ回路及びミキサー装置
を示すブロック図である。
を示すブロック図である。
【図６】従来例２のマイクアンプ回路及びミキサー装置
を示すブロック図である。
を示すブロック図である。
【図７】従来例３のマイクアンプ回路及びミキサー装置
を示すブロック図である。
を示すブロック図である。
【図８】従来例４のマイクアンプ回路及びミキサー装置
を示すブロック図である。
を示すブロック図である。
【図９】従来例２、４の抵抗値とその増幅ゲインを示す
説明図である。
説明図である。
１ マイクロホン ２ 増幅器（アナログ増幅器） ３ Ａ／Ｄ変換器（Ａ／Ｄ変換手段） ４ ＤＳＰ（デジタル信号処理手段） ５ ＣＰＵ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 幸宏 神奈川県横浜市神奈川区守屋町３丁目12番 地 日本ビクター株式会社内 Ｆターム(参考） 5J030 BA08 BA09 BB02 BB06 BC02 BC04 BC11 BC13 5J100 AA02 AA06 AA15 AA23 BA10 BB10 BB15 BC06 CA11 CA28 CA29 DA06 EA02
Claims (2)
- 【請求項１】 マイクロホンからのアナログ入力信号
を、第１の調整幅単位でゲイン増幅して出力する増幅器
と、 この増幅器出力をアナログ・デジタル変換したデジタル
信号を、前記第１の調整幅単位を細分化した調整幅単位
である第２の調整幅単位で、デジタル的にゲイン増幅し
て外部へ出力する信号処理手段とを、 有するマイクアンプ回路。 - 【請求項２】 請求項１記載のマイクアンプ回路を備え
たミキサー装置であって、 前記増幅器の入力側に対するミキサー装置の出力側のゲ
インを、前記第１の調整幅単位よりも大きい調整ゲイン
で調整可能な操作部と、 前記操作部を介して設定された前記調整ゲインを、前記
第１の調整幅単位で除算して商と余りとを算出し、前記
商に応じたゲインを前記増幅器の出力側のゲインとして
設定し、前記余りに応じたゲインを前記信号処理手段の
出力側のゲインとして設定するゲイン設定手段とを、 有するミキサー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111288A JP2001298335A (ja) | 2000-04-12 | 2000-04-12 | マイクアンプ回路及びミキサー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111288A JP2001298335A (ja) | 2000-04-12 | 2000-04-12 | マイクアンプ回路及びミキサー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001298335A true JP2001298335A (ja) | 2001-10-26 |
Family
ID=18623647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000111288A Withdrawn JP2001298335A (ja) | 2000-04-12 | 2000-04-12 | マイクアンプ回路及びミキサー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001298335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
-
2000
- 2000-04-12 JP JP2000111288A patent/JP2001298335A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777568A (en) | Analog/digital and digital/analog converting apparatus | |
| JPH0313762B2 (ja) | ||
| US5329111A (en) | Image reader with adjustable contrast range | |
| JP2001298335A (ja) | マイクアンプ回路及びミキサー装置 | |
| JP2001298336A (ja) | マイクアンプ回路 | |
| JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPH11178100A (ja) | 電子バランス調整回路 | |
| JP2008278117A (ja) | デジタル／アナログ変換器のオフセットキャンセル回路 | |
| JPS63309011A (ja) | ディジィタル・グラフィック・イコライザ | |
| JP3214230B2 (ja) | Ｄ／ａ変換器のゲイン調整回路 | |
| JPH0339931Y2 (ja) | ||
| KR100381783B1 (ko) | 다단자동이득제어증폭단을제어하는디지탈제어회로 | |
| JPH11330876A (ja) | 電圧制御増幅回路 | |
| JP3107006B2 (ja) | 音場拡大器 | |
| KR100243309B1 (ko) | 잡음제거기능을 구비한 외부신호 입력장치 | |
| JP2940772B2 (ja) | 非線形変換回路 | |
| JPH11214996A (ja) | Ａ／ｄ変換装置 | |
| JPH0746066A (ja) | デジタルボリューム | |
| JPH0644176Y2 (ja) | 音量および音質調整装置 | |
| JPH05347562A (ja) | ゲイン可変ｄ／ａ変換装置 | |
| JPH0563200U (ja) | 音量バランス調整回路 | |
| JP2005123759A (ja) | デジタル／アナログ変換器用出力可変回路 | |
| JPH04291519A (ja) | Ａｄ変換器の前置増幅器の利得可変回路 | |
| JPH071624U (ja) | 感度切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |