JPH0794957A - 線形特性補償回路 - Google Patents

線形特性補償回路

Info

Publication number
JPH0794957A
JPH0794957A JP25651893A JP25651893A JPH0794957A JP H0794957 A JPH0794957 A JP H0794957A JP 25651893 A JP25651893 A JP 25651893A JP 25651893 A JP25651893 A JP 25651893A JP H0794957 A JPH0794957 A JP H0794957A
Authority
JP
Japan
Prior art keywords
output
inverting amplifier
input
linear characteristic
inv1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25651893A
Other languages
English (en)
Inventor
Kokuriyou Kotobuki
国梁 寿
Sunao Takatori
直 高取
Makoto Yamamoto
山本　　誠
Chikashi Oosawa
庶 大澤
Akira Urushibata
晶 漆畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAKAYAMA KK
TAKAYAMA KK
Original Assignee
TAKAYAMA KK
TAKAYAMA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAKAYAMA KK, TAKAYAMA KK filed Critical TAKAYAMA KK
Priority to JP25651893A priority Critical patent/JPH0794957A/ja
Priority to US08/262,059 priority patent/US5666080A/en
Priority to CN94115394A priority patent/CN1117172A/zh
Publication of JPH0794957A publication Critical patent/JPH0794957A/ja
Priority to US08/467,827 priority patent/US5568080A/en
Priority to US08/468,762 priority patent/US5617053A/en
Priority to US08/487,154 priority patent/US5563544A/en
Priority to US08/766,875 priority patent/US5774008A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion

Abstract

(57)【要約】 【目的】 省電力であるとともに入出力特性を線形性を
補償できかつ、ＬＳＩ内で実現可能な線形特性補償回路
を提供することを目的とする。 【構成】 奇数段の直列な反転増幅回路と、最終段の反
転増幅回路の出力を初段反転増幅回路の入力にフィード
バックするフィードバックキャパシタンスとによって、
高精度の線形入出力特性を保証し、かつローパス特性の
キャパシタンスおよび一対の平衡レジスタンスとによっ
て発振を抑制するものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は線形特性補償回路に係
り、特にＬＳＩ内においてアナログ電圧入力のレベルを
補償するための線形特性補償回路に関する。
【０００２】
【従来技術】コンピュータ科学におけるデジタル技術
は、微細加工技術の進歩にともなって著しい発展を遂げ
てきたが、その設備投資金額は加速度的に増加しつつあ
り、現在アナログ技術が注目されている。そしてアナロ
グデータの形態としては、省電力特性を考慮すれば電圧
であることが好ましく、また出力側の負荷にかかわらず
そのレベルを補償し得る回路をＬＳＩ内で実現する必要
がある。
【０００３】
【発明が解決しようとする課題】本発明はこのような従
来のニーズに鑑み創案されたもので、省電力であるとと
もに入出力特性を線形性を補償できかつ、ＬＳＩ内で実
現可能な線形特性補償回路を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明に係る線形特性補
償回路は、奇数段の直列な反転増幅回路と、最終段の反
転増幅回路の出力を初段反転増幅回路の入力にフィード
バックするフィードバックキャパシタンスとによって、
高精度の線形入出力特性を保証し、かつローパス特性の
キャパシタンスおよび一対の平衡レジスタンスとによっ
て発振を抑制するものである。
【０００５】
【実施例】次にこの発明に係る線形特性補償回路の１実
施例を図面に基づいて説明する。図１において、線形特
性補償回路ＣＩＲは直列に接続された３段のインバータ
ＩＮＶ１〜ＩＮＶ３を有し、最終段のインバータＩＮＶ
３の出力はフィードバックキャパシタンスＣｆを介して
初段インバータＩＮＶ１の入力に接続されている。この
ような構成により、ＩＮＶ３の後段の負荷にかかわら
ず、ＩＮＶ１の入力側に接続された入力電圧Ｖｉｎに等
しい出力電圧ＶｏｕｔがＩＮＶ３の出力に生じ、その精
度は良好である。ここに入力電圧Ｖｉｎは入力キャパシ
タンスＣ１を介してＩＮＶ１に接続され、電流の発生を
最小限に抑えている。
【０００６】一般にＬＳＩ内で形成されるインバータは
極めて微小であるため、その出力の遅延がわずかであ
り、比較的低い動作周波数で発振する。そこで、図１に
おいては、最終段インバータＩＮＶ１の出力をローパス
特性のキャパシタンスＣＬを介してグランドに接続して
いる。図３はＣＩＲのゲインを、ＣＬを設けない場合
（実線）と設けた場合（破線）について示している。Ｃ
Ｌを設けたことにより、ＣＩＲのゲインは高周波領域で
低下する。
【０００７】さらに、ＣＩＲには、第２段インバータＩ
ＮＶ２の出力に、一対のレジスタンスＲよりなる平衡レ
ジスタンスが接続されている。一方のレジスタンスＲは
一端子がＩＮＶ２の出力に接続されるとともに他端子が
電源に接続されている。また他のレジスタンスは一端子
がＩＮＶ２の出力に接続されるとともに他端子が接地さ
れている。接地されたレジスタンスＲはＩＮＶ２のオー
プンゲインを低下させ、ＣＩＲ全体のゲインに対して、
図３の一点鎖線のように全体的にレベルを低下させる。
前記ＣＬおよびこの平衡レジスタンスによって、位相余
裕およびゲイン余裕が確保され、高い周波数領域まで発
振が防止される。
【０００８】ここに理論的にはいずれか一方によって発
振を防止することも可能であるが、ＣＬのみの場合には
ＣＬの容量が極めて大きくなり、また平衡レジスタンス
のみの場合には線形特性が劣化するという問題がある。
また一方のレジスタンスＲを電源に接続することによっ
て、インバータＩＮＶ２を構成するｐＭＯＳおよびｎＭ
ＯＳ両者を流れる電流のバランスが確保され、これらＭ
ＯＳに対する負荷が軽減される。
【０００９】以上のように、レジスタンスによるゲイン
抑制を行いつつキャパシタンスによるローパス特性を用
いれば、ＬＳＩ内において、高精度の線形特性を補償し
つつ発振を防止し得る。なお、レジスタンスＲを初段イ
ンバータＩＮＶ１の出力に接続することによってもほぼ
同様の効果を得ることができる。また奇数段のインバー
タを使用すると反転出力が生じることになるが、図２に
示すように、前記ＣＩＲと同様の２個の回路ＣＩＲ１、
ＣＩＲ２を直列に用いれば、非反転出力が得られる。
【００１０】
【発明の効果】本発明に係る線形特性補償回路は、奇数
段の直列な反転増幅回路と、最終段の反転増幅回路の出
力を初段反転増幅回路の入力にフィードバックするフィ
ードバックキャパシタンスとによって、高精度の線形入
出力特性を保証し、かつローパス特性のキャパシタンス
および一対の平衡レジスタンスとによって発振を抑制す
るので、、省電力であるとともに入出力特性の線形性を
補償できかつ、ＬＳＩ内で実現可能であるという優れた
効果を有する。
【図面の簡単な説明】
【図１】本発明に係る線形特性補償回路の１実施例を示
す回路図である。
【図２】同実施例のゲイン特性を示すグラフである。
【図３】図１の実施例を組合せた実施例を示す回路図で
ある。
【符号の説明】
ＣＩＲ 線形特性補償回路 ＩＮＶ１〜ＩＮＶ６ インバータ Ｃｆ フィードバックキャパシタンス Ｖｉｎ 入力電圧 Ｖｏｕｔ 出力電圧 Ｃ１ キャパシタンス ＣＬ ローパス性のキャパシタンス Ｒ レジスタンス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大澤 庶 東京都世田谷区北沢３−５−18 鷹山ビル 株式会社鷹山内 (72)発明者 漆畑 晶 東京都世田谷区北沢３−５−18 鷹山ビル 株式会社鷹山内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 奇数段の直列な反転増幅回路と、最終段
    の反転増幅回路の出力を初段反転増幅回路の入力にフィ
    ードバックするフィードバックキャパシタンスと、最終
    段の反転増幅回路の出力に第１端子が接続されかつ第２
    端子が接地されたローパス特性のキャパシタンスと、初
    段より後で最終段より前の反転増幅器の出力に第１端子
    が接続され第２端子が接地されたレジスタンスとを備え
    た線形特性補償回路。
  2. 【請求項２】 レジスタンスの第１端子には、第２のレ
    ジスタンスがその第１端子で接続され、その第２端子が
    電源に接続されることによって平衡レジスタンスが構成
    されていることを特徴とする請求項１記載の線形特性補
    償回路。
  3. 【請求項３】 反転増幅回路の段数は３段であることを
    特徴とする請求項１記載の線形特性補償回路。
  4. 【請求項４】 平衡レジスタンスは最終段より１段前の
    反転増幅回路の出力に接続されていることを特徴とする
    請求項１記載の線形特性補償回路。
  5. 【請求項５】 請求項１記載の線形特性補償回路の後段
    に同一構成の線形特性補償回路を接続してなる線形特性
    補償回路。
JP25651893A 1993-04-01 1993-09-20 線形特性補償回路 Pending JPH0794957A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP25651893A JPH0794957A (ja) 1993-09-20 1993-09-20 線形特性補償回路
US08/262,059 US5666080A (en) 1993-06-17 1994-06-17 Computational circuit
CN94115394A CN1117172A (zh) 1993-06-17 1994-09-16 计算电路
US08/467,827 US5568080A (en) 1993-06-17 1995-06-06 Computational circuit
US08/468,762 US5617053A (en) 1993-06-17 1995-06-06 Computational circuit
US08/487,154 US5563544A (en) 1993-06-17 1995-06-07 Computational circuit
US08/766,875 US5774008A (en) 1993-04-01 1996-12-13 Computational circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25651893A JPH0794957A (ja) 1993-09-20 1993-09-20 線形特性補償回路

Publications (1)

Publication Number Publication Date
JPH0794957A true JPH0794957A (ja) 1995-04-07

Family

ID=17293744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25651893A Pending JPH0794957A (ja) 1993-04-01 1993-09-20 線形特性補償回路

Country Status (1)

Country Link
JP (1) JPH0794957A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0741366A2 (en) * 1995-04-26 1996-11-06 Yozan Inc. Multiplication circuit
EP0746093A1 (en) * 1995-05-30 1996-12-04 Sharp Kabushiki Kaisha Operational amplifier
EP0797303A3 (en) * 1996-03-19 1998-01-07 Sharp Kabushiki Kaisha Inverter circuit and amplifier
US5737368A (en) * 1995-09-18 1998-04-07 Sharp Kabushiki Kaisha Matched filter
US5751624A (en) * 1995-09-20 1998-05-12 Sharp Kabushiki Kaisha Complex number calculation circuit
US5783961A (en) * 1995-12-12 1998-07-21 Sharp Kabushiki Kaisha Inverted amplifying circuit
US5936463A (en) * 1996-05-21 1999-08-10 Yozan Inc. Inverted amplifying circuit
US5960033A (en) * 1996-04-02 1999-09-28 Sharp Kabushiki Kaisha Matched filter

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0741366A2 (en) * 1995-04-26 1996-11-06 Yozan Inc. Multiplication circuit
EP0741366A3 (en) * 1995-04-26 1998-08-26 Yozan Inc. Multiplication circuit
EP0746093A1 (en) * 1995-05-30 1996-12-04 Sharp Kabushiki Kaisha Operational amplifier
US5737368A (en) * 1995-09-18 1998-04-07 Sharp Kabushiki Kaisha Matched filter
US5751624A (en) * 1995-09-20 1998-05-12 Sharp Kabushiki Kaisha Complex number calculation circuit
US5783961A (en) * 1995-12-12 1998-07-21 Sharp Kabushiki Kaisha Inverted amplifying circuit
EP0779705A3 (en) * 1995-12-12 1998-09-23 Yozan Inc. Inverted amplifying circuit
EP0797303A3 (en) * 1996-03-19 1998-01-07 Sharp Kabushiki Kaisha Inverter circuit and amplifier
US5960033A (en) * 1996-04-02 1999-09-28 Sharp Kabushiki Kaisha Matched filter
US5936463A (en) * 1996-05-21 1999-08-10 Yozan Inc. Inverted amplifying circuit

Similar Documents

Publication Publication Date Title
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
US5789973A (en) Resistorless operational transconductance amplifier circuit
TW393831B (en) A high speed and high gain operational amplifier
JP3315748B2 (ja) 増幅回路
JPH0794957A (ja) 線形特性補償回路
JPS60142610A (ja) コンパレ−タ回路
KR20060099976A (ko) 전류싱크를 이용한 연산 트랜스컨덕턴스 증폭기
US4145666A (en) Multistage amplifier circuit
JP2004235875A (ja) タイミング信号発生回路および受信回路
JPH10190375A (ja) 演算増幅回路
JPH04330812A (ja) Ｖｃａ回路
US11799426B2 (en) Class D amplifier circuitry
JP2633774B2 (ja) アナログ・デジタル回路混在型半導体装置
JP2832435B2 (ja) カスケード接続発振回路
JP2768013B2 (ja) 分周器
JP2003198373A (ja) Ｐｗｍ変換回路、ｄ／ａ変換器およびｐｗｍ変換方法
JPH051649B2 (ja)
Elwan et al. A low voltage CMOS class AB operational transconductance amplifier
JP2914011B2 (ja) 電流スイッチ回路
JPS6223134Y2 (ja)
JPH05175803A (ja) 電圧比較回路、及びアナログ・ディジタル変換器
JPH06291574A (ja) 利得制御回路
JPH10313245A (ja) 位相制御ループを具える集積回路
JPS61284109A (ja) インピ−ダンス変換回路
JPH09312527A (ja) 反転増幅回路