JP2832435B2 - カスケード接続発振回路 - Google Patents
カスケード接続発振回路Info
- Publication number
- JP2832435B2 JP2832435B2 JP63151935A JP15193588A JP2832435B2 JP 2832435 B2 JP2832435 B2 JP 2832435B2 JP 63151935 A JP63151935 A JP 63151935A JP 15193588 A JP15193588 A JP 15193588A JP 2832435 B2 JP2832435 B2 JP 2832435B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillation
- circuit
- power supply
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は発振回路，殊に消費電力を小さくすると共に
出力レベルの低下を防止したカスケード接続発振回路に
関する。
出力レベルの低下を防止したカスケード接続発振回路に
関する。
（従来技術） トランジスタを用いた発振回路においては負荷のイン
ピーダンス等の変動により出力電流が変化すると発振回
路の入力インピーダンスが変動し，その結果発振周波数
が不安定となる欠点があった。これを改善するため，発
振部と負荷回路との間にバッファ部を挿入して負荷のイ
ンピーダンスの変動が発振回路へ影響するのを防止する
のが一般的である。
ピーダンス等の変動により出力電流が変化すると発振回
路の入力インピーダンスが変動し，その結果発振周波数
が不安定となる欠点があった。これを改善するため，発
振部と負荷回路との間にバッファ部を挿入して負荷のイ
ンピーダンスの変動が発振回路へ影響するのを防止する
のが一般的である。
従来は発振部及びバッファ部の組み合わせにおいて，
第２図に示すようにコルピッツ発振回路の次段にエミッ
タ接地バッファ増幅回路を接続した発振回路が使用され
ていた。しかしこの回路においては発振部及びバッファ
部のトランジスタが別々のバイアス回路により動作して
いるため，発振段トランジスタ１のコレクタ電流と第２
段バッファ部トランジスタ３のエミッタ電流は電源から
各々供給され，消費電力増加するという欠点があった。
第２図に示すようにコルピッツ発振回路の次段にエミッ
タ接地バッファ増幅回路を接続した発振回路が使用され
ていた。しかしこの回路においては発振部及びバッファ
部のトランジスタが別々のバイアス回路により動作して
いるため，発振段トランジスタ１のコレクタ電流と第２
段バッファ部トランジスタ３のエミッタ電流は電源から
各々供給され，消費電力増加するという欠点があった。
即ち，電源電圧をVcc1，発振段トランジスタ１のエミ
ッタ電流をIe1，バッファ段トランジスタ３のエミッタ
電流をIe2とすると消費電力P1はP1＝（Ie1＋Ie2）・Vcc
1となる。従ってバッファ部がない回路に比べ消費電流
が増大してしまう。更に，各トランジスタのベースバイ
アス電流も加わり出力し得る電力に対して消費電流がよ
り一層多くなる欠点があった。
ッタ電流をIe1，バッファ段トランジスタ３のエミッタ
電流をIe2とすると消費電力P1はP1＝（Ie1＋Ie2）・Vcc
1となる。従ってバッファ部がない回路に比べ消費電流
が増大してしまう。更に，各トランジスタのベースバイ
アス電流も加わり出力し得る電力に対して消費電流がよ
り一層多くなる欠点があった。
この問題を解決するため従来第３図に示すようにコル
ピッツ発振回路のトランジスタのコレクタにベース接地
バッファ増幅回路のトランジスタのエミッタを接続した
カスケード接続発振回路が使用されていた。（以下，本
願明細書に記載するカスケード接続とは２つのトランジ
スタを一方のトランジスタのエミッタと他方のトランジ
スタのコレクタとを接続することにより縦続接続した構
成のことを指す。この回路においては２つのトランジス
タが組み合わさった形でバイアスされ動作しているた
め，バッファ段トランジスタ３のエミッタ電流が発振段
トランジスタ１のコレクタ電流となり,2つのトランジス
タに流れる電流はバッファ段トランジスタ３のエミッタ
電流のみと考えてよく，第２図の回路と比較して消費電
流は少なくて済み，消費電力が小さくなる。
ピッツ発振回路のトランジスタのコレクタにベース接地
バッファ増幅回路のトランジスタのエミッタを接続した
カスケード接続発振回路が使用されていた。（以下，本
願明細書に記載するカスケード接続とは２つのトランジ
スタを一方のトランジスタのエミッタと他方のトランジ
スタのコレクタとを接続することにより縦続接続した構
成のことを指す。この回路においては２つのトランジス
タが組み合わさった形でバイアスされ動作しているた
め，バッファ段トランジスタ３のエミッタ電流が発振段
トランジスタ１のコレクタ電流となり,2つのトランジス
タに流れる電流はバッファ段トランジスタ３のエミッタ
電流のみと考えてよく，第２図の回路と比較して消費電
流は少なくて済み，消費電力が小さくなる。
即ち，電源電圧を第２図の回路と同じVcc1，バッファ
段トランジスタ３のエミッタ電流を第２図の回路と同じ
Ie2とすると消費電力P2はP2＝Ie2・Vcc1となり，消費電
力を小さくすることができる。
段トランジスタ３のエミッタ電流を第２図の回路と同じ
Ie2とすると消費電力P2はP2＝Ie2・Vcc1となり，消費電
力を小さくすることができる。
また，バイアス回路が少ない分，部品点数を減らすこ
とができ，さらに雑音指数も良いため発振回路において
はカスケード接続回路が広く使われている。
とができ，さらに雑音指数も良いため発振回路において
はカスケード接続回路が広く使われている。
しかしながら，上述した従来のカスケード接続発振回
路では次に述べるような欠点があった。即ち第２図と第
３図の回路において両回路の発振段トランジスタ１のコ
レクタ電圧が等しいならば両回路の出力レベル,C/Nは同
等である。ところが第３図の回路ではバッファ段トラン
ジスタ３の飽和電圧により電圧降下がおこり，発振段ト
ランジスタ１のコレクタ電圧が低化してしまう。この結
果発振の飽和レベルが低下し，出力レベルが小さくなっ
てC/Nが低下すると云う新らたな問題を生ずる。ここでC
/Nを良くするためには発振段トランジスタ１のコレクタ
電圧が所要値となるよう電源電圧を上昇させなければな
らないが，軽量，超小型が望まれるページャ等に於いて
は内蔵する電源回路の寸法制限から不可能である。
路では次に述べるような欠点があった。即ち第２図と第
３図の回路において両回路の発振段トランジスタ１のコ
レクタ電圧が等しいならば両回路の出力レベル,C/Nは同
等である。ところが第３図の回路ではバッファ段トラン
ジスタ３の飽和電圧により電圧降下がおこり，発振段ト
ランジスタ１のコレクタ電圧が低化してしまう。この結
果発振の飽和レベルが低下し，出力レベルが小さくなっ
てC/Nが低下すると云う新らたな問題を生ずる。ここでC
/Nを良くするためには発振段トランジスタ１のコレクタ
電圧が所要値となるよう電源電圧を上昇させなければな
らないが，軽量，超小型が望まれるページャ等に於いて
は内蔵する電源回路の寸法制限から不可能である。
換言すれば，バッファ段トランジスタ３の飽和電圧を
VBE（約0.7V）とすると発振段トランジスタ１のコレク
タ電圧を第２図の回路と等しくするためには電源電圧Vc
c2をVcc2＝Vcc1＋VBEとする必要があり，その分バッテ
リィ電圧を高くするにはバッテリィセル数を増すことに
なり大型化をまねくことになる。
VBE（約0.7V）とすると発振段トランジスタ１のコレク
タ電圧を第２図の回路と等しくするためには電源電圧Vc
c2をVcc2＝Vcc1＋VBEとする必要があり，その分バッテ
リィ電圧を高くするにはバッテリィセル数を増すことに
なり大型化をまねくことになる。
一方，近年ページャをはじめとして通信機器にはデジ
タル回路が多用され，このデジタル回路が要求する電源
電圧を供給するために低圧バッテリ電圧を数倍に昇圧す
る回路を付加する場合が多い。
タル回路が多用され，このデジタル回路が要求する電源
電圧を供給するために低圧バッテリ電圧を数倍に昇圧す
る回路を付加する場合が多い。
そこで，前記カスケード接続発振回路全体の電源とし
て，この昇圧出力を用いることが考えられるが，一般に
昇圧回路の負荷容量が大きくなるとその分使用する部品
が大きくなって小型化を疎外するばかりでなく，変換効
率が低い場合その分電力の損失が大きくなって得策とは
云い難い。
て，この昇圧出力を用いることが考えられるが，一般に
昇圧回路の負荷容量が大きくなるとその分使用する部品
が大きくなって小型化を疎外するばかりでなく，変換効
率が低い場合その分電力の損失が大きくなって得策とは
云い難い。
（発明の目的） 本発明は上述したような従来のカスケード接続発振回
路の問題点を解決するためになされたものであって，第
２段バッファ部のトランジスタのベース電源を他の電源
電圧より高くし，かつ独立して供給することによってVc
の低下を防止し，その結果電源回路を小型化し，かつ消
費電流の増加を伴なうことなくC/Nを向上させることの
できるカスケード接続発振回路を提供することを目的と
する。
路の問題点を解決するためになされたものであって，第
２段バッファ部のトランジスタのベース電源を他の電源
電圧より高くし，かつ独立して供給することによってVc
の低下を防止し，その結果電源回路を小型化し，かつ消
費電流の増加を伴なうことなくC/Nを向上させることの
できるカスケード接続発振回路を提供することを目的と
する。
（発明の概要） 上述の目的を達成するため本発明においては以下の如
き構成をとる。即ち初段発振部と第２段バッファ部とを
カスケード接続した回路において，第２段バッファ部の
トランジスタのベース電源を他の電源電圧より高くし，
かつ独立して供給することによって初段発振部のトラン
ジスタのコレクタ電圧の低下を防止するよう構成する。
き構成をとる。即ち初段発振部と第２段バッファ部とを
カスケード接続した回路において，第２段バッファ部の
トランジスタのベース電源を他の電源電圧より高くし，
かつ独立して供給することによって初段発振部のトラン
ジスタのコレクタ電圧の低下を防止するよう構成する。
（発明の実施例） 以下図示した実施例に基づいて本発明を詳細に説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。
同図において１はエミッタＥのチョークコイル２を介
して接地した発振段トランジスタであり，そのコレクタ
Ｃにバッファ段トランジスタ３のエミッタＥを接続し電
源４から抵抗５とチョークコイル６を介してバッファ段
トランジスタ３のコレクタＣに接続し該トランジスタの
コレクタ電流IC3を供給する。同時に電源４は抵抗5,7を
介して発振段トランジスタ１のベースＢに接続し，該ト
ランジスタ１のベースバイアス電流IB1を供給する。
して接地した発振段トランジスタであり，そのコレクタ
Ｃにバッファ段トランジスタ３のエミッタＥを接続し電
源４から抵抗５とチョークコイル６を介してバッファ段
トランジスタ３のコレクタＣに接続し該トランジスタの
コレクタ電流IC3を供給する。同時に電源４は抵抗5,7を
介して発振段トランジスタ１のベースＢに接続し，該ト
ランジスタ１のベースバイアス電流IB1を供給する。
８は電源４と独立した電源であり，この電圧は電源４
の電圧より高く，トランジスタ３のベースに接続する。
の電圧より高く，トランジスタ３のベースに接続する。
発振段トランジスタ１の出力はコンデンサ9,10により
分割帰還され，発振コイル11と共に形成されるコルピッ
ツ発振回路にて発振する。
分割帰還され，発振コイル11と共に形成されるコルピッ
ツ発振回路にて発振する。
本回路の動作は次のとおりである。即ち発振段トラン
ジスタ１の出力はコンデンサ9,10により分割帰還され，
発振コイル11と共に形成されるコルピッツ発振回路にて
発振起動し，その振幅はトランジスタ３から成るバッフ
ァ部を通り，出力端子12から取り出される。
ジスタ１の出力はコンデンサ9,10により分割帰還され，
発振コイル11と共に形成されるコルピッツ発振回路にて
発振起動し，その振幅はトランジスタ３から成るバッフ
ァ部を通り，出力端子12から取り出される。
電源４から抵抗5,7を介して発振段トランジスタ１の
ベース電流IB1が供給され，この電流によって該トラン
ジスタのコレクタ電流IC1が決定される。同時に電源４
から抵抗５とチョークコイル６を介してバッファ段トラ
ンジスタ３のコレクタ電流IC3が供給され，この電流が
発振段トランジスタ１のコレクタ電流IC1となる。ここ
でバッファ段トランジスタ３のコレクタ電流IC3とエミ
ッタ電流Ie3はほぼ等しいので，結局発振段トランジス
タ１のベース電流IB1を決めることによりバッファ段ト
ランジスタ３のエミッタ電流Ie3を所定値に設定するこ
とができる。
ベース電流IB1が供給され，この電流によって該トラン
ジスタのコレクタ電流IC1が決定される。同時に電源４
から抵抗５とチョークコイル６を介してバッファ段トラ
ンジスタ３のコレクタ電流IC3が供給され，この電流が
発振段トランジスタ１のコレクタ電流IC1となる。ここ
でバッファ段トランジスタ３のコレクタ電流IC3とエミ
ッタ電流Ie3はほぼ等しいので，結局発振段トランジス
タ１のベース電流IB1を決めることによりバッファ段ト
ランジスタ３のエミッタ電流Ie3を所定値に設定するこ
とができる。
電源８の電圧はバッファ段トランジスタ３の飽和電圧
VBE（約0.7V）によって電圧降下を生じても発振段トラ
ンジスタ１のコレクタ電圧VC1を所定値に設定するよう
電源４の電圧より高くなっている。例えば電源電圧が1V
であればコレクタ電圧は0.3Vであるが，電源電圧を3Vに
上げるとコレクタ電圧は2.3Vと上昇する。
VBE（約0.7V）によって電圧降下を生じても発振段トラ
ンジスタ１のコレクタ電圧VC1を所定値に設定するよう
電源４の電圧より高くなっている。例えば電源電圧が1V
であればコレクタ電圧は0.3Vであるが，電源電圧を3Vに
上げるとコレクタ電圧は2.3Vと上昇する。
ここで発振段トランジスタ１のコレクタ電圧VC1を上
昇したことにより発振の飽和レベルが上昇し，出力レベ
ルが大きくなってC/Nは向上するが，このときバッファ
段トランジスタのエミッタ電流Ie3は第３図の回路と比
べて変わらず，消費電流は増加しない。
昇したことにより発振の飽和レベルが上昇し，出力レベ
ルが大きくなってC/Nは向上するが，このときバッファ
段トランジスタのエミッタ電流Ie3は第３図の回路と比
べて変わらず，消費電流は増加しない。
ところで電圧を上昇させるためには電源回路に昇圧ト
ランスを用いる必要があるが，一般にトランジスタのベ
ース電流は著しく小さいため，ベース電流を供給するた
めに用いる昇圧トランスは小容量小型のものでよい。従
って電源回路を小型化し，かつ消費電流の増加を伴うこ
となくC/Nを向上することができる。
ランスを用いる必要があるが，一般にトランジスタのベ
ース電流は著しく小さいため，ベース電流を供給するた
めに用いる昇圧トランスは小容量小型のものでよい。従
って電源回路を小型化し，かつ消費電流の増加を伴うこ
となくC/Nを向上することができる。
また，発振段トランジスタ１のコレクタ電圧VC1を上
昇したことは当該トランジスタの出力容量を減少させる
ことにもなり，回路全体の動作を安定にさせるという利
点もある。
昇したことは当該トランジスタの出力容量を減少させる
ことにもなり，回路全体の動作を安定にさせるという利
点もある。
（発明の効果） 本発明は以上説明したようにカスケード接続発振回路
において第２段バッファ部のトランジスタのベース電源
を他の電源電圧より高くしかつ独立して供給することに
よって電源回路を小型化し，かつ消費電流の増加を伴な
うことなくC/Nを向上し，更に回路動作の安定化におい
て著しい効果がある。
において第２段バッファ部のトランジスタのベース電源
を他の電源電圧より高くしかつ独立して供給することに
よって電源回路を小型化し，かつ消費電流の増加を伴な
うことなくC/Nを向上し，更に回路動作の安定化におい
て著しい効果がある。
第１図は本発明の一実施例を示す回路図，第２図は従来
のエミッタ接地２段接続発振回路，第３図は従来の一電
源カスケード接続発振回路である。 １……発振段トランジスタ,2,6……チョークコイル,3…
…バッファ段トランジスタ,4,8……電源,5,7……抵抗,
9,10,13,14……コンデンサ,11……発振コイル,12……出
力端子。
のエミッタ接地２段接続発振回路，第３図は従来の一電
源カスケード接続発振回路である。 １……発振段トランジスタ,2,6……チョークコイル,3…
…バッファ段トランジスタ,4,8……電源,5,7……抵抗,
9,10,13,14……コンデンサ,11……発振コイル,12……出
力端子。
Claims (1)
- 【請求項１】初段発振部と第２段バッファ部とを備え、
前記第２段バッファ部を構成する第１のトランジスタの
エミッタと前記初段発振部を構成する第２のトランジス
タのコレクタとを接続したカスケード接続発振回路にお
いて、前記第１のトランジスタのベース電源を他の電源
電圧より高くし、かつ独立して供給するよう構成したこ
とを特徴とするカスケード接続発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63151935A JP2832435B2 (ja) | 1988-06-20 | 1988-06-20 | カスケード接続発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63151935A JP2832435B2 (ja) | 1988-06-20 | 1988-06-20 | カスケード接続発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01318409A JPH01318409A (ja) | 1989-12-22 |
| JP2832435B2 true JP2832435B2 (ja) | 1998-12-09 |
Family
ID=15529419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63151935A Expired - Lifetime JP2832435B2 (ja) | 1988-06-20 | 1988-06-20 | カスケード接続発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2832435B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258726A (en) * | 1992-10-29 | 1993-11-02 | Motorola, Inc. | Voltage controlled oscillator with low operating supply voltage |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01277008A (ja) * | 1988-04-28 | 1989-11-07 | Nec Corp | 発振回路 |
-
1988
- 1988-06-20 JP JP63151935A patent/JP2832435B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01318409A (ja) | 1989-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6304131B1 (en) | High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device | |
| US7099167B2 (en) | Step-down circuit, power supply circuit, and semiconductor integrated circuit | |
| JP2573266B2 (ja) | 発振回路 | |
| US20040263270A1 (en) | Oscillator circuit and oscillator | |
| JP2832435B2 (ja) | カスケード接続発振回路 | |
| JPS6354013A (ja) | 電子チユ−ナの電源供給装置 | |
| EP1128533A2 (en) | Power supply circuit in which ripple reducing ability is maintained even when power supply voltage drops | |
| JPH04315207A (ja) | 電源回路 | |
| Pierre | Low-power BiCMOS op-amp with integrated current-mode charge pump | |
| EP1014567A2 (en) | Improvements in or relating to an operational amplifier | |
| JP2002515664A (ja) | 発振器を含む集積回路 | |
| JPH0794957A (ja) | 線形特性補償回路 | |
| US20030038685A1 (en) | High speed voltage controlled oscillator | |
| JP3139879B2 (ja) | 電源電圧変換回路 | |
| US6084477A (en) | Class AB output stage for an audio power amplifier | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JPH0526363B2 (ja) | ||
| JPH0548480A (ja) | マイクロ波コンバータ | |
| JP2768013B2 (ja) | 分周器 | |
| JPS6138264Y2 (ja) | ||
| JPH0884030A (ja) | 高周波電力増幅器 | |
| JP2576193B2 (ja) | 発振回路 | |
| JPH07170167A (ja) | 交流信号用レベルシフタ | |
| JP2024036808A (ja) | 電圧出力回路 | |
| JPH0618288B2 (ja) | 発振回路 |