JPH01318409A - カスケード接続発振回路 - Google Patents
カスケード接続発振回路Info
- Publication number
- JPH01318409A JPH01318409A JP15193588A JP15193588A JPH01318409A JP H01318409 A JPH01318409 A JP H01318409A JP 15193588 A JP15193588 A JP 15193588A JP 15193588 A JP15193588 A JP 15193588A JP H01318409 A JPH01318409 A JP H01318409A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- oscillation
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 40
- 230000007423 decrease Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は発振回路、殊に消費電力を小さくすると共に出
力レベルの低下を防止したカスケード接続発振回路に関
する。
力レベルの低下を防止したカスケード接続発振回路に関
する。
(従来技術)
トランジスタを用いた発振回路においては負荷のインピ
ーダンス等の変動によ多出力電流が変化すると発振回路
の入力インピーダンスが変=1− 動し、その結果発振周波数が不安定となる欠点があった
。これを改善するため1発振部と負荷(ロ)路との間に
バッファ部を挿入して負荷のインピーダンスの変動が発
振回路へ影響するのを防止するのが一般的である。
ーダンス等の変動によ多出力電流が変化すると発振回路
の入力インピーダンスが変=1− 動し、その結果発振周波数が不安定となる欠点があった
。これを改善するため1発振部と負荷(ロ)路との間に
バッファ部を挿入して負荷のインピーダンスの変動が発
振回路へ影響するのを防止するのが一般的である。
従来は発振部及びバッファ部の組み合わせにおいて、第
2図に示すようにコルピッツ発振回路の次段にエミッタ
接地バッファ増幅回路を接続した発振回路が使用されて
いた。しかしこの回路においては発振部及びバッファ部
のトランジスタが別々のバイアス回路によシ動作してい
るため1発振段トランジスタ1のコレクタ電流と第2段
バッファ段トランジスタ3のエミッタ電流は電源から各
々供給され、消費電力が増加するという欠点があった。
2図に示すようにコルピッツ発振回路の次段にエミッタ
接地バッファ増幅回路を接続した発振回路が使用されて
いた。しかしこの回路においては発振部及びバッファ部
のトランジスタが別々のバイアス回路によシ動作してい
るため1発振段トランジスタ1のコレクタ電流と第2段
バッファ段トランジスタ3のエミッタ電流は電源から各
々供給され、消費電力が増加するという欠点があった。
即ち、電源電圧をVCCI 、発振段トランジスタ1の
エミッタ電流を1e1.バッファ段トランジスタ3のエ
ミッタ電流をlegとすると消費電力P1 はP+=(
le1+leg)−V((、t となる。従ってバッ
ファ部がない回路に比べ消費電流が増バイアス電流も加
わシ出力し得る電力に対して消費電流がよシー層多くな
る欠点があった。
エミッタ電流を1e1.バッファ段トランジスタ3のエ
ミッタ電流をlegとすると消費電力P1 はP+=(
le1+leg)−V((、t となる。従ってバッ
ファ部がない回路に比べ消費電流が増バイアス電流も加
わシ出力し得る電力に対して消費電流がよシー層多くな
る欠点があった。
この問題を解決するため従来第3図に示すようにコルピ
ッツ発振回路のトランジスタのコレクタにベース接地バ
ッファ増幅回路のトランジスタのエミッタを接続したカ
スケード接続発振回路が使用されていた。この回路にお
いては2つのトランジスタが組み合わさった形でバイア
スされ動作しているため、バッファ段トランジスタ3の
エミッタ電流が発振段トランジスタ1のコレクタ電流と
なシ、2つのトランジスタに流れる電流はバッファ段ト
ランジスタ3のエミッタ電流のみと考えてよく、第2図
の回路と比較して消費電流は少なくて済み、消費電力が
小さくなる。
ッツ発振回路のトランジスタのコレクタにベース接地バ
ッファ増幅回路のトランジスタのエミッタを接続したカ
スケード接続発振回路が使用されていた。この回路にお
いては2つのトランジスタが組み合わさった形でバイア
スされ動作しているため、バッファ段トランジスタ3の
エミッタ電流が発振段トランジスタ1のコレクタ電流と
なシ、2つのトランジスタに流れる電流はバッファ段ト
ランジスタ3のエミッタ電流のみと考えてよく、第2図
の回路と比較して消費電流は少なくて済み、消費電力が
小さくなる。
即ち、電源電圧を第2図の回路と同じVCCI 。
バッファ段寺トランジスタ3のエミッタ電流を第2図の
回路と同じIegとすると消費電力22社Pg=leg
・vCClとなり、消費電力を小さくすることができろ
。
回路と同じIegとすると消費電力22社Pg=leg
・vCClとなり、消費電力を小さくすることができろ
。
また、バイアス回路が少ない分9部品点数を減らすこと
ができ、さらに雑音指数も良いため発揚回路においては
カスケード接続回路が広く使われている。
ができ、さらに雑音指数も良いため発揚回路においては
カスケード接続回路が広く使われている。
しかしながら、上述した従来のカスケード接トランジス
タ1のコレクタ電圧が等しいならば両回路の出力レベル
、C/Nは同等である。ところが第3図の回路ではバッ
ファ段トランジスまう。この結果発振の飽和レベルが低
下し、出力レベルが小さくなってC/Nが低化すると云
う新らたな問題ケ生ずる。ここでC/Nを良くするため
には発振段トランジスタ1のコレクタ電圧が所要値とな
るよう電源電圧を上昇させなければならないが、軽量、
超小型が望まれるページャ等に於いては内蔵する電源回
路の寸法制限から不可能である。
タ1のコレクタ電圧が等しいならば両回路の出力レベル
、C/Nは同等である。ところが第3図の回路ではバッ
ファ段トランジスまう。この結果発振の飽和レベルが低
下し、出力レベルが小さくなってC/Nが低化すると云
う新らたな問題ケ生ずる。ここでC/Nを良くするため
には発振段トランジスタ1のコレクタ電圧が所要値とな
るよう電源電圧を上昇させなければならないが、軽量、
超小型が望まれるページャ等に於いては内蔵する電源回
路の寸法制限から不可能である。
換言すれば、バッファ段トランジスタ3の飽和電圧をV
BE (約0.7V)とすると発振段トランジスタ1の
コレクタ電圧を第2図の回路と等しくするためには電源
電圧VCCIをVCC2:VCCI+VBEとする必要
があシ、その分バッテリイ電圧を高くするにはバッテリ
イセル数を増すことになり大型化をまねくことになる。
BE (約0.7V)とすると発振段トランジスタ1の
コレクタ電圧を第2図の回路と等しくするためには電源
電圧VCCIをVCC2:VCCI+VBEとする必要
があシ、その分バッテリイ電圧を高くするにはバッテリ
イセル数を増すことになり大型化をまねくことになる。
一方、近年ページャをはじめとして通信機器にはデジタ
ル回路が多用され、このデジタル回路が要求する電源電
圧を供給するために低圧バッテリ電圧を数倍に昇圧する
回路を付加する場合が多い。
ル回路が多用され、このデジタル回路が要求する電源電
圧を供給するために低圧バッテリ電圧を数倍に昇圧する
回路を付加する場合が多い。
そこで、前記カスケード接続発振回路全体の電源として
、との昇圧出力を用いることが考えられるが、一般に昇
圧回路の負荷容量が大きくなるとその公使用する部品が
大きくなって小型化を疎外するばかシでなく、変換効率
が低い場合その分電力の損失が大きくなって得策とは云
い難い。
、との昇圧出力を用いることが考えられるが、一般に昇
圧回路の負荷容量が大きくなるとその公使用する部品が
大きくなって小型化を疎外するばかシでなく、変換効率
が低い場合その分電力の損失が大きくなって得策とは云
い難い。
(発明の目的)
本発明は上述したような従来のカスケード接続発振回路
の問題点を解決するため罠なされたモノであって、第2
段バッファ部のトランジスタのベース電源を他の電源電
圧よル高くシ、かつ独立して供給することによって÷V
cの低下を防止し、その結果か電源回路を小型化し、か
つ消費電流の増加を伴なうことfi(C/Nを向上させ
ることのできるカスケード接続発振回路を提供すること
を目的とする。
の問題点を解決するため罠なされたモノであって、第2
段バッファ部のトランジスタのベース電源を他の電源電
圧よル高くシ、かつ独立して供給することによって÷V
cの低下を防止し、その結果か電源回路を小型化し、か
つ消費電流の増加を伴なうことfi(C/Nを向上させ
ることのできるカスケード接続発振回路を提供すること
を目的とする。
(発明の概要)
上述の目的を達成するため本発明においては以下の如き
構成をとる。即ち初段発振部と第2段バッファ部とをカ
スケード接続した回路において、第2段バッファ部のト
ランジスタのベース電源を他の電源電圧よシ高くシ、か
つ独立して供給することによって初段発振部のトランジ
スタのコレクタ電圧の低下を防止するよう構成する。
構成をとる。即ち初段発振部と第2段バッファ部とをカ
スケード接続した回路において、第2段バッファ部のト
ランジスタのベース電源を他の電源電圧よシ高くシ、か
つ独立して供給することによって初段発振部のトランジ
スタのコレクタ電圧の低下を防止するよう構成する。
(発明の実施例)
以下図示した実施例に基づいて本発明の詳細な説明する
。
。
第1図は本発明の一実施例を示す回路図である。
同図において1はエミッタEをチョークコイル2を介し
て接地した発振段トランジスタであシ、そのコレクタC
にバッファ段トランジスタ3のエミッタEを接続し電源
4から抵抗5とチョークコイル6を介してバッファ段ト
ランジスタ3のコレクタCに接続し該トランジスタのコ
レクタ電流I(aを供給する。同時に電源4は抵抗5,
7を介して発振段トランジスタ1のペースBに接続し、
該トランジスタ1のベースバイアス電流IBIを供給す
る。
て接地した発振段トランジスタであシ、そのコレクタC
にバッファ段トランジスタ3のエミッタEを接続し電源
4から抵抗5とチョークコイル6を介してバッファ段ト
ランジスタ3のコレクタCに接続し該トランジスタのコ
レクタ電流I(aを供給する。同時に電源4は抵抗5,
7を介して発振段トランジスタ1のペースBに接続し、
該トランジスタ1のベースバイアス電流IBIを供給す
る。
8は電源4と独立した電源であシ、この電圧は電源4の
電圧より高く、トランジスタ30ペースに接続する。
電圧より高く、トランジスタ30ペースに接続する。
発振段トランジスタ1の出力はコンデンサ9゜10によ
多分割帰還され1発振コイル11と共に形成されるコル
ピッツ発振回路にて発振する。
多分割帰還され1発振コイル11と共に形成されるコル
ピッツ発振回路にて発振する。
本回路の動作は次のとおシである。即ち発振段トランジ
スタ1の出力はコンデンサ9.10により分割帰還され
1発振コイル11と共に形成されるコルピッツ発振回路
にて発振起動し。
スタ1の出力はコンデンサ9.10により分割帰還され
1発振コイル11と共に形成されるコルピッツ発振回路
にて発振起動し。
その振幅はトランジスタ3から成るバッファ部を通シ、
出力端子12から取シ出される。
出力端子12から取シ出される。
電源4から抵抗5,7を介して発振段トランジスタ1の
ベース電流IBIが供給され、この電流によって該トラ
ンジスタのコレクタ電流■C1が決定される。同時に電
源4から抵抗5とチョークコイル6を介してバッファ段
トランジスタ3のコレクタ電流ICJ1が供給され、こ
の電流が発振段トランジスタ1のコレクタ電流■C1と
なる。ここでバッファ段トランジスタ3のコレクタ電流
ICaとエミッタ電流Iesはほぼ等しいので、結局発
振段トランジスタ1のペースM、RIBIを決めること
によシバッファ段トランジスタ3のエミッタ電流1es
を所定値に設定することができる。
ベース電流IBIが供給され、この電流によって該トラ
ンジスタのコレクタ電流■C1が決定される。同時に電
源4から抵抗5とチョークコイル6を介してバッファ段
トランジスタ3のコレクタ電流ICJ1が供給され、こ
の電流が発振段トランジスタ1のコレクタ電流■C1と
なる。ここでバッファ段トランジスタ3のコレクタ電流
ICaとエミッタ電流Iesはほぼ等しいので、結局発
振段トランジスタ1のペースM、RIBIを決めること
によシバッファ段トランジスタ3のエミッタ電流1es
を所定値に設定することができる。
電源8の電圧はバッファ段トランジスタ3の飽和電圧V
BE (約0.7V)によって電圧降下を生じても発振
段トランジスタ1のコレクタ電圧VCIを所定値に設定
するよう電源4の電圧よシ高くなっている。例えば電源
電圧が1■であればコレクタ電圧は 0.3 Vである
が、電源電圧を3■に上げるとコレクタ電圧は2.3V
と上昇する。
BE (約0.7V)によって電圧降下を生じても発振
段トランジスタ1のコレクタ電圧VCIを所定値に設定
するよう電源4の電圧よシ高くなっている。例えば電源
電圧が1■であればコレクタ電圧は 0.3 Vである
が、電源電圧を3■に上げるとコレクタ電圧は2.3V
と上昇する。
ここで発振段トランジスタ1のコレクタ電圧VCIを上
昇したことKよシ発振の飽、和レベルが上昇し、出力レ
ベルが大きくなってC/Nは向上するが、このときバッ
ファ段トランジスタのエミッタ電流1esは第3図の回
路と比べて変わらず、消費電流は増加しない。
昇したことKよシ発振の飽、和レベルが上昇し、出力レ
ベルが大きくなってC/Nは向上するが、このときバッ
ファ段トランジスタのエミッタ電流1esは第3図の回
路と比べて変わらず、消費電流は増加しない。
ところで電圧を上昇させるためには電源回路に昇圧トラ
ンスを用いる必要があるが、一般にトランジスタのベー
ス電流は著しく小さいため。
ンスを用いる必要があるが、一般にトランジスタのベー
ス電流は著しく小さいため。
ベース電流を供給するために用いる昇圧トランスは小容
量小型のものでよい。従って電源回路を小型化し、かつ
消費電流の増加を伴なうことなく C/Nを向上するこ
とができる。
量小型のものでよい。従って電源回路を小型化し、かつ
消費電流の増加を伴なうことなく C/Nを向上するこ
とができる。
また9発振段トランジスタ1のコレクタ電圧■C1を上
昇したことは当該トランジスタの出力容量を減少させる
ことにもなシ9回路全体の動作を安定にさせるという利
点41ある。
昇したことは当該トランジスタの出力容量を減少させる
ことにもなシ9回路全体の動作を安定にさせるという利
点41ある。
(発明の効果)
本発明は以上説明したようにカスケード接続発振回路に
おいて第2段バッファ部のトランジスタのペース電源を
他の電源電圧よシ高くしかつ独立して供給することKよ
って電源回路を小型化し、かつ消費電流の増加を伴なう
ことなくC/Nを向上し、更に回路動作の安定化におい
て著しい効果がある。
おいて第2段バッファ部のトランジスタのペース電源を
他の電源電圧よシ高くしかつ独立して供給することKよ
って電源回路を小型化し、かつ消費電流の増加を伴なう
ことなくC/Nを向上し、更に回路動作の安定化におい
て著しい効果がある。
第1図は本発明の一実施例ケ示す回路図、第2図は従来
のエミツタ接地2段接続発振回路。 第3図は従来の一電源カスケート接続発振回路である。 1・・・・・−・−・発振段トランジスタ、 2,
6・・−・・・・・・テリークコイル、 3・・・
・・・・・・バッファ段トランジスタ、 4,8・
・・・・・・・・電源。 5.7−・・・・・・・・抵抗、 9,10,1
3.14・・・・・・・・・コンデン?、 11
・・・・・・・−・発振:lル。 12−・・・・・・・・出力端子。 特許出願人 東洋通信機株式会社
のエミツタ接地2段接続発振回路。 第3図は従来の一電源カスケート接続発振回路である。 1・・・・・−・−・発振段トランジスタ、 2,
6・・−・・・・・・テリークコイル、 3・・・
・・・・・・バッファ段トランジスタ、 4,8・
・・・・・・・・電源。 5.7−・・・・・・・・抵抗、 9,10,1
3.14・・・・・・・・・コンデン?、 11
・・・・・・・−・発振:lル。 12−・・・・・・・・出力端子。 特許出願人 東洋通信機株式会社
Claims (1)
- 初段発振部と第2段バッファ部とをカスケード接続した
回路において、第2段バッファ部のトランジスタのベー
ス電源を他の電源電圧より高くし、かつ独立して供給す
ることによって初段発振部のトランジスタのコレクタ電
圧の低下を防止したことを特徴とするカスケード接続発
振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63151935A JP2832435B2 (ja) | 1988-06-20 | 1988-06-20 | カスケード接続発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63151935A JP2832435B2 (ja) | 1988-06-20 | 1988-06-20 | カスケード接続発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01318409A true JPH01318409A (ja) | 1989-12-22 |
JP2832435B2 JP2832435B2 (ja) | 1998-12-09 |
Family
ID=15529419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63151935A Expired - Lifetime JP2832435B2 (ja) | 1988-06-20 | 1988-06-20 | カスケード接続発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2832435B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0665638A1 (en) * | 1992-10-29 | 1995-08-02 | Motorola, Inc. | Voltage controlled oscillator with low operating supply voltage |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01277008A (ja) * | 1988-04-28 | 1989-11-07 | Nec Corp | 発振回路 |
-
1988
- 1988-06-20 JP JP63151935A patent/JP2832435B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01277008A (ja) * | 1988-04-28 | 1989-11-07 | Nec Corp | 発振回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0665638A1 (en) * | 1992-10-29 | 1995-08-02 | Motorola, Inc. | Voltage controlled oscillator with low operating supply voltage |
Also Published As
Publication number | Publication date |
---|---|
JP2832435B2 (ja) | 1998-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4723110A (en) | Transconductance amplifier | |
EP1195003A2 (en) | Dynamic bias boosting circuit for a power amplifier | |
KR900005552B1 (ko) | 전류미러회로 | |
US5241227A (en) | Active high band weighting circuit of noise reduction circuit | |
JPH04315207A (ja) | 電源回路 | |
KR100618059B1 (ko) | 집적 오실레이터 | |
JPH01318409A (ja) | カスケード接続発振回路 | |
KR940009398B1 (ko) | 액티브 필터회로 | |
US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
EP0140430B1 (en) | Frequency multiplying circuit | |
JP2001160721A (ja) | 電力増幅回路 | |
JPH11346125A (ja) | Srpp回路 | |
KR970003719B1 (ko) | 증폭회로 | |
KR20020089226A (ko) | 상보성 트랜지스터를 이용한 전압 제어 발진기 | |
JP4244890B2 (ja) | 圧電発振回路 | |
US4280103A (en) | Multistage transistor amplifier | |
KR940002107B1 (ko) | 베이스전류 상쇄회로 | |
EP0304576A2 (en) | Gate array oscillator with noise rejection | |
JPH0246011A (ja) | 高周波高出力混成集積回路 | |
US4319143A (en) | Impedance converting circuit | |
JP2002016439A (ja) | 圧電発振器 | |
JP2003316454A (ja) | 安定化電源回路 | |
JPS6138264Y2 (ja) | ||
JPH0548480A (ja) | マイクロ波コンバータ | |
JP2768013B2 (ja) | 分周器 |