JP2002016439A

JP2002016439A - 圧電発振器

Info

Publication number: JP2002016439A
Application number: JP2000193527A
Authority: JP
Inventors: Takehiko Adachi; 武彦足立; Shoji Izumitani; 昭二泉谷; Toshiichi Uchiyama; 敏一内山; Koji Hosaka; 公司保坂
Original assignee: Toyo Communication Equipment Co Ltd
Current assignee: Toyo Communication Equipment Co Ltd
Priority date: 2000-06-27
Filing date: 2000-06-27
Publication date: 2002-01-18
Anticipated expiration: 2020-06-27
Also published as: JP3409061B2

Abstract

(57)【要約】【課題】集積化に優れる低電圧駆動型水晶発振器を提供
することを目的とする。【解決手段】圧電発振器は、ピアース型圧電発振回路と
バッファ回路との間にレベルシフト回路を備え、レベル
シフト回路によってピアース型圧電発振回路の出力端と
バッファ回路の入力端との直流電圧の整合を図ることに
よって両者の接続端子間に結合容量を不要にしたので、
これによりＩＣチップ化に適した圧電発振器回路が可能
となったので水晶発振器の低価格に小型圧電発振器を実
現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は圧電発振器に関し、
特に集積化に適した圧電発振器に関する。

【０００２】

【従来の技術】携帯電話等の移動体通信機器の周波数源
には一般にコルピッツ型水晶発振器にベース接地増幅回
路を縦積みした構成のカスコード型水晶発振器が用いら
れるが、カスコード型水晶発振器は電源と接地間に少な
くとも２つのトランジスタを縦続した構造であるが故に
低電源電圧化への対応が困難である。一方、低電源電圧
化への対応が可能な水晶発振器としては、図１０に示す
ようなピアース型水晶発振器がある。

【０００３】同図に示すように従来のピアース型水晶発
振器１００は、ピアース型発振回路１０１と、バッファ
回路１０２とを例えば数百ｐＦ程度の大きな値の結合容
量１０３を介して接続するよう構成したものである。
尚、ピアース型発振回路１０１は、水晶振動子１０４の
両端を容量１０５と容量１０６を介し接地し、その一方
を発振用トランジスタ１０７のベースに、また他方端を
トランジスタ１０７のコレクタに接続すると共に、該ト
ランジスタ１０７のベースを抵抗１０８と抵抗１０９と
によって適宜ベースバイアスを施すと同時に容量１１０
を介して電圧を供給し、更に、トランジスタ１０７のコ
レクタとエミッタには夫々コレクタ抵抗１１１とエミッ
タ抵抗１１２を接続したものである。

【０００４】尚、トランジスタ１０７のベースと電源Vc
cラインとの間に挿入した容量１１０は、電源投入時の
起動時間短縮の為に設けたものであって、ベース・接地
間に挿入した容量１０６と共に発振回路の負荷容量の一
部となるものである。即ち、電源Vccが印加された直後
から容量１１０に電荷のチャージが開始すると、これに
基づき発生するパルス性チャージ電流によって水晶振動
子１０４が駆動され、水晶振動子の励振が促進される。
その結果、ピアース型水晶発振器１００は水晶振動子１
０４が電源Vcc印加の直後から励振動作するので電源Vcc
印加時から定常発振状態に達するまでの時間が短縮され
たものとなる。

【０００５】当然ながら容量１１０は必須の構成ではな
く、これを除去し容量１０６に含めた従来のピアース型
水晶発振器であっても低電源電圧化が達成可能であるこ
とはいうまでもない。バッファ回路１０２は、増幅用ト
ランジスタ１１３のベースに抵抗１１４と抵抗１１５と
からなるバイアス回路を接続し、コレクタと電源Vccラ
インとを抵抗１１６を介して接続すると共に、そのエミ
ッタを抵抗１１７を介して接地するよう構成したもので
あり、前記ピアース型水晶発振回路１０１の出力端、即
ち、トランジスタ１０７のコレクタと、上述したバッフ
ァ回路の入力端、即ち、トランジスタ１１３のベースと
を結合容量１０３を介して接続したものである。尚、同
図に示す出力端ＯＵＴのＣは直流カット用の容量であ
り、電源Vccラインと接地間に挿入したＣ'はバイパス容
量である。

【０００６】このような構成のピアース型水晶発振器１
００は電源Vccと接地との間にトランジスタ増幅素子が
一段のみ挿入されることになるので低電圧電源であって
も十分なベースバイアス電流を得ることができ、更に、
発振用トランジスタ１０７のコレクタの発振信号の一部
を水晶振動子１０４に直接的に帰還させているので、発
振用トランジスタ１０７のエミッタ抵抗（又はリアクタ
ンス）の両端の振幅電圧を水晶振動子１０４に帰還させ
るタイプの一般的なコルピッツ型水晶発振器と比較して
エミッタ抵抗１１２を低抵抗に設定することができるこ
とから電源Vccが低電圧であってもトランジスタ１０７
を十分に駆動させることができる。

【０００７】結合容量１０３を必要とするのは、ピアー
ス型発振回路１０１とバッファ回路１０２との間を直流
的に独立させることによりトランジスタ１０３のコレク
タ電位とトランジスタ１１３のベースバイアス電位とが
互いに影響し合うのを防ぐ為である。そして上記のよう
なピアース型水晶発振器１００を小型化しようとする場
合、水晶振動子１０４と結合容量１０３とを除いた回
路、即ち、ピアース型発振回路１０１及びバッファ回路
１０２をＩＣ化することになるが、上述したように数百
ｐＦ程度の大きな容量値を必要とする結合容量１０３に
ついては、ＩＣ化が困難であるか、或いは可能であると
しても大面積を要するので小型化に不利であることか
ら、結合容量１０３についてはＩＣ化せずに比較的小型
であるチップタイプのセラミックコンデンサを用いるの
が一般的であった。

【０００８】

【本発明が解決しようとする課題】しかしながら、上記
のようにＩＣチップとチップタイプのセラミックコンデ
ンサと水晶振動子１０４とを混在させてピアース型水晶
発振器１００を構成した場合、部品搭載面積が広範囲と
なるのでピアース型水晶発振器１００の小型化が十分達
成できないという問題に加え、セラミックコンデンサと
水晶振動子とＩＣチップとは何れも搭載方法が異なるこ
とから製造工程の複雑化に伴いピアース型水晶発振器１
００の十分な低価格化が達成できずにいた。

【０００９】即ち、セラミックコンデンサを搭載する為
にはコンデンサチップの電極より広めの実装ランドパタ
ーンと、ＩＣ回路との導通をとるための配線パターンを
プリント基板上に設ける必要があり、更に、コンデンサ
チップとＩＣチップとが接触しないよう間隔をもってプ
リント基板上に配置しなければならなく、これらの要因
から全体の部品搭載面積が広範囲化してしまうのであ
る。また、セラミックコンデンサの搭載方法が一般には
んだリフロー工法であるのに対して、ＩＣチップの搭載
方法が例えばフリップチップ工法を採用することが多
く、両者の搭載方法が全く異なるものであることから、
各部品を搭載する毎の個別の製造工程を必要とし、この
為、高額の製造設備費を必要とすると共に、複数の製造
工程による低生産効率化により水晶発振器の価格が高額
化してしまうのである。

【００１０】更に、回路の低電圧化を図る為に発振用ト
ランジスタ１０７に流れる電流を小さくするにはベース
バイアス電流を小さくする必要があるが、その為にはバ
イアス抵抗としては大きな抵抗値が必要であり、ＩＣ回
路に於いて高抵抗値を得る為には広い面積を要すること
からＩＣ化にあたって小型化の妨げとなるという問題が
ある。

【００１１】本発明は圧電発振回路の上記諸問題を解決
する為になされたものであってＩＣの小型化に適し、低
電圧化に対応し得る小型圧電発振器を提供することを目
的としている。

【００１２】

【課題を解決するための手段】上記課題を解決する為に
本発明に係わる請求項１記載の発明は、ピアース型圧電
発振回路とバッファ回路との間にレベルシフト回路を備
え、該レベルシフト回路によって前記ピアース型圧電発
振回路の出力端と前記バッファ回路の入力端との直流電
圧の整合を図ることによって両者の接続端子間に結合容
量を不要にしたことを特徴とする。

【００１３】請求項２記載の発明は請求項１記載の発明
に加え、前記レベルシフト回路が、コレクタを電源ライ
ンに接続した第一のトランジスタと、そのエミッタに接
続した第一の抵抗と、該抵抗と接地間にコレクタとエミ
ッタを接続した第二のトランジスタと、該トランジスタ
のベースにコレクタとベースを接続すると共にエミッタ
を接地した第三のトランジスタと、該第三のトランジス
タのコレクタと電源ライン間に挿入した第二の抵抗とに
より成り、前記ピアース型圧電発振器出力を前記第一の
トランジスタのベースに供給し、前記バッファ回路の入
力端を前記第二のトランジスタのコレクタに接続したこ
とを特徴とする。

【００１４】請求項３記載の発明は請求項１または請求
項２記載の発明に加え、前記ピアース型圧電発振回路
が、圧電振動子と、その両端夫々と接地間に挿入した二
つの容量と、コレクタとエミッタ夫々に抵抗またはリア
クタンス素子を接続した発振用トランジスタとを含み、
前記圧電振動子を前記トランジスタのベースとコレクタ
間に接続したものであることを特徴とする。

【００１５】請求項４記載の発明は、請求項３記載の圧
電発振器に於いて、ピアース型圧電発振回路の発振用ト
ランジスタに代えてカレントミラー回路を挿入したこと
を特徴とする。

【００１６】請求項５記載の発明は請求項２乃至請求項
４記載の発明に加え、前記トランジスタのうち少なくと
も一つをＦＥＴとしたことを特徴とする。

【００１７】請求項６記載の発明は請求項１乃至請求項
５記載の発明に加え、前記圧電振動子の両端夫々と接地
間に挿入した二つの容量のうち、何れか一方の容量が電
源ラインを介して接地されたものであることを特徴とす
る。

【００１８】請求項７記載の発明は請求項１乃至請求項
６記載の発明に加え、前記圧電振動子の両端夫々と接地
間に挿入した二つの容量のうち、何れか一方を２素子に
分け、その一方を直接に接地すると共に、他方を電源ラ
インを介して接地したことを特徴とする。

【００１９】

【本発明の実施の形態】以下、図示した実施例に基づい
て本発明を詳細に説明する。図１は本発明に基づく水晶
発振器の一実施例の回路図を示すものである。同図に示
すようにこの例に示すピアース型水晶発振器１は、ピア
ース型発振回路２と、カレントミラー構成のレベルシフ
ト回路を有するバッファ段３とを備えたものである。ピ
アース型発振回路２は、水晶振動子４の両端を容量５及
び容量６を介し接地し、その一方端を発振用トランジス
タ７のベースに、他方端をコレクタに接続すると共に、
発振用トランジスタ７のベースに抵抗８と抵抗９とによ
って適宜ベースバイアス電圧を供給し、更に、発振用ト
ランジスタ７のコレクタとエミッタには夫々コレクタ抵
抗１１とエミッタ抵抗１２とを接続したものである。

【００２０】バッファ段３は、第一のトランジスタ１３
のコレクタを電源Vccに接続し、そのエミッタを抵抗１
４を介して第二のトランジスタ１５のコレクタに接続す
ると共に、トランジスタ１５のエミッタを接地する。更
に、第二のトランジスタ１５のベースを第三のトランジ
スタ１６のコレクタ及びベースに接続すると共に、トラ
ンジスタ１６のコレクタを抵抗１７を介して電源Vccに
接続し、トランジスタ１５のコレクタをバッファアンプ
用トランジスタ１８のベースに接続し、トランジスタ１
８のコレクタと電源Vccラインとの間に抵抗１９を又、
そのエミッタと接地間に抵抗２０を夫々挿入したもので
あり、第一のトランジスタ１３のベースを前記発振用ト
ランジスタ７のコレクタに接続するよう構成する。尚、
発振用トランジスタ７のベースと電源Vccラインとの間
に挿入した容量１０は、発振器の起動時間短縮の為に備
えたものであることは既に従来の技術にて述べたのでこ
こでの説明は省略する。

【００２１】上記のような構成のピアース型水晶発振器
１に於いて、第二のトランジスタ１５及び第三のトラン
ジスタ１６とから成るカレントミラー回路として、例え
ば、トランジスタ１５としてエミッタ・ベース間のｐｎ
接合の面積がトランジスタ１６のそれと比較して４倍広
面積のもの（AREA=４）を使用すればトランジスタ１５
のコレクタの消費電流がトランジスタ１６のコレクタ電
流の４倍になるのでトランジスタ１５のコレクタ電流を
所望値に設定するにあたって、トランジスタ１６のコレ
クタ電流を１／４にすることができる。このことは抵抗
１７による電力消費を１／４にできることを意味し更
に、電力消費の省力効果が得られる。

【００２２】尚、上述ではトランジスタのエミッタ・ベ
ース間のｐｎ接合面積を設定することによりカレントミ
ラーに流れる電流を制御する例を用いて本発明を説明し
たが、これ以外の制御手段としては、図示はしないがト
ランジスタ１５及び１６または何れか一方のトランジス
タのエミッタ・接地間にエミッタ抵抗を接続し、この抵
抗値を設定する方法、更には、このエミッタ抵抗と上記
のトランジスタのエミッタ・ベース間のｐｎ接合面積を
共に設定する方法が上げられる。このような構成のピア
ース型水晶発振器１では、従来のピアース型水晶発振器
のように大きな値の結合容量を必要としないので、水晶
振動子４以外の回路を全て一つのＩＣチップ内に構成す
ることができ、従来に比べて大幅な小型を実現できる。

【００２３】また同時に、バッファ段では第二のトラン
ジスタ１５及び第三のトランジスタ１６からなるカレン
トミラー回路に更に、第一のトランジスタ１３を用いた
エミッタフォロア回路を付加することによってレベルシ
フト回路として機能させたので以下に説明するように数
々の効果が得られる。先ず、第一のトランジスタ１３
と、そのエミッタ抵抗１４を介して次段のバッファアン
プ用トランジスタ１８のベースに接続したので、抵抗１
４の値を適宜選定することによって該トランジスタ１３
のエミッタ電流の一部をバッファアンプ用トランジスタ
１８のベースバイアス電流として供給することができ
る。

【００２４】従って、発振用トランジスタ７、第一のト
ランジスタ１３及び、バッファアンプ用トランジスタ１
８を全て直結することが可能となり、段間結合容量を除
去することができる。また、発振用トランジスタ７の出
力端、即ち、コレクタからみればトランジスタ１３はエ
ミッタフォロア型のバッファとなるので入力インピーダ
ンスが大きくなる。このことは水晶振動子４がこれに直
結されたバッファ段３の容量変化等の影響をほとんど受
けないことを意味する。

【００２５】即ち、当該発振器の出力端の結合容量Ｃ及
びそれに接続される外部負荷の変動によって発振周波数
が変化することがない。図２は上述した回路に於いて、
電源電圧をVcc＝２.４Ｖにしたときの出力信号波形のシ
ミュレーション結果を示すもので、これから明らかなよ
うに約０.７Ｖp-pのレベルが得られ、図示はしないが従
来のピアース型水晶発振器の出力レベルの約０.４Ｖp-p
と比較すると約２倍の出力レベルが得られた。このよう
に従来のピアース型水晶発振器と比較して高い出力レベ
ルを得ることができるのは、後述する図３に示すように
水晶振動子４の電流値をある程度大きな水晶励振電流に
設定可能であることに起因する。尚、シミュレーション
に用いたピアース型水晶発振器１の各回路パラメータは
図９（ａ）に示す通りである。

【００２６】図３は水晶発振回路の条件が等しく出力端
に容量Ｃを介して外部負荷（負荷容量Ｃ"となる）を接
続した場合について、従来のピアース型水晶発振器と図
１に示すピアース型水晶発振器１との負性抵抗と振動子
に流れる電流レベルとの関係を比較したものであり、実
線が従来の回路を、点線が本発明に基づく回路を示すも
のである。同図から明らかなように本発明によれば発振
に必要且つ大きな負性抵抗を得ることができる。尚、負
性抵抗とは水晶発振回路に於ける発振動作の余裕度に関
連するものであり、この絶対値が大きいほど安定した発
振動作が得られることは周知の通りである。

【００２７】次に本発明に於いて出力端ＯＵＴに容量Ｃ
を介して外部負荷を接続した場合の影響を示したもので
該外部負荷には負荷容量成分Ｃ"を含むものとする。図
４（ａ）は負荷容量Ｃ"の有無による本発明のピアース
型水晶発振器１の負性抵抗の振動子電流レベル特性の違
いを横軸を振動子電流とし、縦軸を負性抵抗値として示
したもであり、同図（ｂ）は負荷容量Ｃ"の有無による
本発明のピアース型水晶発振器１の等価容量と振動子電
流レベル特性の違いを示し横軸を振動子電流とし、縦軸
を等価容量として示したものである。尚、図４（ｃ）、
（ｄ）は本発明による効果を対照的に理解する為に従来
のピアース型水晶発振器に於ける負荷容量Ｃ"の有無に
よる負性抵抗の振動子電流レベル特性の違い負荷容量
Ｃ"の影響による等価容量の振動子電流レベル特性の違
いを示すものであり、更に、同図（ａ）〜（ｄ）の実線
は負荷容量Ｃ"がある場合を、点線は負荷容量Ｃ"が無い
場合の特性を示すものである。

【００２８】同図に示すように本発明によるピアース型
水晶発振器１は、従来のピアース型水晶発振器のように
大きな値の結合容量が存在せず又、バッファ回路として
エミッタフォロア回路を用いることにより上述したよう
に出力端ＯＵＴに接続される負荷容量Ｃ"が発振回路の
負荷容量の一部として加わらないので外部負荷の有無に
よって負性抵抗値が変動せず従来のピアース型水晶発振
器の負性抵抗と比較して負荷を接続しても絶対値の大き
い負性抵抗が得られる。一般に発振状態に於いては負性
抵抗値と水晶振動子のインピーダンス値とが打ち消し合
うような条件にあるが、そのときの発振回路の等価容量
をＣｉとすると、水晶発振器の発振周波数は式ｆｓ'＝
ｆｓ×（１＋Ｃ１/（Ｃｉ＋Ｃ０））^1/2によって求める
ことができる。

【００２９】この式より負荷容量Ｃ"を接続した場合と
接続していない場合の発振周波数及び、その周波数偏差
量Δｆ／ｆは、例えば図４（ｅ）に示すような値とな
る。図４（ｅ）に示すように本発明のピアース型水晶発
振器１に於ける周波数偏差量と、従来のピアース型水晶
発振器於ける周波数偏差量とを比較すると、従来のピア
ース型水晶発振器の周波数偏差量が１.４９ｐｐｍであ
るのに対して本発明のピアース型水晶発振器１の周波数
偏差量が０.３３ｐｐｍであり、これにより本発明のピ
アース型水晶発振器１の方が従来のピアース型水晶発振
器よりも周波数変動を約１／５まで抑圧することができ
ることが確認できる。

【００３０】図５は本発明に基づく他の実施例を示すも
のである。同図に示すピアース型水晶発振器１'はピア
ース型発振回路２'とバッファ段３とを備えたものであ
り、その特徴は、図１の発振用トランジスタ７ベースバ
イアス回路として用いた抵抗８、９に代わってトランジ
スタ２１を用いたカレントミラー回路を備えた所にあ
り、トランジスタ２１のコレクタ及びベースを抵抗２２
を介して電源Vccラインに接続すると共に、トランジス
タ２１のエミッタを抵抗２３を介して接地するよう構成
した点が図１に示すピアース型水晶発振器１と異なる所
である。

【００３１】このような構成のピアース型水晶発振器
１'は、発振用トランジスタ７のベースバイアス電流を
前記カレントミラー回路と小さい抵抗値の抵抗２２及び
抵抗２３を用いて任意に設定することが可能である。即
ち、図１に示すピアース型水晶発振器１では発振用トラ
ンジスタ７のベース電流を小さくして低電流化を図る場
合、ベースバイアス抵抗７、８として大きな抵抗値が必
要となる為、ＩＣの小型化が阻害される。そこで、上記
の如くカレントミラー回路を用いることにより、それに
用いる抵抗値を小さくすることができ、その分ＩＣの小
型化が可能となる。

【００３２】図６は電源Vcc＝２.４Ｖとした場合のピア
ース型水晶発振器１'の出力信号波形のシミュレーショ
ン結果であり、これから明らかなように約０.７Vp-pの
出力レベルが得られ、図示はしていないが従来のピアー
ス型の出力レベルの約０.４Ｖと比較すると約２倍の出
力レベルが得られたことが確認できる。このように所要
の定常出力信号が得られ、更に、従来のピアース水晶発
振器の出力レベルと比較して５０％を上回る高出力レベ
ルが得られることが確認できる。尚、シミュレーション
に用いたピアース型水晶発振器１'の各回路パラメータ
は図９（ｂ）に示す通りである。

【００３３】図７（ａ）、（ｂ）は従来のピアース型水
晶発振器と図５に示す本発明に係るピアース型水晶発振
器１'との負性抵抗と電流レベルとの関係及び、等価容
量と振動子電流レベルとの関係を示したものであり、実
線が従来の回路を、一点鎖線が図５に示す本発明のピア
ース型水晶発振器１'を示すものである。尚、図７
（ａ）に於いては、比較の為、図１に示す本発明の第一
の実施例のピアース型水晶発振器１のシミュレーション
結果を点線により示している。同図から明らかなよう
に、図５に示すピアース型水晶発振器１'についても、
従来のピアース型水晶発振器の負性抵抗と比較して所要
の絶対値の大きい負性抵抗が得られる。

【００３４】図８（ａ）は図５に示した本発明のピアー
ス型水晶発振器１'に於いて、その出力端子ＯＵＴに接
続される負荷（以下、負荷容量Ｃ"と称す）によって、
どの程度負性抵抗と電流レベルとの関係に影響を及ぼす
かを示すもので、図（ｂ）は同様に負荷容量Ｃ"の等価
容量と電流レベルとの関係に及ぼす影響を示したもので
ある。実施例に於いても上述したｆｓ'＝ｆｓ×（１＋
Ｃ１/（Ｃｉ＋Ｃ０））^1/2に基づいて負荷容量Ｃ"を接
続した場合と接続していない場合との周波数偏差量Δｆ
／ｆを求めると、図８（ｃ）に示すような結果となる。
尚、同図（ｃ）には、ピアース型水晶発振器１'の効果
を理解し易くする為に図４（ｅ）に示す従来のピアース
型水晶発振器及び、図１に示すピアース型水晶発振器１
の場合の発振周波数偏差量を示した。

【００３５】同図（ｃ）に示すように従来のピアース型
水晶発振器の周波数偏差量が１.４９ｐｐｍであるのに
対して本発明のピアース型水晶発振器１'の周波数偏差
量が０.１２６ｐｐｍであり、これによりピアース型水
晶発振器１'の方が従来のピアース型水晶発振器よりも
周波数変動を約１／１２まで抑圧することができ、更
に、図１に示すピアース型水晶発振器１の場合と比較し
ても周波数偏差量を約１／３まで抑圧することができる
ことが確認できる。以上、水晶振動子を発振子とした水
晶発振回路を用いて本発明を説明したが、本発明はこれ
に限定されるものではなく、水晶振動子以外の圧電振動
子を発振子とした圧電発振回路であっても適用可能であ
り、また、トランジスタに代わってＦＥＴ、ＭＯＳＦＥ
Ｔあるいはその他増幅素子を等価的に用いてもよいこと
はいうまでもない。

【００３６】

【発明の効果】以上説明したように本発明に基づく圧電
発振器は、ピアース型圧電発振回路とバッファ回路との
間にレベルシフト回路を備え、レベルシフト回路によっ
てピアース型圧電発振回路の出力端とバッファ回路の入
力端との直流電圧の整合を図ることによって両者の接続
端子間に結合容量を不要にしたので、振動子を除く回路
全体を一つの小型のＩＣチップに収納することが可能と
なり、部品点数の削減による低価格化という小型化を実
現する上で著しい効果を奏する。更に、カレントミラー
回路によって発振用トランジスタのベース電流制御をお
こなうことにより、発振用トランジスタのベースバイア
ス回路の抵抗値も低く抑えることができる為、ＩＣ化の
際に更なる小型を実現できるという効果も奏する。更に
又、レベルシフト回路を備え、且つ、エミッタフォロア
回路をバッファ回路として備えたバッファ段としたこと
により出力端ＯＵＴに接続される負荷容量によって発振
回路の設定条件が変動し難くなり、後段の回路の影響を
少なくするという効果も得られる。

【図面の簡単な説明】

【図１】本発明に基づくピアース型水晶発振器の一実施
例の回路図を示すものである。

【図２】本発明に基づくピアース型水晶発振器１の出力
信号波形のシミュレーション結果を示すものである。

【図３】本発明に基づくピアース型水晶発振器１の負荷
抵抗の電流レベル特性を示すものである。

【図４】（ａ）本発明に基づくピアース型水晶発振回路
１の負性抵抗の振動子電流特性を示すものである。（ｂ）本発明に基づくピアース型水晶発振回路１の等価
容量の振動子電流特性を示すものである。（ｃ）従来のピアース型水晶発振回路１の負性抵抗の振
動子電流特性を示すものである。（ｄ）従来のピアース型水晶発振回路１の等価容量の振
動子電流特性を示すものである。（ｅ）本発明に基づくピアース型水晶発振器の負荷容量
の有無に伴う周波数変動量を示すものである。

【図５】本発明に基づくピアース型水晶発振器の他の実
施例の回路図を示すものである。

【図６】本発明に基づくピアース型水晶発振器１'の出
力信号波形のシミュレーション結果を示すものである。

【図７】本発明に基づくピアース型水晶発振器１'の負
荷抵抗及び等価容量の電流レベル特性を示すものであ
る。

【図８】（ａ）本発明に基づくピアース型水晶発振回路
１'の負性抵抗の振動子電流特性を示すものである。（ｂ）本発明に基づくピアース型水晶発振回路１'の等
価容量の振動子電流特性を示すものである。（ｃ）本発明に基づくピアース型水晶発振器１'の負荷
容量の有無に伴う周波数変動量を示すものである。

【図９】本発明に基づくピアース型水晶発振器のシミュ
レーション時のパラメータを示すものである。

【図１０】従来のピアース型水晶発振器の回路図を示す
ものである。

【符号の説明】

１、１'ピアース型水晶発振器、２、２'ピアース型発振
回路、３バッファ段、４水晶振動子、５、６、１０容
量、７、１５、１６、１８、２１トランジスタ、８、
９、１１、１２、１４、１９、２０、２２、２３抵抗、

───────────────────────────────────────────────────── フロントページの続き (72)発明者内山敏一神奈川県高座郡寒川町小谷二丁目１番１号東洋通信機株式会社内 (72)発明者保坂公司神奈川県高座郡寒川町小谷二丁目１番１号東洋通信機株式会社内Ｆターム(参考） 5J079 AA04 BA44 BA47 FA02 FA07 FA11 FA14 FA21 FB00 FB09 GA02 JA01 KA05

Claims

【特許請求の範囲】

【請求項１】ピアース型圧電発振回路とバッファ回路と
の間にレベルシフト回路を備え、該レベルシフト回路に
よって前記ピアース型圧電発振回路の出力端と前記バッ
ファ回路の入力端との直流電圧の整合を図ることによっ
て両者の接続端子間に結合容量を不要にしたことを特徴
とする圧電発振器。
【請求項２】前記レベルシフト回路が、コレクタを電源
ラインに接続した第一のトランジスタと、そのエミッタ
に接続した第一の抵抗と、該抵抗と接地間にコレクタと
エミッタを接続した第二のトランジスタと、該トランジ
スタのベースにコレクタとベースを接続すると共にエミ
ッタを接地した第三のトランジスタと、該第三のトラン
ジスタのコレクタと電源ライン間に挿入した第二の抵抗
とにより成り、前記ピアース型圧電発振器出力を前記第
一のトランジスタのベースに供給し、前記バッファ回路
の入力端を前記第二のトランジスタのコレクタに接続し
たことを特徴とする請求項１記載の圧電発振器。
【請求項３】前記ピアース型圧電発振回路が、圧電振動
子と、その両端夫々と接地間に挿入した二つの容量と、
コレクタとエミッタ夫々に抵抗またはリアクタンス素子
を接続した発振用トランジスタとを含み、前記圧電振動
子を前記トランジスタのベースとコレクタ間に接続した
ものであることを特徴とする請求項１または請求項２記
載の圧電発振器。
【請求項４】請求項３記載の圧電発振器に於いて、ピア
ース型圧電発振回路の発振用トランジスタに代えてカレ
ントミラー回路を挿入したことを特徴とする圧電発振
器。
【請求項５】前記トランジスタのうち少なくとも一つを
ＦＥＴとしたことを特徴とする請求項２乃至請求項４記
載の圧電発振器。
【請求項６】前記圧電振動子の両端夫々と接地間に挿入
した二つの容量のうち、何れか一方の容量が電源ライン
を介して接地されたものであることを特徴とする請求項
１乃至請求項５記載の圧電発振器。
【請求項７】前記圧電振動子の両端夫々と接地間に挿入
した二つの容量のうち、何れか一方を２素子に分け、そ
の一方を直接に接地すると共に、他方を電源ラインを介
して接地したことを特徴とする請求項１乃至６記載の圧
電発振器。