KR970003719B1 - 증폭회로 - Google Patents

증폭회로 Download PDF

Info

Publication number
KR970003719B1
KR970003719B1 KR1019890005123A KR890005123A KR970003719B1 KR 970003719 B1 KR970003719 B1 KR 970003719B1 KR 1019890005123 A KR1019890005123 A KR 1019890005123A KR 890005123 A KR890005123 A KR 890005123A KR 970003719 B1 KR970003719 B1 KR 970003719B1
Authority
KR
South Korea
Prior art keywords
stage
output
resistor
input
resistors
Prior art date
Application number
KR1019890005123A
Other languages
English (en)
Other versions
KR890016751A (ko
Inventor
다까시 오즈끼
Original Assignee
상요덴기 가부시끼가이샤
이우에 사또시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상요덴기 가부시끼가이샤, 이우에 사또시 filed Critical 상요덴기 가부시끼가이샤
Publication of KR890016751A publication Critical patent/KR890016751A/ko
Application granted granted Critical
Publication of KR970003719B1 publication Critical patent/KR970003719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
    • H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
    • H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

요약없음

Description

증폭회로
제1도는 본 발명의 한 실시예를 도시한 회로도,
제2도는 종래의 증폭회로를 도시한 회로도,
제3도는 본 발명의 다른 실시예를 도시한 회로도.
*도면의 주요부분에 대한 부호의 설명*
22 : 입력 증폭단27 : 푸시풀형 출력단
32 : 바이어스단36 : 제1저항
37 : 제2저항38 : 제3저항
40 : 제1귀환 저항41 : 제2귀환저항
본 발명은, 오디오 신호를 전력 증폭해서 스피커에 공급하는 오디오파워 앰프 등에 사용되는 증폭회로에 관한 것으로, 특히 귀한 콘덴서를 제거할 수 있는 증폭회로에 관한 것이다.
제2도에 도시한 바와 같이, 차동형의 입력단과 푸시풀형의 출력단을 갖는 증폭회로가 알려져 있다. 상기 증폭회로는, 입력신호원(1)에서 발생하는 입력 신호를, 에미터가 공통 접속된 제1 및 제2 트랜지스터(2) 및 (3)으로 이루어지는 차동형 입력 증폭단(4)에서 증폭하고, 그 출력신호를 제2트랜지스터(3)의 콜렉터로부터 구동단(5)에 인가하고, 이 구동단(5)에서 얻어지는 서로 역상의 신호를 제3 및 제4 트랜지스터(6) 및 (7)로 이루어지는 푸시풀형 출력단(8)에 인가하고, 이 푸시풀형 출력단(8)의 출력점 A에서 얻어지는 푸시풀 신호를, 출력 결합 콘덴서(9)를 통해서 스피커(10)에 인가해서 상기 스피커의 구동을 행하는 것이다. 그 경우, 입력 신호원(1)에서 제1 트랜지스터(2)의 베이스에 인가되는 입력신호는, 입력 결합 콘덴서(11)을 통해서 인가되어 있고, 상기 제1트랜지스터(2)의 베이스에는, 제1 내지 제3저항(12) 내지 (14)와 디커플링(decoupling)콘덴서(15)로 이루어진 바이어스회로(16)이 접속되어 있다. 또한, 출력단(8)의 출력점 A와 어스와의 사이에는, 제4 및 제5저항(17) 및 (18)과 치환 콘덴서(19)로 이루어진 부귀환회로(20)이 접속되어 있고 상기 제4및 제5저항(17) 및 (18)의 접속점 B는, 제2 트랜지스터(3)의 베이스에 접속되어 있다. 따라서, 제1 트랜지스터(3)의 베이스에 접속되어 있다. 따라서, 제1 트랜지스터(2)의 베이스에는, 입력 신호원(1)에서의 교류 입력 신호와 바이어스회로(16)에서의 직류 바이어스 전압이 인가되고, 제2 트랜지스터(3)의 베이스에는, 출력점 A에서의 교류신호가 제4 및 제5저항(17) 및 (18)에서 분압되어 인가됨과 동시에, 출력점 A의 직류 전압이 그대로 인가된다.
그래서, 제2도 회로의 경우, 제1 및 제2저항(12) 및 (13)의 값을 균등하게 설정하면, 점 C의 전압이 Vcc/2(단, Vcc는 전원 전압)으로 되고, 제3 및 제4 저항(14) 및 (17)이 값을 균등하게 하면 부귀환 작용에 의하여 출력점 A의 있어서의 출력 신호의 동적 영역을 최대로 할 수 있다. 또한, 교류 부귀환로가 제4 및 제5저항(17) 및 (18)과 귀환 콘덴서(19)에 의해서 구성되고, 증폭회로의 전압 이득은, 상기 제4 및 제5저항(17) 및 (18)의 비에 따라서 임의로 설정할 수 있다.
그렇지만, 제2도의 회로를 집적회로화 하고자 하는 경우, 입력 결합 콘덴서(11), 출력 결합 콘덴서(9), 디커플링 콘덴서(15), 부귀환 콘덴서(19)등을 집접회로에 외부 부착하여 배치해야 하며, 외부 부착 부품의 수가 많아진다는 문제가 생긴다. 또한, 상기 외부 부착 부품을 집적회로에 접속하기 위한 집적회로의 외부 부착 핀의 수가 많아진다는 문제가 생긴다.
또한, 외부부착 부품이나 외부부착 핀의 감소를 꽤하기 위해, 단지 부귀환 콘덴서(19)를 삭제하고, 제5저항(18)의 일단을 접지하면, 제2 트랜지스터(3)의 베이스임피던스가 저하하고, 정상의 부귀한 동작이 행해지지 않게 되고, 출력점 A를 Vcc/2로 보존할 수 없게 된다. 또한, 부귀환 콘덴서(19)를 제거함과 동시에 제5저항(18)의 값을 크게 하여 출력점 A를 Vcc/2로 보존하고자 하면, 교류 귀환량이 크게 되고, 증폭회로의 전압 이득이 큰 폭으로 저하함과 동시에, 상기 제5저항(18)을 집적회로 내에 형성할 수 없게 된다.
본 발명은, 전술한 점을 고려하여 된 것으로, 부귀한 콘덴서를 제거해도 정상 동작을 행하는 증폭회로를 제공하기 위해, 입력 증폭단, 푸시풀형 출력단과, 상기 입력 증폭단과 동일한 구성을 갖는 바이어스단과, 이 바이어스단에 흐르는 전류가 공급되는 제1저항과, 전원과 어스와의 사이에 상기 제1저항과 함께 직렬 접속되는 제2 및 제3저항과, 상기 푸시풀형 출력단의 출력점과 어스와의 사이에 직격 접속되는 제4 및 제5저항을 구비하고, 상기 제5저항에 상기 입력 증폭단에 흐르는 전류를 공급하는 점을 특징으로 한다.
본 발명에 의하면, 제2 및 제3저항의 접속접에 1/2Vcc의 직류 전압을 발생시킬 수 있고, 입력 증폭단과 바이어스단과를 동일 구성으로 하고 있기 때문에, 상기 입력 증폭단 및 바이어스단에서 제1 및 제5저항에 공급되는 전류값을 균등하게 할 수 있다. 그로 인해, 제2 및 제3 저항을 통해서 제1 저항에 유입하는 전류값을 규정할 수 있고, 제1 저항의 단자 저항의 단자 전압을 소정값으로 할 수 있다. 상기 제1 저항의 단자 전압은, 바이어스단의 기준 전압으로 되므로, 동일한 구성을 갖는 입력 증폭단에 따라서 제5 저항의 일단에 발생하는 전압이 상기 기준전압과 균등하게 되고, 그 결과, 푸시풀형 출력단의 출력점에서 제4 저항을 통해서 상기 제5 저항에 유입하는 전류값이 제2 및 제3저항에 흐르는 전류와 균등하게 된다.
따라서, 제3 및 제4저항의 값을 균등하게 하면, 푸시풀형 출력단의 출력점 직류 전압을 1/2Vcc로 보존할 수 있다. 그 때, 증폭회로의 전압 이득은, 제4 및 제5저항의 비에 따라서 결정된다.
제1도는, 본 발명의 한 실시예를 도시한 회로도로, (21)은 입력신회원, (22)는 상기 입력신호원(21)에서의 교류 입력 신호가 입력 결합 콘덴서(23)을 통해서 베이스에 인가되는 입력 트랜지스터(24)와 이 입력 트랜지스터(24)의 출력신호를 증폭하는 출력 트랜지스터(25)로 이루어진 입력 증폭단, (26)은 이 입력 증폭단(22)의 출력신호를 다시금 증폭하는 구동단, (27)은 푸시풀 접속된 제1 및 제2 트랜지스터(28) 및 (29)를 갖고, 부하로 되는 스피커(30)에 출력 결합 콘덴서(31)을 통해서 출력신호를 공급하기 위해, 상기 구동단(26)에 의하여 구동되는 푸시풀형 출력단, (32)는 상기 입력 증폭단(22)와 동일하고, 입력 트랜지스터(33)과 출력 트랜지스터(34)를 갖는 바이어스단, (35)는 상기 입력 증폭단(22)와 상기 바이어스단(32)에 공통으로 바이어스 전류를 공급하는 정전류원, (36)은 상기 바이어스단(32)의 출력 트랜지스터(34)의 에미터와 어스와의 사이에 접속된 제1저항, (37) 및 (38)은 전원 (+Vcc)와 어스와의 사이에 상기 제1저항(36)과 동시에 직렬 접속되는 제2 및 제3 저항, (39)는 상기 제2 및 제3저항(37) 및 (38)의 접속점에 접속된 디커플링 콘덴서, (40) 및 (41)은 상기 출력단(27)의 출력점 A와 어스 사이에 직렬 접속되고, 접속점 B가 입력 증폭단(22)의 출력 트랜지스터(25)의 에미터에 접속되는 제1 및 제2 귀환저항이다.
다음으로 동작을 설명한다. 전원을 투입하면, 정전류원(35)의 출력 전류가 바이어스단(32)에 공급되고, 이 바이어스단(32)의 출력 트랜지스터(34)의 에미터(점 C)에 제1 전류 I1이 발생한다. 또한, 전원 투입에 따라서, 제2, 제3 및 제1저항(37),(38) 및 (36)으로 이루어진 직렬회로에 전류가 흐르고, 디커플링 콘덴서(39)의 충전이 행해진다. 상기 디커플링 콘덴서(39)의 충전이 완료된 상태에 있어서, 점 C의 전압 Vc는,
Vc=R1(I1+I2) ---------------------------- (1)
[단, I2는 제3저항(38)에서 제1저항(36)에 유입하는 전류, R1은 제1저항(36)의 저항값]로 되고, 상기 디커플링 콘덴서(39)이 단자 전압 Vref는,
Vref=R3I2+V3=R1I1+(R1+R3)I2------------------(2)
[단, R3는 제3저항(38)의 저항치]로 된다. 또한, 입력 증폭단(22)의 출력 트랜지스터(25)의 에미터에 발생하는 전류를 I3으로 하면, 점 B의 전압 VB는,
VB=R5(I3+I4) ---------------------------(3)
[단, I4는 제1귀환저항(40)에서 제2귀환저항(41)에 유입하는 전류, R5는 제2귀환저항(41)의 저항값]로 되고, 출력점 A의 전압 Vout는
Vout=R4I4+VB=R5I3+(R4+R5)I4----------------(3)
[단, R4는 제1귀환저항(40)의 저항값]로 된다.
여기에서, 입력 증폭단(22)와 바이어스 단(32)와는 동일한 구성으로 이루어져 있으므로, 제2저항(37), 제3저항(38) 및 제1귀환저항(40)의 저항값을 균등하게(R2=R3=R4)설정함과 동시에, 제1저항(36) 및 제2귀환저항(41)의 저항값을 균등하게 (R1=R5) 설정하면, 입력 증폭단(22)에서 얻어지는 전류 I3과 바이어스단(32)에서 얻어지는 전류 I1이 서로 균등하게 되고, 또한 점 B 및 점 C의 전압 VB및 VC가 서로 균등하게 된다. 따라서, 상기 제(1) 및 제(3) 식에 의해, 제3저항(38)에서 제1저항(36)에 유입하는 전류 I2와, 제1귀환저항(40)에서 제2귀환저항(41)에 유입하는 전류 I4가 균등하게 되고, 상기 제(2) 및 제(4)식에 의해, 디커플링 콘덴서(39)의 단자 전압 Vref와 출력점 A의 전압 Vout가 균등하게 된다.
또한, 제1 및 제2저항(36) 및 (37)의 저항값 R1및 R2를, R1<< R2로 설명하면, 상기 제(2)시에 의해,
Figure kpo00001
로 되고, 기준 전압 Vref가 Vcc/2로 되므로, 그에 따라서 출력전압 Vout도 Vcc/2로 된다. 따라서, 제1도의 회로를 사용하면, 푸시풀형 출력단의 출력점 A의 직류 전압을 항상 전원 전압(+Vcc)의 절반으로 보존할 수 있다.
또한, 제1도의 회로에 있어서는, 교류 전압 이득이(1+R4/R5)로 되고, 제1 및 제2귀환저항(40) 및 (41)의 값을 조건을 보존하면서 조정함으로써, 귀환 콘덴서를 사용함이 없이, 임의의 교류 전압 이득을 설정할 수 있다.
제3도는, 본 발명의 다른 실시예를 도시한 것으로, 입력 증폭단(22)를 제1 내지 제4트랜지스터(42) 내지 (45)로 구성하고, 바이어스단(32)를 제5 내지 제8트랜지스터(46) 내지 (49)로 구성하며, 정전류원(35)를 제9 내지 제11트랜지스터(50)내지 (52)로 구성하고, 제11트랜지스터(52)의 베이스에, 다이오드(53)과 스위치(54)로 이루어진 뮤팅회로(55)를 접속한 점을 특징으로 한다. 또한, 그외의 회로소자는, 제1도와 동일하게 부착되고 동일한 부호를 붙여 설명을 생략한다.
그리고, 제2도의 경우, 입력 증폭단(22)를 제1 내지 제4트랜지스터(42) 내지 (45)에 의해서 구성하고 있기 때문에, 정합성이 좋고, 트랜지스트의 전류 증폭율 β의 보상을 행할 수 있는 입력 증폭단(22)를 제공할 수 있다. 또한, 바이어스단(32)도 입력 증폭단(22)와 동일한 구성으로 이루어져 있으므로, 같은 잇점이 얻어진다. 또한, 뮤팅 회로(55)는, 외부 뮤트 신호의 인가시에 입력 증폭단(22)를 뮤트하고, 방해신호가 발생하지 않도록 하기 위한 것으로, 스위치(54)를 폐성하면, 제11트랜지스터(52)가 오프로 되며, 입력 증폭단(22) 및 바이어스단(32)로의 전류 공급을 정지하도록 이루어져 있다.
이상 기술한 바와 같이, 본 발명에 의하면, 부귀한 콘덴서를 필요로 하지 않는 증폭회로를 제공할 수 있다. 그로인해, 집적회로화에 있어서, 외부 부착부품의 삭감 및 외부 부착 핀의 삭감을 꽤할 수 있고, 특허 라디오 주파 증폭단에서 파워 앰프까지를 단일 집적회로 내에 집적화하는 경우에 효과를 발휘한다. 또한, 본 발명에 의하면, 출력점의 직류 전압을 Vcc/2로 보존할 수 있음과 동시에, 교류 이득을 임의로 설정할 수 있는 증폭회로를 제공할 수 있다. 또한, 본 발명에 의하면, 부귀한 콘덴서를 사용할 필요가 없으므로, 전원 투입시에 부귀한 콘덴서에 기인하는 충격(shock) 음이 발생하는 것을 방지하기 위한 충격음 방지회로도 설치할 필요가 없다.

Claims (5)

  1. 입력 교류 신호를 증폭하는 입력 증폭단과, 이 입력 증폭단의 출력신호에 따라서 부하를 구동하는 푸시풀형 출력단과, 상기 입력 증폭단과 동일한 구성을 갖고, 상기 입력 증폭단의 바이어스 설정을 행하는 바이어스단과, 이 바이어스단에 흐르는 전류가 공급되는 제1저항과, 전원과 어스와의 사이에 상기 제1저항과 함께 직렬 접속된 제2 및 제3저항과, 상기 푸시풀형 출력단의 출력점과 어스와의 사이에 직렬 접속된 제4 및 제5저항으로 이루어지며, 이 제4 및 제5저항의 접속점에서 얻어지는 신호를 상기 입력 증폭단에 부귀환하여 상기 입력 증폭단의 이득을 설정함과 동시에, 상기 제2 및 제3저항의 접속점에서 얻어지는 전압에 따라서, 상기 푸시풀형 출력단의 출력점 전압을 설정하도록 한 것을 특징으로 하는 증폭회로.
  2. 제1항에 있어서, 상기 입력 증폭단이, 에미터 플로워 접속된 입력 트랜지스터와 에미터 접지 접속된 출력 트랜지스터를 갖고, 이 출력 트랜지스터의 에미터가 상기 제4 및 제5저항의 접속점에 접속된 것을 특징으로 하는 증폭회로.
  3. 제2항에 있어서, 상기 바이어스단이, 에미터 플로워 접속된 입력 트랜지스터와 에미터 접지 접속된 출력 트랜지스터를 갖고, 제1 및 제3저항의 접속점이 상기 출력 트랜지스터의 에미터에 접속된 것을 특징으로 하는 증폭회로.
  4. 제3항에 있어서, 상기 제1 및 제5저항값을 균등하게 설정함과 동시에, 상기 제3 및 제4저항값을 균등하게 설정한 것을 특징으로 하는 증폭회로.
  5. 제3항에 있어서, 상기 제2 및 제3저항의 접속점에 디커플링콘덴서가 접속되어 있고, 상기 디커플링콘덴서의 단자 전압을 1/2Vcc(단 Vcc는 전원 전압)에 설정하고, 그에 따라서 푸시풀형 출력단의 출력점 전압이 1/2Vcc로 되게 한 것을 특징으로 하는 증폭회로.
KR1019890005123A 1988-04-20 1989-04-19 증폭회로 KR970003719B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-97322 1988-04-20
JP63097322A JPH07105669B2 (ja) 1988-04-20 1988-04-20 増幅回路
JP88-97322 1988-04-20

Publications (2)

Publication Number Publication Date
KR890016751A KR890016751A (ko) 1989-11-30
KR970003719B1 true KR970003719B1 (ko) 1997-03-21

Family

ID=14189245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890005123A KR970003719B1 (ko) 1988-04-20 1989-04-19 증폭회로

Country Status (3)

Country Link
US (1) US4918400A (ko)
JP (1) JPH07105669B2 (ko)
KR (1) KR970003719B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941976A (en) * 1987-09-17 1990-07-17 Texaco Inc. Dehydration of glycols
US5337135A (en) * 1993-09-30 1994-08-09 Xerox Corporation Higher productivity trayless duplex printer with variable path velocity
CN106972851A (zh) * 2017-03-30 2017-07-21 中国人民解放军国防科学技术大学 一种基于负反馈的抗辐照偏置电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1431565A (en) * 1973-04-13 1976-04-07 Rca Corp Cascade amplifier using complementary conductivity transistors
JPS55133110A (en) * 1979-04-04 1980-10-16 Pioneer Electronic Corp Integrated circuit device

Also Published As

Publication number Publication date
US4918400A (en) 1990-04-17
JPH01268302A (ja) 1989-10-26
KR890016751A (ko) 1989-11-30
JPH07105669B2 (ja) 1995-11-13

Similar Documents

Publication Publication Date Title
US4068090A (en) Hearing aid
US4586000A (en) Transformerless current balanced amplifier
US4327319A (en) Active power supply ripple filter
JPS614310A (ja) レベルシフト回路
US7015756B1 (en) Push-pull buffer/amplifier
KR970003719B1 (ko) 증폭회로
US4217555A (en) Amplifier circuit arrangement with stabilized power-supply current
KR0156923B1 (ko) 증폭회로
US5745587A (en) Hearing aid amplifier circuitry
EP0156410B1 (en) Amplifier arrangement
EP0406964B1 (en) Amplifier arrangement
US4167708A (en) Transistor amplifier
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
US7199655B2 (en) Multistage amplifier circuit without interstage coupling capacitor
US4274058A (en) Amplifier with separate AC and DC feedback loops
JPS59207712A (ja) 増幅器
US4990863A (en) Amplifier output stage
US20020121933A1 (en) Class AB, high speed, input stage with base current compensation for fast settling time
US20020097093A1 (en) Compact variable gain amplifier
US5886577A (en) Apparatus for efficient current amplification
JPH0519323B2 (ko)
US5159285A (en) Differential amplifying circuit having emitter follower circuit
US4069461A (en) Amplifier circuit having two negative feedback circuits
EP0182427B1 (en) Amplifier arrangement
JPH03154508A (ja) 増幅器回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080808

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee