JP3343918B2 - 分周器 - Google Patents
分周器Info
- Publication number
- JP3343918B2 JP3343918B2 JP20617291A JP20617291A JP3343918B2 JP 3343918 B2 JP3343918 B2 JP 3343918B2 JP 20617291 A JP20617291 A JP 20617291A JP 20617291 A JP20617291 A JP 20617291A JP 3343918 B2 JP3343918 B2 JP 3343918B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- frequency divider
- circuit current
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は分周器に関し、特に直流
バイアス電圧値により回路電流が制御される回路構成の
分周器に関する。
バイアス電圧値により回路電流が制御される回路構成の
分周器に関する。
【０００２】
【従来の技術】従来、この種の分周器は、図９の様に一
定の直流バイアス電圧ＶB により一定の回路電流ＩCCに
制御され、この回路電流に基づいて入力信号ＳINを所要
の分周比で分周して出力信号ＳOUT を出力する分周回路
１０１として構成されている。（参考文献：FIND９（19
85年１月），技術解説「1.1 ＧＨZ 低電力２モジュラス
プリスケーラＭＢ 501Ｌ」）
定の直流バイアス電圧ＶB により一定の回路電流ＩCCに
制御され、この回路電流に基づいて入力信号ＳINを所要
の分周比で分周して出力信号ＳOUT を出力する分周回路
１０１として構成されている。（参考文献：FIND９（19
85年１月），技術解説「1.1 ＧＨZ 低電力２モジュラス
プリスケーラＭＢ 501Ｌ」）
【０００３】
【発明が解決しようとする課題】この従来の分周器で
は、分周回路に流れる回路電流は一定の直流バイアス電
圧により一定値に決定されてしまう。このため、入力周
波数に応じて回路電流を必要最小限に抑え、低消費電力
化を図ることが困難である。又、動作可能な入力周波数
範囲が分周回路の特性により、一定の範囲に限定されて
しまうという問題がある。本発明の目的は、回路電流を
必要最小限に抑えるととも、動作可能な周波数範囲を拡
大することができる分周器を提供することにある。
は、分周回路に流れる回路電流は一定の直流バイアス電
圧により一定値に決定されてしまう。このため、入力周
波数に応じて回路電流を必要最小限に抑え、低消費電力
化を図ることが困難である。又、動作可能な入力周波数
範囲が分周回路の特性により、一定の範囲に限定されて
しまうという問題がある。本発明の目的は、回路電流を
必要最小限に抑えるととも、動作可能な周波数範囲を拡
大することができる分周器を提供することにある。
【０００４】
【課題を解決するための手段】本発明の分周器は、直流
バイアス電圧により回路電流が制御される分周回路と、
分周回路からの出力信号によりトリガされて一定幅パル
スを出力する単安定マルチバイブレータと、この出力パ
ルス数に応じた直流電圧を発生し、かつこの直流電圧を
前記分周回路の直流バイアス電圧として供給するローパ
スフィルタとで構成される。
バイアス電圧により回路電流が制御される分周回路と、
分周回路からの出力信号によりトリガされて一定幅パル
スを出力する単安定マルチバイブレータと、この出力パ
ルス数に応じた直流電圧を発生し、かつこの直流電圧を
前記分周回路の直流バイアス電圧として供給するローパ
スフィルタとで構成される。
【０００５】
【作用】本発明によれば、分周器における入力周波数に
応じて単安定マルチバイブレータからの出力パルス数が
変化され、かつローパスフィルタから出力される分周回
路の直流バイアス電圧が変化される。
応じて単安定マルチバイブレータからの出力パルス数が
変化され、かつローパスフィルタから出力される分周回
路の直流バイアス電圧が変化される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の分周器の一実施例のブロック図であ
る。分周回路１は、周波数ｆの入力信号ＳINを入力し、
分周して周波数ｆOUT の出力信号ＳOUT を出力してい
る。この時、分周回路１の回路電流ＩCCは、ローパスフ
ィルタ３より出力される直流バイアス電圧ＶB により制
御されている。単安定マルチバイブレータ２は出力信号
ＳOUT によりトリガされ、その周波数ｆOUT と同周波数
の一定幅パルスＰOUT をローパスフィルタ３に与えてい
る。
る。図１は本発明の分周器の一実施例のブロック図であ
る。分周回路１は、周波数ｆの入力信号ＳINを入力し、
分周して周波数ｆOUT の出力信号ＳOUT を出力してい
る。この時、分周回路１の回路電流ＩCCは、ローパスフ
ィルタ３より出力される直流バイアス電圧ＶB により制
御されている。単安定マルチバイブレータ２は出力信号
ＳOUT によりトリガされ、その周波数ｆOUT と同周波数
の一定幅パルスＰOUT をローパスフィルタ３に与えてい
る。
【０００７】図２は分周回路１の一例のブロック図であ
る。ここでは、データフリップフロップ回路ＤＦＦ１〜
ＤＦＦ３とオア回路ＯＲ１で構成され、５分周回路とし
ての分周動作が可能とされている。そして、この回路で
は分周時に流れる回路電流は、バンドギャップリファレ
ンス回路ＶＲＥＦの出力電圧ＶB ′により制御されるよ
うに構成されている。このバンドギャップリファレンス
回路ＶＲＥＦの電源電圧は直流バイアス電圧ＶB で与え
られている。
る。ここでは、データフリップフロップ回路ＤＦＦ１〜
ＤＦＦ３とオア回路ＯＲ１で構成され、５分周回路とし
ての分周動作が可能とされている。そして、この回路で
は分周時に流れる回路電流は、バンドギャップリファレ
ンス回路ＶＲＥＦの出力電圧ＶB ′により制御されるよ
うに構成されている。このバンドギャップリファレンス
回路ＶＲＥＦの電源電圧は直流バイアス電圧ＶB で与え
られている。
【０００８】図３は単安定マルチバイブレータ２の一例
の回路図で、インバータＩＶ１，ＩＶ２、抵抗Ｒ１，Ｒ
２、コンデンサＣ１，Ｃ２により構成されている。ここ
で、 Ｒ１・Ｃ１＝Ｒ２・Ｃ２ …（１） の関係があり、この時のパルス幅ＴW は次式で与えられ
る。 ＴW ≒ 1.4Ｒ１Ｃ１（＝ 1.4Ｒ2 Ｃ2 ） …（２）
の回路図で、インバータＩＶ１，ＩＶ２、抵抗Ｒ１，Ｒ
２、コンデンサＣ１，Ｃ２により構成されている。ここ
で、 Ｒ１・Ｃ１＝Ｒ２・Ｃ２ …（１） の関係があり、この時のパルス幅ＴW は次式で与えられ
る。 ＴW ≒ 1.4Ｒ１Ｃ１（＝ 1.4Ｒ2 Ｃ2 ） …（２）
【０００９】図４はローパスフィルタ３の一例の回路図
であり、抵抗Ｒ１１とコンデンサＣ１１とで構成され
る。遮断周波数ｆC は次式で与えられる。 ｆC ＝１／２πＲ１１・Ｃ１１ …（３）
であり、抵抗Ｒ１１とコンデンサＣ１１とで構成され
る。遮断周波数ｆC は次式で与えられる。 ｆC ＝１／２πＲ１１・Ｃ１１ …（３）
【００１０】図５は図１に示した分周器におけるタイム
チャートである。今、分周器をｆ1 〜ｆ2 （ｆ1 ＞
ｆ2 ）の入力周波数範囲で動作させる場合について考え
る。入力周波数がｆ1 及びｆ2 の場合の各信号の様子は
同図の様になる。出力信号ＳOUT の周波数は分周数が一
定（＝５）であるからｆ1 ，ｆ2 にそれぞれ比例してい
る。出力信号ＳOUT の立下がりで単安定マルチバイブレ
ータ２にトリガが掛かり一定幅ＴW のパルスＰOUT を発
生する。この時、ＴW は最高入力周波数ｆ1時の出力信
号周期Ｔ1 よりも十分に小さい値となる様（２）式の各
定数を選ぶ必要がある。
チャートである。今、分周器をｆ1 〜ｆ2 （ｆ1 ＞
ｆ2 ）の入力周波数範囲で動作させる場合について考え
る。入力周波数がｆ1 及びｆ2 の場合の各信号の様子は
同図の様になる。出力信号ＳOUT の周波数は分周数が一
定（＝５）であるからｆ1 ，ｆ2 にそれぞれ比例してい
る。出力信号ＳOUT の立下がりで単安定マルチバイブレ
ータ２にトリガが掛かり一定幅ＴW のパルスＰOUT を発
生する。この時、ＴW は最高入力周波数ｆ1時の出力信
号周期Ｔ1 よりも十分に小さい値となる様（２）式の各
定数を選ぶ必要がある。
【００１１】そして、前記パルスＰOUT が十分に平滑化
出来る様ローパスフィルタ３の回路定数を選べば、直流
バイアス電圧ＶB1，ＶB2（ＶB1＞ＶB2）が得られる。
今、バンドギャップリファレンス回路ＶＲＥＦの特性と
してバイアス電圧ＶB と分周回路１の回路電流ＩCCとの
関係が図６の様になるものを考えると、ＶB1，ＶB2に対
してＩCC1 ，ＩCC2 （ＩCC1 ＞ＩCC2 ）が得られる。し
たがって、ｆ1 〜ｆ2 の入力周波数範囲に対してＩCCは
図７の実線の様に変化する。ここで、分周回路１の特性
としてはｆ1 〜ｆ2 の全領域で動作させる為に、回路電
流ＩCCと最高動作周波数ｆmax との関係が同図の一点鎖
線で示す様に実線より下側に来るものが要求される。し
たがって、従来の分周器は同じｆ1 〜ｆ2 の入力周波数
範囲で動作させる場合でも常に最高値ｆ1 で動作させる
のに必要な回路電流ＩCC1 を流していたが、本発明は入
力周波数がｆ1 より低い場合には、それに応じて分周回
路の回路電流が自動的に低くなり消費電力を抑えること
が可能となる。
出来る様ローパスフィルタ３の回路定数を選べば、直流
バイアス電圧ＶB1，ＶB2（ＶB1＞ＶB2）が得られる。
今、バンドギャップリファレンス回路ＶＲＥＦの特性と
してバイアス電圧ＶB と分周回路１の回路電流ＩCCとの
関係が図６の様になるものを考えると、ＶB1，ＶB2に対
してＩCC1 ，ＩCC2 （ＩCC1 ＞ＩCC2 ）が得られる。し
たがって、ｆ1 〜ｆ2 の入力周波数範囲に対してＩCCは
図７の実線の様に変化する。ここで、分周回路１の特性
としてはｆ1 〜ｆ2 の全領域で動作させる為に、回路電
流ＩCCと最高動作周波数ｆmax との関係が同図の一点鎖
線で示す様に実線より下側に来るものが要求される。し
たがって、従来の分周器は同じｆ1 〜ｆ2 の入力周波数
範囲で動作させる場合でも常に最高値ｆ1 で動作させる
のに必要な回路電流ＩCC1 を流していたが、本発明は入
力周波数がｆ1 より低い場合には、それに応じて分周回
路の回路電流が自動的に低くなり消費電力を抑えること
が可能となる。
【００１２】前記実施例と同様な回路において、一般に
分周回路１は一定の回路電流ＩCCを流すと、動作可能な
入力周波数範囲が一定の範囲に限定される。今、図８の
様にＩCC1 だけ流した時の動作周波数範囲がＡの範囲
（ｆ1 〜ｆ3 ）であったとすると、従来の分周器では、
ＩCCは一定値であるから動作周波数範囲はＡとなる。一
方、本発明の分周器では入力周波数ｆINに応じて、図８
実線の様に回路電流ＩCCが変化するが、これに伴い動作
周波数範囲も変化する。今、入力周波数ｆINがｆ3 まで
下がったのに伴い、回路電流ＩCCがＩCC3 まで下がると
動作周波数範囲は例えばＢ（ｆ4 〜ｆ5 、但しｆ5 ＜ｆ
3 ）の様になると予想される。更に、ｆINが下がり、Ｉ
CCがＩCC4 に下がると動作周波数範囲はＣ（ｆ6 〜
ｆ2 、但しｆ6 ＜ｆ5 ）の様になると予想され、結局動
作周波数範囲はｆ1 〜ｆ2 の範囲となる。ｆ2 ＜ｆ3 で
あるから、従来の分周器に比べ動作周波数範囲が広がる
ことになる。
分周回路１は一定の回路電流ＩCCを流すと、動作可能な
入力周波数範囲が一定の範囲に限定される。今、図８の
様にＩCC1 だけ流した時の動作周波数範囲がＡの範囲
（ｆ1 〜ｆ3 ）であったとすると、従来の分周器では、
ＩCCは一定値であるから動作周波数範囲はＡとなる。一
方、本発明の分周器では入力周波数ｆINに応じて、図８
実線の様に回路電流ＩCCが変化するが、これに伴い動作
周波数範囲も変化する。今、入力周波数ｆINがｆ3 まで
下がったのに伴い、回路電流ＩCCがＩCC3 まで下がると
動作周波数範囲は例えばＢ（ｆ4 〜ｆ5 、但しｆ5 ＜ｆ
3 ）の様になると予想される。更に、ｆINが下がり、Ｉ
CCがＩCC4 に下がると動作周波数範囲はＣ（ｆ6 〜
ｆ2 、但しｆ6 ＜ｆ5 ）の様になると予想され、結局動
作周波数範囲はｆ1 〜ｆ2 の範囲となる。ｆ2 ＜ｆ3 で
あるから、従来の分周器に比べ動作周波数範囲が広がる
ことになる。
【００１３】
【発明の効果】以上説明したように本発明は、分周出力
信号によりドリガされた一定幅パルスを発生し、それを
平滑化した電圧により分周回路の電流を制御し、入力周
波数に応じて回路電流を変えることにより、同回路電流
をその時の入力周波数で動作可能な必要最小限の値に抑
えることが出来、また動作可能な入力周波数範囲を従来
に比べ広げられるという効果を有する。
信号によりドリガされた一定幅パルスを発生し、それを
平滑化した電圧により分周回路の電流を制御し、入力周
波数に応じて回路電流を変えることにより、同回路電流
をその時の入力周波数で動作可能な必要最小限の値に抑
えることが出来、また動作可能な入力周波数範囲を従来
に比べ広げられるという効果を有する。
【図１】本発明の分周器の一実施例のブロック図であ
る。
る。
【図２】分周回路の一例の回路図である。
【図３】単安定マルチバイブレータの一例の回路図であ
る。
る。
【図４】ローパスフィルタの一例の回路図である。
【図５】本発明の分周器のタイムチャートである。
【図６】図１の分周回路における回路電流対バイアス電
圧の関係を示す図である。
圧の関係を示す図である。
【図７】図１の分周回路の回路電流対入力信号周波数又
は最高動作周波数の関係を示す図である。
は最高動作周波数の関係を示す図である。
【図８】本発明の他の例における回路電流対入力信号周
波数又は最高動作周波数の関係を示す図である。
波数又は最高動作周波数の関係を示す図である。
【図９】従来の分周器の一例のブロック図である。
１ 分周回路 ２ 単安定マルチバイブレータ ３ ローパスフィルタ ＤＦＦ１〜ＤＦＦ３ データフリップフロップ ＶＲＥＦ バンドギャップリファレンス回路 ＢＩＡＳ 入力バイアス回路
Claims (1)
- 【請求項１】 直流バイアス電圧により回路電流が制御
され、入力信号を所定の分周数で分周した出力信号を出
力する分周回路と、この出力信号によりトリガされて一
定幅パルスを発生して出力する単安定マルチバイブレー
タと、この出力パルス数に応じた直流電圧を発生し、こ
の直流電圧を前記分周回路の直流バイアス電圧として供
給するローパスフィルタとを備えることを特徴とする分
周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20617291A JP3343918B2 (ja) | 1991-07-24 | 1991-07-24 | 分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20617291A JP3343918B2 (ja) | 1991-07-24 | 1991-07-24 | 分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529926A JPH0529926A (ja) | 1993-02-05 |
| JP3343918B2 true JP3343918B2 (ja) | 2002-11-11 |
Family
ID=16519002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20617291A Expired - Fee Related JP3343918B2 (ja) | 1991-07-24 | 1991-07-24 | 分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343918B2 (ja) |
-
1991
- 1991-07-24 JP JP20617291A patent/JP3343918B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529926A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567448A (en) | Variable frequency oscillator | |
| US5982210A (en) | PLL system clock generator with instantaneous clock frequency shifting | |
| JPH0770168B2 (ja) | 磁気ディスク装置用ｐｌｌ回路 | |
| JP4167531B2 (ja) | 位相同期ループ回路および半導体集積回路装置 | |
| JP2001094419A (ja) | Ｐｌｌ回路 | |
| USRE36874E (en) | Supply voltage tolerant phase-locked loop circuit | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| US6411144B1 (en) | Phase-locked loop circuit | |
| JPS63287211A (ja) | デジタルｐｌｌ回路 | |
| JP4754580B2 (ja) | 位相同期回路 | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| JP3343918B2 (ja) | 分周器 | |
| JP2000059214A (ja) | Ｐｌｌ回路及びｐｌｌ回路を内蔵した半導体集積回路 | |
| JPH10143272A (ja) | 発振回路 | |
| USRE34317E (en) | Variable frequency oscillator | |
| JP2005136798A (ja) | クロック生成システム及び半導体集積回路 | |
| JPH05175834A (ja) | 位相同期ループ回路 | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2768013B2 (ja) | 分周器 | |
| JP4244397B2 (ja) | Ｐｌｌ回路 | |
| JPH10200406A (ja) | Ｐｌｌ回路 | |
| KR940001722B1 (ko) | 루프회로와 논리소자 수를 감소시킨 전압 제어 오실레이터 | |
| JP2976630B2 (ja) | 周波数シンセサイザ | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JP2536018B2 (ja) | 周波数シンセサイザ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |