JP4754580B2 - 位相同期回路 - Google Patents

位相同期回路 Download PDF

Info

Publication number
JP4754580B2
JP4754580B2 JP2007551861A JP2007551861A JP4754580B2 JP 4754580 B2 JP4754580 B2 JP 4754580B2 JP 2007551861 A JP2007551861 A JP 2007551861A JP 2007551861 A JP2007551861 A JP 2007551861A JP 4754580 B2 JP4754580 B2 JP 4754580B2
Authority
JP
Japan
Prior art keywords
value
frequency
charge current
signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007551861A
Other languages
English (en)
Other versions
JPWO2007074577A1 (ja
Inventor
志郎 道正
和昭 曽川
祐嗣 山田
直志 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007551861A priority Critical patent/JP4754580B2/ja
Publication of JPWO2007074577A1 publication Critical patent/JPWO2007074577A1/ja
Application granted granted Critical
Publication of JP4754580B2 publication Critical patent/JP4754580B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、位相同期回路に関し、特に、入力信号の周波数に応じて自動的に応答定数を変更する自律制御型位相同期回路に関する。
信号処理用プロセッサや演算処理用プロセッサは現代社会の信号処理技術の中核をなすＬＳＩである。近年、これらプロセッサには低消費電力化及び高速動作の双方が要求されている。したがって、これらプロセッサに搭載される位相同期回路は、非常に高速のクロック信号から間欠動作時などにおける非常に低速のクロック信号までを生成する必要がある。また、これらプロセッサの応用範囲は幅広いため、位相同期回路には非常に広い周波数範囲の入力信号が与えられることとなる。したがって、プロセッサに搭載される位相同期回路は、入力信号及び出力信号の周波数に合わせて自動的に応答定数を変更できる機能を備えていることが望ましい。このような機能を備えた位相同期回路は、特に、自律制御型位相同期回路と呼ばれる。
一般に、位相同期回路の自然周波数（ループバンド幅又は応答周波数ともいう）ωｎ及びダンピングファクタζは、それぞれ、次式（１）及び（２）で表される。
Figure 0004754580
ただし、Ｋｏは電圧制御発振器のゲイン、Ｉｐはチャージポンプ回路から出力されるチャージ電流の大きさ、Ｃはループフィルタの容量値、Ｒはループフィルタの抵抗値である。また、入力周波数ωｉｎと自然周波数ωｎとの間には次式（３）の関係が成り立つ。
Figure 0004754580
ただし、αは比例定数である。
位相同期回路において、入力周波数ωｉｎと自然周波数ωｎとの間の関係である比例定数α及びダンピングファクタζは入力周波数ωｉｎにかかわらず一定であることが好ましい。従来の自律制御型位相同期回路では、電圧制御発振器の制御電圧に連動してチャージ電流の大きさ及びループフィルタの時定数を制御して、入力信号の周波数変動に対して比例定数及びダンピングファクタを所定値に保つことが行われている（例えば、特許文献１参照）。
米国特許第５７２７０３７号明細書
従来の自律制御型位相同期回路では、入力周波数の変動に対してその２乗の割合でチャージ電流の大きさを変化させる必要がある。したがって、特にプロセッサに搭載されるような、入力周波数が数百倍もの幅で変化する位相同期回路の場合、チャージ電流を数十ナノアンペアから数百マイクロアンペアまでの実に数万倍の幅で制御する必要がある。
チャージポンプ回路の動作電流が小さくなり過ぎると、チャージポンプ回路から発生する雑音が大きくなり、位相同期回路のジッタ特性は劣化する。一方、チャージポンプ回路の動作電流が大きくなり過ぎると消費電力の増加を招くとともに、チャージポンプ回路を構成するトランジスタのサイズを大きくする必要から、トランジスタの寄生容量に起因するチャージインジェクションノイズにより位相同期回路のジッタ特性は劣化する。
上記問題に鑑み、本発明は、位相同期回路について、幅広く変化する入力周波数に対して優れたジッタ特性を実現することを課題とする。
上記課題を解決するために本発明が講じた手段は、位相同期回路として、基準信号と帰還信号との位相比較をする位相比較器と、位相比較結果に基づいてチャージ電流を出力するチャージポンプ回路と、チャージ電流のフィルタリングを行うループフィルタと、ループフィルタの出力電圧に応じて発振する電圧制御発振器と、電圧制御発振器の出力信号を分周して帰還信号を生成する出力信号分周器と、入力信号の周波数に対する当該位相同期回路の自然周波数の比例定数及びダンピングファクタがそれぞれ所定値となるように、チャージ電流の大きさ、ループフィルタの時定数及び電圧制御発振器のゲインの諸定数を決定し、当該決定に基づいて第１から第３の制御信号を出力する定数決定部を備えているものとする。ここで、チャージポンプ回路は、第１の制御信号に従ってチャージ電流の大きさを変更可能なものである。また、ループフィルタは、第２の制御信号に従って時定数を変更可能なものである。また、電圧制御発振器は、第３の制御信号に従ってゲインを変更可能なものである。
これによると、位相同期回路の入力信号の周波数に応じて、当該周波数に対する位相同期回路の自然周波数の比例定数及びダンピングファクタがそれぞれ所定値となるように、チャージポンプ回路から出力されるチャージ電流の大きさ、ループフィルタの時定数及び電圧制御発振器のゲインの諸定数が制御される。これにより、入力周波数の変動に対してその２乗の割合でチャージ電流の大きさを変化させる必要がなくなり、チャージ電流の大きさの制御幅は比較的小さくて済む。したがって、幅広く変化する入力周波数に対して優れたジッタ特性が得られる。
好ましくは、上記の位相同期回路は、入力信号の周波数を計測する周波数カウンタを備えているものとし、より好ましくは、さらに、チャージポンプ回路に与えられるバイアスを受けて発振する一次発振器を備えているものとする。具体的には、周波数カウンタは、一次発振器の出力信号の１周期あたりの入力信号のパルス数を、入力信号の周波数としてカウントするものである。
これによると、環境温度などの変化に応じて位相同期回路の諸定数が変動しても入力周波数のカウントの基準となる一次発振器の発振周波数も当該環境変化に応じて変動するため、位相同期回路の諸定数の変動は一次発振器の発振周波数の変動によって相殺される。したがって、環境温度の変化などに対するロバスト性を向上することができる。
また、具体的には、一次発振器は、容量と、当該容量の電圧及び第１の基準電圧の大小比較をする第１の比較器と、当該容量の電圧及び第２の基準電圧の大小比較をする第２の比較器と、第１及び第２の比較器の比較結果を受けるＲＳフリップフロップと、ＲＳフリップフロップの反転出力及び非反転出力に従って、上記バイアスに応じた大きさの電流で当該容量の充放電を行うチャージポンプ回路とを有するものである。
一方、具体的には、定数決定部は、入力信号の周波数に応じて、ゲインとして複数の値の中からいずれか一つを選択するゲイン選択部と、チャージ電流の基準値に入力信号の周波数の対基準値の２乗値及び選択されたゲインの対基準値の逆数を乗じたものである第１の値に基づいて、チャージ電流の大きさを決定するチャージ電流決定部と、時定数の基準値に入力信号の周波数の対基準値の逆数を乗じたものである第２の値に基づいて、時定数を決定する時定数決定部とを有するものである。
好ましくは、出力信号分周器は、分周比を変更可能なものとする。そして、チャージ電流決定部は、上記第１の値に当該分周比の対基準値を乗じた値に基づいて、チャージ電流の大きさを決定するものとする。
また、好ましくは、上記の位相同期回路は、入力信号を分周して基準信号を生成する入力信号分周器を備えているものとする。ここで、入力信号分周器は、分周比を変更可能なものとする。また、チャージ電流決定部は、上記第１の値に当該分周比の対基準値の逆数の２乗値を乗じた値に基づいて、チャージ電流の大きさを決定するものとする。また、時定数決定部は、上記第２の値に当該分周比の対基準値を乗じた値に基づいて、時定数を決定するものとする。
また、好ましくは、ループフィルタは、第３の制御信号に従って抵抗値を変更可能であり、かつ、第４の制御信号に従って容量値を変更可能なものとする。また、定数決定部は、入力信号の周波数に応じて、ループフィルタの容量値として複数の値の中からいずれか一つを選択する容量値選択部を有し、ループフィルタの容量値を決定し、当該決定に基づいて第４の制御信号を出力するものとする。また、チャージ電流決定部は、上記第１の値に選択された容量値の対基準値を乗じた値に基づいて、チャージ電流の大きさを決定するものとする。また、時定数決定部は、上記第２の値に選択された容量値の対基準値の逆数を乗じた値に基づいて、ループフィルタの抵抗値を決定するものとする。
また、好ましくは、定数決定部は、入力信号の周波数に応じて、比例定数として複数の値の中からいずれか一つを選択する比例定数選択部を有するものとする。また、チャージ電流決定部は、上記第１の値に選択された比例定数の対基準値の２乗値の逆数を乗じた値に基づいて、チャージ電流の大きさを決定するものとする。また、時定数決定部は、上記第２の値に選択された比例定数の対基準値を乗じた値に基づいて、時定数を決定するものとする。
一方、好ましくは、ループフィルタは、スイッチトキャパシタフィルタを有するものとする。具体的には、スイッチトキャパシタフィルタは、入力信号により制御される。
以上説明したように、本発明によると、位相同期回路の入力周波数の変動に対してその１乗のオーダーでチャージ電流の大きさを制御すればよくなるため、チャージ電流の大きさ制御に起因するジッタ特性の劣化が抑制され、優れたジッタ特性を実現することができる。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、第１の実施形態に係る位相同期回路の構成を示す。本位相同期回路は、入力信号ＣＫｉｎを分周して基準信号ＣＫｒｅｆを生成する分周器１０、基準信号ＣＫｒｅｆと帰還信号ＣＫｄｉｖとの位相を比較する位相比較器２０、当該位相比較結果（信号ＵＰ及びＤＮ）に基づいてチャージ電流Ｉｐ（以下、チャージ電流の大きさとしてＩｐを用いることがある。）を出力するチャージポンプ回路３０、チャージ電流Ｉｐのフィルタリングを行うループフィルタ４０、ループフィルタ４０の出力電圧Ｖｃに応じて発振する電圧制御発振器５０、電圧制御発振器５０の出力信号ＣＫｏｕｔを分周して帰還信号ＣＫｄｉｖを生成する分周器６０、チャージポンプ回路に与えられるバイアスＶｂを受けて発振する一次発振器７０、一次発振器７０の出力信号ＣＫ０の１周期あたりの入力信号ＣＫｉｎのパルス数をカウントする周波数カウンタ８０、及び当該位相同期回路の諸定数を決定する定数決定部９０を備えている。
分周器１０は、入力された分周比設定値Ｍに従って分周比（１／Ｍ）を変更可能に構成されている。同様に、分周器６０は、入力された分周比設定値Ｎに従って分周比（１／Ｎ）を変更可能に構成されている。また、チャージポンプ回路３０は、制御信号ＣＴＬ１に従ってチャージ電流Ｉｐの大きさを変更可能に構成されている。ループフィルタ４０は、制御信号ＣＴＬ２に従って時定数を変更可能に構成されている。電圧制御発振器５０は、制御信号ＣＴＬ３に従ってゲインを変更可能に構成されている。これら制御信号ＣＴＬ１、ＣＴＬ２及びＣＴＬ３は、周波数カウンタ８０から出力されたカウント値ω及び分周比設定値Ｍ及びＮに基づいて、定数決定部９０から出力される。
図２は、チャージポンプ回路３０の内部構成例を示す。本例に係るチャージポンプ回路３０では、制御信号ＣＴＬ１に従って、バイアスＶｂの入力端子に接続されるＮＭＯＳトランジスタの個数が変化するように構成されている。チャージ電流Ｉｐの大きさはバイアスＶｂの入力端子に接続されるＮＭＯＳトランジスタの個数に応じて変化する。
図３は、ループフィルタ４０の内部構成例を示す。本例に係るループフィルタ４０では、制御信号ＣＴＬ２に従って、並列接続される抵抗の個数が変化するように構成されている。ループフィルタ４０の時定数は並列接続される抵抗の個数に応じて変化する。
図４は、電圧制御発振器５０の内部構成例を示す。本例に係る電圧制御発振器５０は、電圧電流変換器５０１、カレントミラー回路５０２及びインバータチェーン発振器５０３を備えている。制御電圧Ｖｃは電圧電流変換器５０１によって電流に変換され、さらにカレントミラー回路５０２によってミラーリングされた電流がインバータチェーン発振器５０３を駆動する。電圧電流変換器５０１では、制御信号ＣＴＬ３に従って、制御電圧Ｖｃの入力端子に接続されるＮＭＯＳトランジスタの個数が変化するように構成されている。電圧制御発振器５０のゲインは制御電圧Ｖｃの入力端子に接続されるＮＭＯＳトランジスタの個数に応じて変化する。
図５は、一次発振器７０の内部構成例を示す。本例に係る一次発振器７０は、容量７０１、容量７０１の電圧及び基準電圧ＲＥＦＨの大小を比較する比較器７０２、容量７０１の電圧及び基準電圧ＲＥＦＬ（ただし、ＲＥＦＨ＞ＲＥＦＬ）の大小を比較する比較器７０３、比較器７０２及び７０３の比較結果を受けるＲＳフリップフロップ７０４、ＲＳフリップフロップ７０４の反転出力及び非反転出力に従って、容量７０１に対してバイアスＶｂに応じた大きさの電流で充放電を行うチャージポンプ回路７０５を備えている。ＲＳフリップフロップ７０４の反転出力及び非反転出力のいずれかが一次発振器７０の出力信号ＣＫ０となる。図６は、一次発振器７０の発振波形を示す。一次発振器７０の発振波形は、基準電圧ＲＥＦＨ及びＲＥＦＬの間で変化する三角波となる。そして、容量７０１の容量値をＣ０、チャージポンプ回路７０５の出力電流の大きさをＩ０とすると、一次発振器７０の発振周波数ω０は次式（４）のように表される。
Figure 0004754580
図７は、周波数カウンタ８０の内部構成例を示す。本例に係る周波数カウンタ８０は、入力信号ＣＫｉｎ（周波数ωｉｎ）におけるパルスの数をカウントするカウンタ８０１、及びカウンタ８０１のカウント値ＣＮＴを一次発振器７０の出力信号ＣＫ０でラッチするラッチ回路８０２を備えている。すなわち、本周波数カウンタ８０は、一次発振器７０の出力信号ＣＫ０（周波数ω０）の１周期あたりの入力信号ＣＫｉｎのパルス数をカウントして、そのカウント値ωを出力する。したがって、カウント値ωは次式（５）で表される。
Figure 0004754580
本位相同期回路において、分周器１０及び６０の分周比を考慮すると、式（１）及び（２）は次式（６）及び（７）のように変換される。
Figure 0004754580
ここで、入力周波数ωｉｎの基準値としてωｒｅｆ、ゲインＫｏの基準値としてＫｒｅｆ、分周比１／Ｍ及び１／Ｎの基準値として１／Ｍｒｅｆ及び１／Ｎｒｅｆ、比例定数αの基準値としてαｒｅｆ、チャージ電流Ｉｐの基準値としてＩｒｅｆ、及びループフィルタ４０の抵抗値Ｒの基準値としてＲｒｅｆを導入すると、チャージ電流Ｉｐ及び抵抗値Ｒについて次式（８）及び（９）が成り立つ。
Figure 0004754580
ただし、式（６）及び（７）におけるωｉｎは、式（８）及び（９）では、周波数カウンタ８０から出力されるカウント値ωに置き換えている。また、α（ω）はカウント値ωを変数として比例定数αを返す関数、Ｋｏ（ω）はカウント値ωを変数としてゲインＫｏを返す関数である。
定数決定部９０は、式（８）及び（９）に従って、チャージ電流Ｉｐの大きさを制御する制御信号ＣＴＬ１、ループフィルタ４０の時定数を制御する制御信号ＣＴＬ２、及び電圧制御発振器５０のゲインを制御する制御信号ＣＴＬ３を出力する。図８は、定数決定部９０の内部構成例を示す。本例に係る定数決定部９０は、ゲイン選択部９１、比例定数選択部９２、チャージ電流決定部９３及び時定数決定部９４を備えている。
ゲイン選択部９１は、カウント値ωに対応するゲインＫｏを表す制御信号ＣＴＬ２を出力する。すなわち、ゲイン選択部９１は上記の関数Ｋｏ（ω）を実現するものである。同様に、比例定数選択部９２は、カウント値ωに対応する比例定数αを表す信号を出力する。すなわち、比例定数選択部９２は上記の関数α（ω）を実現するものである。具体的には、ゲイン選択部９１及び比例定数選択部９２は、それぞれ、カウント値ωに対して離散値を出力するルックアップテーブルで実現可能である。
チャージ電流決定部９３は、複数の乗算器９０１、複数の２乗演算回路９０２、及び逆数演算器９０３から構成され、カウント値ω、分周比設定値Ｍ及びＮ、ゲイン選択部９１の出力、及び比例定数選択部９２の出力を受け、式（８）に従って、カウント値ωに対するチャージ電流Ｉｐの大きさを制御する制御信号ＣＴＬ１を出力する。時定数決定部９４は、複数の乗算器９０１及び逆数演算器９０３から構成され、カウント値ω、分周比設定値Ｍ及びＮ、及び比例定数選択部９２の出力を受け、式（９）に従って、カウント値ωに対するループフィルタ４０の時定数を制御する制御信号ＣＴＬ２を出力する。チャージ電流決定部９３及び時定数決定部９４において内部的に入力されるωｒｅｆなどの各種基準値はレジスタ群に格納されている。
なお、上記の定数決定部９０の構成はほんの一例であり、式（８）及び（９）を実現する回路構成は他にもさまざまなものが考えられる。また、プロセッサなどで数値演算によりチャージ電流Ｉｐの大きさ、ループフィルタ４０の時定数及び電圧制御発振器５０のゲインをそれぞれ算出するようにしてもよい。
図９は、本位相同期回路の応答特性を示すグラフである。入力信号ＣＫｉｎの周波数ωｉｎが変化するとカウント値ωが変化し、それに応じて位相同期回路の諸定数が変更される。この結果、入力信号ＣＫｉｎの位相と同期するように、電圧制御発振器５０の制御電圧Ｖｃが変化して所定値に収束する。
ところで、一般的な位相同期回路では、環境温度などが変化した場合、チャージ電流Ｉｐの大きさや各種容量値などが変動して応答特性が変化してしまう。これに対して、本位相同期回路は、一次発振器７０の発振周波数ω０によって変動する周波数カウンタ８０のカウント値ωに基づいて諸定数を自動制御するため下記のとおりロバスト性に優れている。例えば、環境温度の変化などによりチャージ電流Ｉｐが大きく（又は小さく）なろうとすると、一次発振器７０における電流Ｉ０もまた大きく（又は小さく）なろうとする。電流Ｉ０が大きく（又は小さく）なると、一次発振器７０の発振周波数ω０は大きく（又は小さく）なり、周波数カウンタ８０のカウント値ωは小さく（又は大きく）なる。この結果、定数決定部９０によってチャージ電流Ｉｐの大きさが小さく（又は大きく）なるように制御され、チャージ電流Ｉｐの変動は相殺される。
また、一次発振器７０とループフィルタ４０とが同じチップ上に実装されていれば、一次発振器７０における容量７０１の容量値Ｃ０とループフィルタ４０の容量値Ｃとは同じ割合で変動する。したがって、例えば、ループフィルタ４０の容量値Ｃが小さく（又は大きく）なると、一次発振器７０における容量７０１の容量値Ｃ０もまたこれと同じ割合で小さく（又は大きく）なる。容量７０１の容量値Ｃ０が小さくなると、一次発振器７０の発振周波数ω０は大きく（又は小さく）なり、周波数カウンタ８０のカウント値ωは小さく（又は大きく）なる。この結果、定数決定部９０によってチャージ電流Ｉｐの大きさが小さく（又は大きく）なるように制御され、式（６）においてループフィルタ４０の容量値Ｃの変動はチャージ電流Ｉｐの制御により相殺される。
また、チャージポンプ回路３０及び一次発振器７０に共通のバイアスを与えていることにより、バイアス変動に伴うチャージ電流Ｉｐの変動は相殺される。もっとも、バイアスＶｂを基準電圧源から供給することにより、環境温度などの変化に対するバイアス変動は抑制される。
以上、本実施形態によると、入力周波数が変化したとき、チャージ電流の大きさだけではなく電圧制御発振器のゲインも同時に制御されるため、チャージ電流の大きさの変化の幅が比較的小さくて済む。例えば、入力周波数が１００倍の範囲で変化する場合、電圧制御発振器のゲインを１６倍の範囲で可変にすることで、チャージ電流の変化の幅は６２５倍（＝１００２／１６）で済む。すなわち、チャージ電流の大きさの変化の割合は、入力周波数の変動に対してその１乗のオーダーとなる。これにより、微少のチャージ電流を用いなくて済み、また、チャージポンプ回路を構成するトランジスタのサイズを特に大きくする必要もないため、位相同期回路のジッタ特性の劣化が回避される。
なお、分周器１０及び６０の分周比及び比例定数αはいずれも固定値であってもよい。また、分周器１０は特に省略してもよい。また、上述したロバスト性を考慮しないのであれば、一次発振器７０に代えて水晶発振器などを用いてもよい。また、外部から位相同期回路に入力信号の周波数に関する情報が与えられるのであれば、周波数カウンタ８０は特に省略してもよい。
また、入力信号ＣＫｉｎに代えて基準信号ＣＫｒｅｆを周波数カウンタ８０に入力することも可能である。しかし、周波数カウンタ８０による周波数カウントの精度が劣化するため、好ましくは分周器１０に入力される信号、すなわち、入力信号ＣＫｉｎを周波数カウンタ８０に入力する。
（第２の実施形態）
式（６）において容量値Ｃも可変にすることにより、チャージ電流の変化の幅をさらに小さくすることができる。図１０は、第２の実施形態に係る位相同期回路の構成を示す。本位相同期回路は容量値Ｃを可変にしたものである。具体的には、本位相同期回路は、第１の実施形態に係る位相同期回路とは異なる構成のループフィルタ４０Ａ及び定数決定部９０Ａを備えている。ループフィルタ４０Ａは、制御信号ＣＴＬ２及びＣＴＬ４に従って時定数を変更可能に構成されている。制御信号ＣＴＬ４は定数決定部９０Ａから出力される。以下、第１の実施形態と異なる点についてのみ説明する。
図１１は、ループフィルタ４０Ａの内部構成例を示す。本例に係るループフィルタ４０Ａでは、制御信号ＣＴＬ２に従って、並列接続される抵抗の個数が変化するとともに、制御信号ＣＴＬ４に従って、並列接続される容量の個数が変化するように構成されている。ループフィルタ４０Ａの時定数は並列接続される抵抗及び容量の個数に応じて変化する。
式（６）において容量値Ｃを可変にすると、式（８）及び（９）は次式（１０）及び（１１）のようになる。
Figure 0004754580
ただし、Ｃｒｅｆは容量値Ｃの基準値、Ｃ（ω）はカウント値ωを変数として容量値Ｃを返す関数である。
図１２は、定数決定部９０Ａの内部構成例を示す。本例に係る定数決定部９０Ａは、図８に示した定数決定部９０に、容量値選択部９５を追加したものである。容量値選択部９５は、カウント値ωに対応する容量値Ｃを表す制御信号ＣＴＬ４を出力する。すなわち、容量値選択部９５は上記の関数Ｃ（ω）を実現するものである。具体的には、容量値選択部９５は、カウント値ωに対して離散値を出力するルックアップテーブルで実現可能である。
チャージ電流決定部９３Ａは、式（１０）に従って、カウント値ωに対するチャージ電流Ｉｐの大きさを制御する制御信号ＣＴＬ１を出力する。時定数決定部９４Ａは、式（１１）に従って、カウント値ωに対するループフィルタ４０の抵抗値を制御する制御信号ＣＴＬ２を出力する。チャージ電流決定部９３Ａ及び時定数決定部９４Ａにおいて内部的に入力される基準値Ｃｒｅｆはレジスタ群に格納されている。
なお、上記の定数決定部９０Ａの構成はほんの一例であり、式（１０）及び（１１）を実現する回路構成は他にもさまざまなものが考えられる。また、プロセッサなどで数値演算によりチャージ電流Ｉｐの大きさ、ループフィルタ４０Ａの抵抗値及び容量値及び電圧制御発振器５０のゲインをそれぞれ算出するようにしてもよい。
以上、本実施形態によると、入力周波数が変化したとき、容量値及び電圧制御発振器のゲインも同時に制御されるため、チャージ電流の大きさの変化の幅が第１の実施形態の場合よりもさらに小さくて済む。例えば、入力周波数が１００倍の範囲で変化する場合、容量値及び電圧制御発振器のゲインをそれぞれ１６倍の範囲で可変にすることで、チャージ電流の変化の幅は約３９倍（＝１００２／１６／１６）で済む。
（第３の実施形態）
図１３は、第３の実施形態に係る位相同期回路の構成を示す。本位相同期回路は、第１の実施形態に係る位相同期回路におけるループフィルタ４０に代えて、スイッチトキャパシタフィルタで構成したループフィルタ４０Ｂを備えている。以下、第１の実施形態と異なる点についてのみ説明する。
図１４は、ループフィルタ４０Ｂの内部構成例を示す。本例に係るループフィルタ４０Ｂは、基準信号ＣＫｒｅｆによって制御されるスイッチトキャパシタフィルタ４０１を備えている。スイッチトキャパシタフィルタ４０１のカットオフ周波数は基準信号ＣＫｒｅｆの周波数であるωｉｎ／Ｍに比例するため、式（７）において入力周波数ωｉｎの変化と抵抗値Ｒの変化とが相殺され、ダンピングファクタζは一定に保たれる。したがって、定数決定部９０においてループフィルタ４０Ｂの時定数を制御するための信号を生成する必要がなくなり、回路が簡略化される。
なお、基準信号ＣＫｒｅｆに代えて入力信号ＣＫｉｎでスイッチトキャパシタフィルタ４０１を制御してもよい。また、電圧制御発振器５０の出力信号ＣＫｏｕｔでスイッチトキャパシタフィルタ４０１を制御することも可能であるが、位相同期回路の起動時などには出力信号ＣＫｏｕｔは出力されず、スイッチトキャパシタフィルタ４０１が動作しないため、好ましくは、入力信号ＣＫｉｎ又は基準信号ＣＫｒｅｆで制御する。
本発明に係る位相同期回路は、幅広く変化する入力周波数に対して優れたジッタ特性を呈するため、特に、信号処理用プロセッサや演算処理用プロセッサなどに搭載され、これらプロセッサにおける同期信号を生成する位相同期回路として有用である。
図１は、第１の実施形態に係る位相同期回路の構成図である。 図２は、チャージポンプ回路の内部構成図である。 図３は、ループフィルタの内部構成図である。 図４は、電圧制御発振器の内部構成図である。 図５は、一次発振器の内部構成図である。 図６は、一次発振器の発振波形図である。 図７は、周波数カウンタの内部構成図である。 図８は、定数決定部の内部構成図である。 図９は、第１の実施形態に係る位相同期回路の応答特性を示すグラフである。 図１０は、第２の実施形態に係る位相同期回路の構成図である。 図１１は、ループフィルタの内部構成図である。 図１２は、定数決定部の内部構成図である。 図１３は、第３の実施形態に係る位相同期回路の構成図である。 図１４は、ループフィルタの内部構成図である。
符号の説明
１０ 分周器（入力信号分周器）
２０ 位相比較器
３０ チャージポンプ回路
４０，４０Ａ，４０Ｂ ループフィルタ
４０１ スイッチトキャパシタフィルタ
５０ 電圧制御発振器
６０ 分周器（出力信号分周器）
７０ 一次発振器
７０１ 容量
７０２ 比較器（第１の比較器）
７０３ 比較器（第２の比較器）
７０４ ＲＳフリップフロップ
７０５ チャージポンプ回路
８０ 周波数カウンタ
９０，９０Ａ 定数決定部
９１ ゲイン選択部
９３，９３Ａ チャージ電流決定部
９４，９４Ａ 時定数決定部
９５ 容量値選択部
９２ 比例定数選択部

Claims (11)

  1. 入力信号の周波数を計測する周波数カウンタと、
    外部から与えられるバイアス電圧を受けて発振する一次発振器と、
    前記入力信号の周波数と前記一次発振器の周波数との比を与えて第１、第２および第３の制御信号を出力する定数決定部と、
    前記入力信号に応じた基準信号を与えて帰還信号との位相比較をする位相比較器と、
    当該位相比較結果に基づいてチャージ電流を出力し、前記第１の制御信号に従って前記チャージ電流の大きさを変更可能なチャージポンプ回路と、
    前記チャージ電流のフィルタリングを行い、前記第２の制御信号に従って時定数を変更可能なループフィルタと、
    前記ループフィルタの出力電圧に応じて発振し、前記第３の制御信号に従ってゲインを変更可能な電圧制御発振器と、
    前記電圧制御発振器の出力信号を分周して前記帰還信号を生成する出力信号分周器と、 を備え、
    前記バイアス電圧に応じて前記チャージポンプ回路の充放電電流値を制御した
    ことを特徴とする位相同期回路。
  2. 基準信号と帰還信号との位相比較をする位相比較器と、当該位相比較結果に基づいてチャージ電流を出力するチャージポンプ回路と、前記チャージ電流のフィルタリングを行うループフィルタと、前記ループフィルタの出力電圧に応じて発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周して前記帰還信号を生成する出力信号分周器とを備えた位相同期回路であって、
    前記チャージポンプ回路は、第１の制御信号に従って前記チャージ電流の大きさを変更可能なものであり、
    前記ループフィルタは、第２の制御信号に従って時定数を変更可能なものであり、
    前記電圧制御発振器は、第３の制御信号に従ってゲインを変更可能なものであり、
    当該位相同期回路は、
    入力信号の周波数に対する当該位相同期回路の自然周波数の比例定数及びダンピングファクタがそれぞれ所定値となるように、前記チャージ電流の大きさ、前記ループフィルタの時定数及び前記電圧制御発振器のゲインを決定し、当該決定に基づいて前記第１から第３の制御信号を出力する定数決定部と、
    前記入力信号の周波数を計測する周波数カウンタと、
    前記チャージポンプ回路に与えられるバイアスを受けて発振する一次発振器をと備え、
    前記周波数カウンタは、前記一次発振器の出力信号の１周期あたりの前記入力信号のパルス数を、前記入力信号の周波数としてカウントするものである
    ことを特徴とする位相同期回路。
  3. 請求項２に記載の位相同期回路において、
    前記一次発振器は、
    容量と、
    前記容量の電圧及び第１の基準電圧の大小比較をする第１の比較器と、
    前記容量の電圧及び第２の基準電圧の大小比較をする第２の比較器と、
    前記第１及び第２の比較器の比較結果を受けるＲＳフリップフロップと、
    前記ＲＳフリップフロップの反転出力及び非反転出力に従って、前記バイアスに応じた大きさの電流で前記容量の充放電を行うチャージポンプ回路とを有するものである
    ことを特徴とする位相同期回路。
  4. 基準信号と帰還信号との位相比較をする位相比較器と、当該位相比較結果に基づいてチャージ電流を出力するチャージポンプ回路と、前記チャージ電流のフィルタリングを行うループフィルタと、前記ループフィルタの出力電圧に応じて発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周して前記帰還信号を生成する出力信号分周器とを備えた位相同期回路であって、
    前記チャージポンプ回路は、第１の制御信号に従って前記チャージ電流の大きさを変更可能なものであり、
    前記ループフィルタは、第２の制御信号に従って時定数を変更可能なものであり、
    前記電圧制御発振器は、第３の制御信号に従ってゲインを変更可能なものであり、
    当該位相同期回路は、
    入力信号の周波数に対する当該位相同期回路の自然周波数の比例定数及びダンピングファクタがそれぞれ所定値となるように、前記チャージ電流の大きさ、前記ループフィルタの時定数及び前記電圧制御発振器のゲインを決定し、当該決定に基づいて前記第１から第３の制御信号を出力する定数決定部を備え、
    前記定数決定部は、
    前記入力信号の周波数に応じて、前記ゲインとして複数の値の中からいずれか一つを選択するゲイン選択部と、
    チャージ電流の基準値に前記入力信号の周波数の対基準値の２乗値及び前記選択されたゲインの対基準値の逆数を乗じたものである第１の値に基づいて、前記チャージ電流の大きさを決定するチャージ電流決定部と、
    時定数の基準値に前記入力信号の周波数の対基準値の逆数を乗じたものである第２の値に基づいて、前記時定数を決定する時定数決定部とを有するものである
    ことを特徴とする位相同期回路。
  5. 請求項４に記載の位相同期回路において、
    前記出力信号分周器は、分周比を変更可能なものであり、
    前記チャージ電流決定部は、前記第１の値に前記分周比の対基準値を乗じた値に基づいて、前記チャージ電流の大きさを決定するものである
    ことを特徴とする位相同期回路。
  6. 請求項４に記載の位相同期回路において、
    前記入力信号を分周して前記基準信号を生成する入力信号分周器を備え、
    前記入力信号分周器は、分周比を変更可能なものであり、
    前記チャージ電流決定部は、前記第１の値に前記分周比の対基準値の逆数の２乗値を乗じた値に基づいて、前記チャージ電流の大きさを決定するものであり、
    前記時定数決定部は、前記第２の値に前記分周比の対基準値を乗じた値に基づいて、前記時定数を決定するものである
    ことを特徴とする位相同期回路。
  7. 請求項４に記載の位相同期回路において、
    前記ループフィルタは、前記第２の制御信号に従って抵抗値を変更可能であり、かつ、第４の制御信号に従って容量値を変更可能なものであり、
    前記定数決定部は、前記入力信号の周波数に応じて、前記ループフィルタの容量値として複数の値の中からいずれか一つを選択する容量値選択部を有し、前記ループフィルタの容量値を決定し、当該決定に基づいて前記第４の制御信号を出力するものであり、
    前記チャージ電流決定部は、前記第１の値に前記選択された容量値の対基準値を乗じた値に基づいて、前記チャージ電流の大きさを決定するものであり、
    前記時定数決定部は、前記第２の値に前記選択された容量値の対基準値の逆数を乗じた値に基づいて、前記ループフィルタの抵抗値を決定するものである
    ことを特徴とする位相同期回路。
  8. 請求項４に記載の位相同期回路において、
    前記定数決定部は、前記入力信号の周波数に応じて、前記比例定数として複数の値の中からいずれか一つを選択する比例定数選択部を有するものであり、
    前記チャージ電流決定部は、前記第１の値に前記選択された比例定数の対基準値の２乗値の逆数を乗じた値に基づいて、前記チャージ電流の大きさを決定するものであり、
    前記時定数決定部は、前記第２の値に前記選択された比例定数の対基準値を乗じた値に基づいて、前記時定数を決定するものである
    ことを特徴とする位相同期回路。
  9. 請求項１に記載の位相同期回路において、
    前記ループフィルタは、スイッチトキャパシタフィルタを有する
    ことを特徴とする位相同期回路。
  10. 請求項９に記載の位相同期回路において、
    前記スイッチトキャパシタフィルタは、前記入力信号により制御される
    ことを特徴とする位相同期回路。
  11. 入力信号の周波数を計測する周波数カウンタと、
    外部から与えられるバイアス電圧を受けて発振する一次発振器と、
    前記入力信号の周波数と前記一次発振器の周波数との比を与えて制御信号を出力する定数決定部と、
    前記入力信号に応じた基準信号を与えて帰還信号との位相比較をする位相比較器と、
    当該位相比較結果に基づいてチャージ電流を出力し、前記制御信号に従って前記チャージ電流の大きさを変更可能なチャージポンプ回路と、
    前記チャージ電流のフィルタリングを行うループフィルタと、
    前記ループフィルタの出力電圧に応じて発振する電圧制御発振器と、
    を備え、
    前記バイアス電圧に応じて前記チャージポンプ回路の充放電電流値を制御した
    ことを特徴とする位相同期回路。
JP2007551861A 2005-12-27 2006-10-25 位相同期回路 Expired - Fee Related JP4754580B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007551861A JP4754580B2 (ja) 2005-12-27 2006-10-25 位相同期回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005375323 2005-12-27
JP2005375323 2005-12-27
JP2007551861A JP4754580B2 (ja) 2005-12-27 2006-10-25 位相同期回路
PCT/JP2006/321271 WO2007074577A1 (ja) 2005-12-27 2006-10-25 位相同期回路

Publications (2)

Publication Number Publication Date
JPWO2007074577A1 JPWO2007074577A1 (ja) 2009-06-04
JP4754580B2 true JP4754580B2 (ja) 2011-08-24

Family

ID=38217803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551861A Expired - Fee Related JP4754580B2 (ja) 2005-12-27 2006-10-25 位相同期回路

Country Status (4)

Country Link
US (1) US7978013B2 (ja)
JP (1) JP4754580B2 (ja)
CN (1) CN101346882B (ja)
WO (1) WO2007074577A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143602B2 (ja) * 2008-03-26 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 位相同期回路
JP5549313B2 (ja) * 2010-03-26 2014-07-16 富士通セミコンダクター株式会社 Ｐｌｌ回路
JP5053413B2 (ja) * 2010-05-11 2012-10-17 株式会社半導体理工学研究センター 同期回路
US9401722B2 (en) * 2011-06-20 2016-07-26 Texas Instruments Incorporated Autoconfigurable phase-locked loop which automatically maintains a constant damping factor and adjusts the loop bandwidth to a constant ratio of the reference frequency
EP3197056B1 (en) * 2016-01-25 2018-08-01 Nxp B.V. Phase locked loop circuits
GB2566116B (en) * 2017-08-29 2020-10-07 Cirrus Logic Int Semiconductor Ltd Temperature monitoring using locked loop circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163912A (ja) * 1989-11-21 1991-07-15 Mitsubishi Electric Corp Ｐｌｌ周波数シンセサイザ回路
JPH09116430A (ja) * 1995-10-20 1997-05-02 Mitsubishi Electric Corp 周波数同期回路
JPH11308105A (ja) * 1998-04-24 1999-11-05 Sony Corp Ｐｌｌ周波数シンセサイザ
JP2000057697A (ja) * 1989-10-30 2000-02-25 Hitachi Ltd 磁気ディスク記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940011436B1 (ko) * 1989-04-19 1994-12-15 가부시끼가이샤 히다찌세이사꾸쇼 자기디스크 기억장치
WO1993005578A1 (en) * 1991-08-30 1993-03-18 Fujitsu Limited Frequency synthesizer
US5727037A (en) * 1996-01-26 1998-03-10 Silicon Graphics, Inc. System and method to reduce phase offset and phase jitter in phase-locked and delay-locked loops using self-biased circuits
US6163184A (en) * 1998-12-09 2000-12-19 Lucent Technologies, Inc. Phase locked loop (PLL) circuit
JP2003087116A (ja) * 2001-09-14 2003-03-20 Nec Saitama Ltd Ｐｌｌシンセサイザ
US6693496B1 (en) * 2002-03-13 2004-02-17 Genesis Microchip Inc. Method and system for low power, low jitter, wide range, self-adaptive multi-frequency phase locked loop
US6624674B1 (en) * 2002-04-23 2003-09-23 Intel Corporation Method and apparatus for reducing variations on damping factor and natural frequency in phase locked loops
JP4082507B2 (ja) * 2003-07-22 2008-04-30 シャープ株式会社 位相同期回路
US7405630B2 (en) * 2005-09-30 2008-07-29 Broadcom Corporation Frequency synthesizer with improved spurious performance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000057697A (ja) * 1989-10-30 2000-02-25 Hitachi Ltd 磁気ディスク記憶装置
JPH03163912A (ja) * 1989-11-21 1991-07-15 Mitsubishi Electric Corp Ｐｌｌ周波数シンセサイザ回路
JPH09116430A (ja) * 1995-10-20 1997-05-02 Mitsubishi Electric Corp 周波数同期回路
JPH11308105A (ja) * 1998-04-24 1999-11-05 Sony Corp Ｐｌｌ周波数シンセサイザ

Also Published As

Publication number Publication date
WO2007074577A1 (ja) 2007-07-05
CN101346882B (zh) 2012-08-08
US7978013B2 (en) 2011-07-12
US20090278614A1 (en) 2009-11-12
CN101346882A (zh) 2009-01-14
JPWO2007074577A1 (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
JP4754580B2 (ja) 位相同期回路
US7298219B2 (en) Phase-locked loop circuit
US8049569B1 (en) Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US5774023A (en) Adaptive phase locked loop system with charge pump having dual current output
TW201842733A (zh) 追蹤與保持充電泵
US7443254B2 (en) Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency
US8860482B1 (en) Techniques for adjusting gears of an oscillator
JP2002534832A (ja) 部分分割電荷補償手段を有する周波数シンセサイザ
US6346833B1 (en) Frequency multiplier circuit
US6573769B1 (en) Phase-locked loop (PLL) with mixer for subtracting outer-band phase noise
JP7534667B2 (ja) 位相同期回路、送受信回路及び半導体集積回路
JP4510039B2 (ja) 位相同期回路
TW202223585A (zh) 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法
JP2003204260A (ja) 温度補償型高周波発振器および通信機器
KR101647407B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
JPH05175834A (ja) 位相同期ループ回路
JPH02174407A (ja) 周波数温度補償水晶発振器
JP2000036741A (ja) Ｐｌｌ回路
JP2018074231A (ja) 位相同期ループ
CN111682863B (zh) 一种输出幅度稳定的三角波产生电路
KR100742016B1 (ko) 튜닝가능 발진기 및 전파 지연 보상 방법
JP2002246899A (ja) Ｐｌｌ回路
KR100664867B1 (ko) 전압제어 발진기
JP2005057458A (ja) Ｐｌｌ回路
JP2007259345A (ja) 恒温型の水晶発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees