JP5549313B2 - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP5549313B2 JP5549313B2 JP2010073375A JP2010073375A JP5549313B2 JP 5549313 B2 JP5549313 B2 JP 5549313B2 JP 2010073375 A JP2010073375 A JP 2010073375A JP 2010073375 A JP2010073375 A JP 2010073375A JP 5549313 B2 JP5549313 B2 JP 5549313B2
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- pump circuit
- clock signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 5
- 101100508080 Entamoeba histolytica ICP2 gene Proteins 0.000 description 13
- 230000007774 longterm Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 101001077298 Homo sapiens Retinoblastoma-binding protein 5 Proteins 0.000 description 5
- 102100025192 Retinoblastoma-binding protein 5 Human genes 0.000 description 5
- 102100036550 WD repeat-containing protein 82 Human genes 0.000 description 5
- 101710093192 WD repeat-containing protein 82 Proteins 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
入力された基準クロック信号REFと帰還クロック信号FBとの位相が位相比較器1により比較され、位相差に応じてアップ信号UP又はダウン信号DOWNがチャージポンプ回路2に供給される。そして、アップ信号UP又はダウン信号DOWNに従ってチャージポンプ回路2よりチャージポンプ電流ICPが出力される。なお、位相比較器1にて基準クロック信号REFと帰還クロック信号FBとの位相を比較した結果、一致している場合にはアップ信号UP及びダウン信号DOWNは出力されず(活性化されず)、チャージポンプ回路2からチャージポンプ電流ICPは出力されない。
図3に示すPLL回路において、チャージポンプ回路2は、電流型チャージポンプ回路を2つ有し、位相比較器1とループフィルタ3との間に並列に接続されている。
(1)基準クロック信号REFと帰還クロック信号FBとの位相差が時定数より大きい場合
チャージポンプ電流ICP1、ICP2がともに出力される期間は、その後にチャージポンプ電流ICP1のみが出力される期間に比べて十分に短いので、チャージポンプ電流ICPは、ほぼチャージポンプ電流ICP1となる。
(2)基準クロック信号REFと帰還クロック信号FBとの位相差が時定数以下の場合
チャージポンプ電流ICP1、ICP2が同じ期間において出力され、チャージポンプ電流ICP2がチャージポンプ電流ICP1に比べて十分に大きいので、チャージポンプ電流ICPは、ほぼチャージポンプ電流ICP2となる。
これにより、図2に示した特性を満足するようにチャージポンプ回路2からチャージポンプ電流ICPを出力することができる。したがって、ロック後の出力クロック信号におけるロングタームジッタを抑制することができ、また、ロックアップ時におけるオーバーシュートも抑制できる。
図7に示すPLL回路において、チャージポンプ回路2は、電圧源型チャージポンプ回路である。図7に示す例では、チャージポンプ回路2は、電圧VDDの電圧源と基準電位(例えばグランド電位)との間にスイッチSWU、SWDが直列に接続され、スイッチSWU及びSWDの相互接続点が抵抗R3を介してチャージポンプ回路2の出力端に接続される。スイッチSWUは、位相比較器1から出力されるアップ信号UPによりオン・オフ制御され、スイッチSWDは、位相比較器1から出力されるダウン信号DOWNによりオン・オフ制御される。また、スイッチSWU及びSWDの相互接続点と基準電位との間に抵抗C3が接続される。なお、抵抗R2U、R2Dは、スイッチSWU、SWDのオン抵抗を模式的に示したものであるが、後述する時定数として所望の値を得るために別途に設けた抵抗等をも含む。
2 チャージポンプ回路
3 ループフィルタ
4 電圧制御発振器(VCO)
21、22、23、24 電流源
SWU1、SWU2、SWD1、SWD2、SWU、SWD スイッチ
Claims (10)
- 基準クロック信号と、出力クロック信号に基づく帰還クロック信号との位相を比較し、位相差に応じたパルス長を有する制御信号を出力する位相比較器と、
前記制御信号に応じて出力電流を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力電流により電荷が充電又は放電されるループフィルタと、
前記ループフィルタに蓄積される電荷量に基づく入力電圧に応じた発振周波数で前記出力クロック信号を出力する電圧制御発振器とを備え、
前記チャージポンプ回路は、前記位相比較器と前記ループフィルタとの間に並列に接続されている第1のチャージポンプ回路と第2のチャージポンプ回路とを有し、前記制御信号が活性化されているとき、活性化されてから所定の期間までは前記第1のチャージポンプ回路及び前記第2のチャージポンプ回路がともに出力電流を出力し、活性化されてから前記所定の期間が経過した後は前記第1のチャージポンプ回路だけが出力電流を出力することにより、前記基準クロック信号と前記帰還クロック信号との位相差が所定の閾値より大きい場合には、当該位相差に応じて第1の出力電流を出力し、前記基準クロック信号と前記帰還クロック信号との位相差が前記所定の閾値以下である場合には、当該位相差に応じて前記第1の出力電流よりも大きい第2の出力電流を出力することを特徴とするPLL回路。 - 基準クロック信号と、出力クロック信号に基づく帰還クロック信号との位相を比較し、位相差に応じたパルス長を有する制御信号を出力する位相比較器と、
第1のチャージポンプ回路と第2のチャージポンプ回路とを有し、前記制御信号に応じて出力電流を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力電流により電荷が充電又は放電されるループフィルタと、
前記ループフィルタに蓄積される電荷量に基づく入力電圧に応じた発振周波数で前記出力クロック信号を出力する電圧制御発振器と、
前記制御信号が入力され、前記制御信号のパルス長が所定の長さを超えないよう制限して前記第2のチャージポンプ回路に出力するハイパスフィルタとを備え、
前記チャージポンプ回路は、前記第1のチャージポンプ回路と前記第2のチャージポンプ回路とが、前記位相比較器と前記ループフィルタとの間に並列に接続され、前記制御信号が活性化されているとき、活性化されてから所定の期間までは前記第1のチャージポンプ回路及び前記第2のチャージポンプ回路がともに出力電流を出力し、活性化されてから前記所定の期間が経過した後は前記第1のチャージポンプ回路だけが出力電流を出力することにより、前記基準クロック信号と前記帰還クロック信号との位相差が所定の閾値より大きい場合には、当該位相差に応じて第1の出力電流を出力し、前記基準クロック信号と前記帰還クロック信号との位相差が前記所定の閾値以下である場合には、当該位相差に応じて前記第1の出力電流よりも大きい第2の出力電流を出力することを特徴とするPLL回路。 - 基準クロック信号と、出力クロック信号に基づく帰還クロック信号との位相を比較し、位相差に応じたパルス長を有する第1制御信号を出力する位相比較器と、
前記第1制御信号が入力され、前記第1制御信号に基づいて第2制御信号を生成する信号処理回路と、
前記第1制御信号に応じて出力電流を出力する第1のチャージポンプ回路と前記第2制御信号に応じて出力電流を出力する第2のチャージポンプ回路を有するチャージポンプ回路と、
前記チャージポンプ回路の出力電流により電荷が充電又は放電されるループフィルタと、
前記ループフィルタに蓄積される電荷量に基づく入力電圧に応じた発振周波数で前記出力クロック信号を出力する電圧制御発振器と
を備え、
前記信号処理回路は、前記第1制御信号のパルス長が第1の長さより長いときは、前記第1の長さのパルス長を有する前記第2制御信号を前記第2のチャージポンプ回路に出力し、前記第1制御信号のパルス長が第1の長さ以下であるときは、前記第1制御信号と同一のパルス長を有する前記第2制御信号を前記第2のチャージポンプ回路に出力し、
前記チャージポンプ回路は、前記基準クロック信号と前記帰還クロック信号との位相差が所定の閾値より大きい場合には、前記第1のチャージポンプ回路及び第2のチャージポンプ回路から前記第1制御信号及び前記第1の長さを有する前記第2制御信号に応じた出力電流をそれぞれ出力することにより、当該位相差に応じて第1の出力電流を出力し、前記基準クロック信号と前記帰還クロック信号との位相差が前記所定の閾値以下である場合には、前記第1のチャージポンプ回路及び第2のチャージポンプ回路から前記第1制御信号及び前記第1制御信号と同一のパルス長を有する前記第2制御信号に応じた出力電流をそれぞれ出力することにより、当該位相差に応じて前記第1の出力電流よりも大きい第2の出力電流を出力することを特徴とするPLL回路。 - 前記チャージポンプ回路は、
前記基準クロック信号と前記帰還クロック信号との位相差の大きさにかかわらず常に、前記第1のチャージポンプ回路が前記制御信号に応じて出力電流を出力し、
前記基準クロック信号と前記帰還クロック信号との位相差が前記所定の閾値以下である場合に、前記第1のチャージポンプ回路に加え、前記第2のチャージポンプ回路が前記制御信号に応じて出力電流を出力することを特徴とする請求項1〜3の何れか1項に記載のPLL回路。 - 前記制御信号が入力され、前記制御信号のパルス長が所定の長さを超えないよう制限して前記第2のチャージポンプ回路に出力する信号処理回路を備えることを特徴とする請求項1記載のPLL回路。
- 前記信号処理回路は、ハイパスフィルタであることを特徴とする請求項3又は5記載のPLL回路。
- 前記制御信号に応じて、前記第1のチャージポンプ回路と前記第2のチャージポンプ回路とをともに動作させるか、前記第1のチャージポンプ回路だけを動作させるかを切り替えることを特徴とする請求項1〜3の何れか1項に記載のPLL回路。
- 前記基準クロック信号と前記帰還クロック信号との位相差の単位量当たりに対する前記第2のチャージポンプ回路の出力電流量は、当該位相差の単位量当たりに対する前記第1のチャージポンプ回路の出力電流量よりも大きいことを特徴とする請求項1〜7の何れか1項に記載のPLL回路。
- 前記チャージポンプ回路は、
電圧源と基準電位との間に直列に接続され、前記制御信号に基づいて制御される2つのスイッチと、
前記2つのスイッチの相互接続点と基準電位との間に接続された容量とを有し、
前記2つのスイッチの相互接続点が、当該チャージポンプ回路の出力端に接続されていることを特徴とする請求項1〜3の何れか1項に記載のPLL回路。 - 前記チャージポンプ回路は、
前記制御信号に基づいて制御されるスイッチと電流源とが直列に接続された第1の直列回路と、
前記第1の直列回路とは異なる回路であって、前記制御信号に基づいて制御されるスイッチと電流源とが直列に接続された第2の直列回路とを有し、
前記第1の直列回路と第2の直列回路との相互接続点が、当該チャージポンプ回路の出力端に接続されているとともに、
前記第1の直列回路は、前記スイッチが電圧源に接続されているとともに前記電流源が前記出力端に接続され、
前記第2の直列回路は、前記スイッチが基準電位に接続されているとともに前記電流源が前記出力端に接続されていることを特徴とする請求項1〜3の何れか1項に記載のPLL回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010073375A JP5549313B2 (ja) | 2010-03-26 | 2010-03-26 | Pll回路 |
US13/028,815 US8310288B2 (en) | 2010-03-26 | 2011-02-16 | PLL circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010073375A JP5549313B2 (ja) | 2010-03-26 | 2010-03-26 | Pll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205577A JP2011205577A (ja) | 2011-10-13 |
JP5549313B2 true JP5549313B2 (ja) | 2014-07-16 |
Family
ID=44655688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010073375A Active JP5549313B2 (ja) | 2010-03-26 | 2010-03-26 | Pll回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8310288B2 (ja) |
JP (1) | JP5549313B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5549313B2 (ja) * | 2010-03-26 | 2014-07-16 | 富士通セミコンダクター株式会社 | Pll回路 |
US8513992B1 (en) * | 2010-09-10 | 2013-08-20 | Integrated Device Technology, Inc. | Method and apparatus for implementation of PLL minimum frequency via voltage comparison |
JP6209975B2 (ja) * | 2014-01-21 | 2017-10-11 | 富士通株式会社 | カレントミラー回路、チャージポンプ回路およびpll回路 |
US9641113B2 (en) | 2014-02-28 | 2017-05-02 | General Electric Company | System and method for controlling a power generation system based on PLL errors |
US9294106B2 (en) * | 2014-07-03 | 2016-03-22 | Stmicroelectronics International N.V. | Capacitance multiplier and loop filter noise reduction in a PLL |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3196409B2 (ja) | 1993-03-22 | 2001-08-06 | 住友金属工業株式会社 | Pll回路 |
US6078634A (en) * | 1993-10-08 | 2000-06-20 | Texas Instruments Incorporated | Phase-locked loop circuit with a multi-cycle phase detector and multi-current charge pump |
JP3006540B2 (ja) * | 1997-05-13 | 2000-02-07 | 日本電気株式会社 | Pll周波数シンセサイザ |
JPH10340544A (ja) | 1997-06-04 | 1998-12-22 | Toshiba Corp | Pll回路 |
JP2000013222A (ja) | 1998-06-18 | 2000-01-14 | Nec Ic Microcomput Syst Ltd | Pll回路 |
JP2000165235A (ja) * | 1998-11-30 | 2000-06-16 | Sharp Corp | チャージポンプ回路及びこれを用いたpll周波数シンセサイザ回路 |
JP2000201070A (ja) * | 1999-01-07 | 2000-07-18 | Fuji Electric Co Ltd | Pllロックアップタイム短縮回路 |
JP2000269807A (ja) * | 1999-03-16 | 2000-09-29 | Huabang Electronic Co Ltd | 位相ロックループおよび信号同期方法 |
JP2002353810A (ja) * | 2001-05-28 | 2002-12-06 | Fujitsu Denso Ltd | 位相同期発振回路 |
JP2003152532A (ja) * | 2001-11-14 | 2003-05-23 | Matsushita Electric Ind Co Ltd | 位相同期ループ回路 |
US6747494B2 (en) * | 2002-02-15 | 2004-06-08 | Motorola, Inc. | PLL arrangement, charge pump, method and mobile transceiver |
US7479816B2 (en) * | 2005-10-14 | 2009-01-20 | Texas Instruments Incorporated | Generating multiple delayed signals of different phases from a reference signal using delay locked loop (DLL) |
US7978013B2 (en) * | 2005-12-27 | 2011-07-12 | Panasonic Corporation | Phase synchronizing circuit |
US7649421B2 (en) * | 2007-06-19 | 2010-01-19 | Harris Stratex Networks Operating Corporation | Quality of phase lock and loss of lock detector |
US7667529B2 (en) * | 2007-11-07 | 2010-02-23 | Orlando Consuelo | Charge pump warm-up current reduction |
KR101591338B1 (ko) * | 2009-03-30 | 2016-02-19 | 삼성전자주식회사 | 롱 텀 지터를 최소화 한 클럭발생기 |
CN101572481B (zh) * | 2009-06-11 | 2014-03-26 | 四川和芯微电子股份有限公司 | 一种电荷泵电路 |
TWI378646B (en) * | 2009-09-14 | 2012-12-01 | Sunplus Technology Co Ltd | Frequency synthesis system with self-calibrated loop stability and bandwidth |
JP5549313B2 (ja) * | 2010-03-26 | 2014-07-16 | 富士通セミコンダクター株式会社 | Pll回路 |
JP2011259331A (ja) * | 2010-06-11 | 2011-12-22 | Panasonic Corp | Pll回路 |
-
2010
- 2010-03-26 JP JP2010073375A patent/JP5549313B2/ja active Active
-
2011
- 2011-02-16 US US13/028,815 patent/US8310288B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110234275A1 (en) | 2011-09-29 |
JP2011205577A (ja) | 2011-10-13 |
US8310288B2 (en) | 2012-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7881419B2 (en) | Semiconductor device, spread spectrum clock generator and method thereof | |
US8085101B2 (en) | Spread spectrum clock generation device | |
US8471614B2 (en) | Digital phase locked loop system and method | |
JP5549313B2 (ja) | Pll回路 | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
JP2006295343A (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
US7352837B2 (en) | Digital phase-locked loop | |
KR20110130330A (ko) | 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 | |
JP2008113434A (ja) | チャージポンプがない位相固定ループ回路及びこれを含む集積回路 | |
CN101753137B (zh) | 具有启动电路的锁相环 | |
JP4459923B2 (ja) | Pllシンセサイザ | |
JP2006157927A (ja) | キャパシタンスを変化させる方法及び装置 | |
JP5139958B2 (ja) | デッドロック検出回路およびデッドロック復帰回路 | |
JP2010171727A (ja) | クロック発生回路 | |
JP2008060895A (ja) | 位相同期回路 | |
JP4520380B2 (ja) | クロック生成回路 | |
KR101647407B1 (ko) | 복수의 부궤환 루프를 구비한 위상고정루프 장치 | |
JP2009200703A (ja) | チャージポンプ回路およびpll回路 | |
CN108566199B (zh) | 一种锁相环及频率控制方法 | |
JP2005176570A (ja) | Dc−dcコンバータ | |
JP2018113501A (ja) | 電圧制御発振回路及び電圧制御発振回路の制御方法 | |
KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
JP4876980B2 (ja) | クロック発生装置 | |
US20100086009A1 (en) | Spread-spectrum clock generator and spread-spectrum clock generating method | |
KR100920828B1 (ko) | 동기 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140505 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5549313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |