JP2003152532A - 位相同期ループ回路 - Google Patents

位相同期ループ回路

Info

Publication number
JP2003152532A
JP2003152532A JP2001348127A JP2001348127A JP2003152532A JP 2003152532 A JP2003152532 A JP 2003152532A JP 2001348127 A JP2001348127 A JP 2001348127A JP 2001348127 A JP2001348127 A JP 2001348127A JP 2003152532 A JP2003152532 A JP 2003152532A
Authority
JP
Japan
Prior art keywords
phase
signal
feedback
pass filter
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001348127A
Other languages
English (en)
Inventor
Toshihiko Sakashita
俊彦 阪下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001348127A priority Critical patent/JP2003152532A/ja
Publication of JP2003152532A publication Critical patent/JP2003152532A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 電圧制御発振器からの出力の位相のジッタを
抑えることができる位相同期ループ回路を提供する。 【解決手段】 遅延回路71、72にて基準信号81と
帰還信号91を遅延させ、この遅延された基準信号82
と帰還信号92の位相を比較し、その位相差を第2のチ
ャージポンプ回路22にて電流に変換してロウパスフィ
ルター31に流入させる。これにより、遅延したタイミ
ングにおいても位相差に対応した電流をロウパスフィル
ター31に流入でき、ロウパスフィルター31の容量を
充放電させる電流のパルス数が増える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、位相同期ループ回
路(PLL回路)に関する。
【0002】
【従来の技術】従来の位相同期ループ回路は、基準信号
と帰還信号の位相を比較する位相比較器と、位相比較器
の出力(基準信号と帰還信号の位相差)に応じた電流を
出力するチャージポンプ回路と、チャージポンプ回路の
出力電流を電位差に変換するロウパスフィルターと、ロ
ウパスフィルターの出力電圧に応じた周波数の信号を発
振する電圧制御発振器と、前記電圧制御発振器から発振
された信号を分周する分周器とからなるフィードバック
ループを形成している。
【0003】以下、図面を参照しながら従来の位相同期
ループ回路について詳細に説明する。図3は従来の位相
同期ループ回路のブロック図である。図3において、1
0は位相比較器、20はチャージポンプ回路、30はロ
ウパスフィルター、40は電圧制御発振器、50は分周
器である。
【0004】図3に示す従来の位相同期ループ回路は次
のように動作する。位相比較器10は基準信号80と帰
還信号90の位相の比較を行い、その位相差に応じたパ
ルス幅の信号を出力する。即ち、基準信号80に対して
帰還信号90の位相が遅れている場合は、その位相差に
応じたパルス幅のUP信号を出力する。また、基準信号
80に対して帰還信号90の位相が進んでいる場合は、
その位相差に応じたパルス幅のDOWN信号を出力す
る。この位相差に応じたパルス幅の信号はチャージポン
プ回路20に送られる。チャージポンプ回路20は、位
相差すなわちパルス幅に相当する期間だけロウパスフィ
ルター30に充電電流あるいは放電電流を流入させ、ロ
ウパスフィルター30を構成する容量(図示せず)を充
放電する。ロウパスフィルター30は、チャージポンプ
回路20からの充放電電流を平滑化し、制御電圧として
電圧制御発振器40に出力する。つまり、チャージポン
プ回路20とローパスフィルター30により、UP信号
に応じた電圧あるいはDOWN信号に応じた電圧を電圧
制御発振器40の制御電圧として出力する。電圧制御発
振器40は、この制御電圧に応じた周波数の信号を発振
する。即ち、UP信号(位相差)に応じた電圧が入力さ
れた場合、電圧制御発振器の発振周波数よりも高い周波
数で信号を発振する。また、DOWN信号(位相差)に
応じた電圧が入力された場合、電圧制御発振器の発振周
波数よりも低い周波数で信号を発振する。分周器50
は、電圧制御発振器40からの信号の周波数を任意に設
定された分周数で分周し、帰還信号90として出力す
る。
【0005】この位相同期ループ回路では、以上の動作
を繰り返すことにより、帰還信号90の位相と周波数を
基準信号80の位相と周波数に近づけていき、一致した
後は、帰還信号90の位相と周波数を基準信号80の位
相と周波数に追従させ、この状態(ロック状態)を維持
するように動作する。また、出力信号100は分周器5
0に設定された任意の分周数に応じて出力され、ロック
状態では一定の周波数と位相の信号となる。
【0006】図4に帰還信号90の位相が基準信号80
より遅い場合の波形図を示す。しかしながら、基準信号
と帰還信号の位相を比較して周波数制御を行なう従来の
一般的な位相同期ループ回路においては、ロウパスフィ
ルターの容量のリークなどによって電圧制御発振器の制
御電圧が変動した場合、この変動成分によって電圧制御
発振器からの出力の位相のジッタが増加し、出力信号の
品位が劣化するという問題があった。
【0007】
【発明が解決しようとする課題】本発明は、上記問題点
を解決するために、基準信号と帰還信号を遅延させ、遅
延したタイミングで基準信号と帰還信号の位相比較を行
い、この位相差に応じた電流をロウパスフィルターに流
入させ、通常のフィードバックループとは別のフィード
バックループを形成することにより、位相差に応じてロ
ウパスフィルターの容量を充放電する電流のパルス数を
増加させ、電圧制御発振器からの出力の位相のジッタを
抑える位相同期ループ回路を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明の請求項1記載の
位相同期ループ回路は、第1の位相比較器と、第1のチ
ャージポンプ回路と、ロウパスフィルターと、電圧制御
発振器と、分周器とにより第1のフィードバックループ
を形成する位相同期ループ回路において、前記第1のフ
ィードバックループがロック状態にあることを検知する
ロック検知手段を設け、前記第1のフィードバックルー
プを形成する第1の位相比較器と第1のチャージポンプ
回路とは別に、前段に基準信号と帰還信号を遅延させる
遅延手段を有する第2の位相比較器と第2のチャージポ
ンプ回路の組を設け、前記ロック検知手段にてロック状
態を検知すると、前記遅延手段にて遅延された基準信号
と帰還信号の位相差に対応する電流を遅延したタイミン
グにて前記ロウパスフィルターに流入させ、前記第1の
フィードバックループに加えて別のフィードバックルー
プを形成することを特徴とする。
【0009】本発明の請求項2記載の位相同期ループ回
路は、請求項1記載の位相同期ループ回路であって、上
記前段に基準信号と帰還信号を遅延させる遅延手段を有
する第2の位相比較器と第2のチャージポンプ回路の組
を多段に設け、各組からの基準信号と帰還信号の位相差
に対応する電流が前記ロウパスフィルターに流入するタ
イミングをシフトさせ、フィードバックループを複数形
成することを特徴とする。
【0010】以上のように、本発明は、通常形成される
フィードバックループに加えて別のフィードバックルー
プを形成することにより、通常形成されるフィードバッ
クループでの位相比較のタイミングから遅延したタイミ
ングで位相比較を行うことができるので、位相差に応じ
てロウパスフィルターの容量を充放電する電流のパルス
数が増加し、電圧制御発振器からの出力の位相のジッタ
を抑えることができる。
【0011】
【発明の実施の形態】以下、本発明の実施の一形態につ
いて、図面を参照しながら詳細に説明する。図1は、本
実施の形態の位相同期ループ回路のブロック図であり、
11は第1の位相比較器、12は第2の位相比較器、2
1は第1のチャージポンプ回路、22は第2のチャージ
ポンプ回路、31はロウパスフィルター、41は電圧制
御発振器、51は分周器、61はロック検知回路(ロッ
ク検知手段)、71、72は遅延回路、111、112
はスイッチである。本実施の形態では、遅延手段とし
て、基準信号と帰還信号それぞれに対して遅延回路を設
けるものとする。
【0012】この回路がロック状態となるまでは次のよ
うに動作する。すなわち、第1の位相比較器11により
基準信号81と帰還信号91の位相を比較する。このと
き基準信号81に対して帰還信号91の位相が遅れてい
る場合は、その位相差に応じたパルス幅のUP信号を出
力する。また、基準信号81に対して帰還信号91の位
相が進んでいる場合は、その位相差に応じたパルス幅の
DOWN信号を出力する。この位相差に応じたパルス幅
の信号は第1のチャージポンプ回路21に送られる。第
1のチャージポンプ回路21は、位相差すなわちパルス
幅に相当する期間だけロウパスフィルター31に充電電
流あるいは放電電流を流入させ、ロウパスフィルター3
1を構成する容量(図示せず)を充放電する。ロウパス
フィルター31は、第1のチャージポンプ回路21から
の充放電電流を平滑化し、制御電圧として電圧制御発振
器41に出力する。つまり、第1のチャージポンプ回路
21とローパスフィルター31により、UP信号に応じ
た電圧あるいはDOWN信号に応じた電圧を電圧制御発
振器41の制御電圧として出力する。電圧制御発振器4
1は、この制御電圧に応じた周波数の信号を発振する。
即ち、UP信号(位相差)に応じた電圧が入力された場
合、電圧制御発振器の発振周波数よりも高い周波数で信
号を発振する。また、DOWN信号(位相差)に応じた
電圧が入力された場合、電圧制御発振器の発振周波数よ
りも低い周波数で信号を発振する。分周器51は、電圧
制御発振器41からの信号の周波数を任意に設定された
分周数で分周し、帰還信号91として出力する。出力信
号100は分周器50に設定された任意の分周数に応じ
て出力される。以上の動作を繰り返すことにより、位相
比較器11から出力される信号のパルス幅は次第に小さ
くなり、帰還信号91と基準信号81の位相と周波数が
一致してロック状態となる。
【0013】このロック状態をロック検知回路61が検
知すると、この回路は、スイッチ111、112を閉
じ、遅延回路71、72と第2の位相比較器12と第2
のチャージポンプ回路22からなる第2のフィードバッ
クループを形成する。この第2のフィードバックループ
では、遅延回路72で基準信号81が、また遅延回路7
1で帰還信号91が同じ遅延量だけ遅延され、第2の位
相比較器12で位相比較される。第2の位相比較器12
は、第1の位相比較器11の動作と同様である。即ち、
遅延された基準信号82に対して遅延された帰還信号9
2の位相が遅れている場合は、その位相差に応じたパル
ス幅のUP信号を出力する。また、遅延された基準信号
82に対して遅延された帰還信号92の位相が進んでい
る場合は、その位相差に応じたパルス幅のDOWN信号
を出力する。この位相差に応じたパルス幅の信号は第2
のチャージポンプ回路22に送られる。第2のチャージ
ポンプ回路22は、位相差すなわちパルス幅に相当する
期間だけロウパスフィルター31に充電電流あるいは放
電電流を流入させ、ロウパスフィルター31を構成する
容量(図示せず)を充放電する。即ち、遅延された時間
後にロウパスフィルター31の容量を再度充放電する。
【0014】本実施の形態の位相同期ループ回路の動作
波形図を図2に示す。図4の従来例の動作波形図と比較
して、ロウパスフィルターへの入力電流のパルス数が2
倍になる。これは位相比較の頻度が2倍となったことに
相当し、そのため、ロウパスフィルターの容量のリーク
などによる電圧制御発振器の制御電圧の変動を抑えるこ
とができ、電圧制御発振器からの出力の位相のジッタを
低下させることができる。
【0015】なお、本実施の形態では、フィードバック
ループを1つ追加した例で説明したが、無論、任意の数
のフィードバックループを形成してもよい。以上のよう
に、本発明の位相同期ループ回路は、遅延させた基準信
号と帰還信号とによるフィードバックループを形成する
ことにより、位相比較の頻度を高め、位相差に応じてロ
ウパスフィルターの容量を充放電する電流パルス数を増
加させることができるので、電圧制御発振器からの出力
の位相のジッタを抑えることができる。また、電圧制御
発振器からの出力の位相のジッタが低下するので、出力
信号の信号品位も高いものとなる。
【0016】
【発明の効果】本発明によれば、基準信号と帰還信号を
遅延させ、この遅延したタイミングで基準信号と帰還信
号の位相比較を行い、この位相差に対応する電流をロウ
パスフィルターに流入させることにより、位相差に応じ
てロウパスフィルターの容量を充放電する電流のパルス
数を増加させ、電圧制御発振器からの出力の位相のジッ
タを抑えることができる。
【0017】また、電圧制御発振器からの出力の位相の
ジッタが低下するので、電圧制御発振器からの信号の周
波数を任意の分周数で分周して得る出力信号の信号品位
も高いものとなる。
【図面の簡単な説明】
【図1】本発明の実施の形態における位相同期ループ回
路のブロック図
【図2】本発明の実施の形態における位相同期ループ回
路の動作波形図
【図3】従来の位相同期ループ回路のブロック図
【図4】従来の位相同期ループ回路の動作波形図
【符号の説明】
10 位相比較器 11 第1の位相比較器 12 第2の位相比較器 20 チャージポンプ回路 21 第1のチャージポンプ回路 22 第2のチャージポンプ回路 30、31 ロウパスフィルター 40、41 電圧制御発振器 50、51 分周器 61 ロック検知回路 71、72 遅延回路 80、81 基準信号 82 遅延された基準信号 90、91 帰還信号 92 遅延された帰還信号 100、101 出力信号 111、112 スイッチ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】第1の位相比較器と、第1のチャージポン
    プ回路と、ロウパスフィルターと、電圧制御発振器と、
    分周器とにより第1のフィードバックループを形成する
    位相同期ループ回路において、 前記第1のフィードバックループがロック状態にあるこ
    とを検知するロック検知手段を設け、 前記第1のフィードバックループを形成する第1の位相
    比較器と第1のチャージポンプ回路とは別に、前段に基
    準信号と帰還信号を遅延させる遅延手段を有する第2の
    位相比較器と第2のチャージポンプ回路の組を設け、 前記ロック検知手段にてロック状態を検知すると、前記
    遅延手段にて遅延された基準信号と帰還信号の位相差に
    対応する電流を遅延したタイミングにて前記ロウパスフ
    ィルターに流入させ、前記第1のフィードバックループ
    に加えて別のフィードバックループを形成することを特
    徴とする位相同期ループ回路。
  2. 【請求項2】上記前段に基準信号と帰還信号を遅延させ
    る遅延手段を有する第2の位相比較器と第2のチャージ
    ポンプ回路の組を多段に設け、各組からの基準信号と帰
    還信号の位相差に対応する電流が前記ロウパスフィルタ
    ーに流入するタイミングをシフトさせ、フィードバック
    ループを複数形成することを特徴とする請求項1記載の
    位相同期ループ回路。
JP2001348127A 2001-11-14 2001-11-14 位相同期ループ回路 Pending JP2003152532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001348127A JP2003152532A (ja) 2001-11-14 2001-11-14 位相同期ループ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001348127A JP2003152532A (ja) 2001-11-14 2001-11-14 位相同期ループ回路

Publications (1)

Publication Number Publication Date
JP2003152532A true JP2003152532A (ja) 2003-05-23

Family

ID=19161001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001348127A Pending JP2003152532A (ja) 2001-11-14 2001-11-14 位相同期ループ回路

Country Status (1)

Country Link
JP (1) JP2003152532A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205577A (ja) * 2010-03-26 2011-10-13 Fujitsu Semiconductor Ltd Pll回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205577A (ja) * 2010-03-26 2011-10-13 Fujitsu Semiconductor Ltd Pll回路

Similar Documents

Publication Publication Date Title
US8085101B2 (en) Spread spectrum clock generation device
US5831483A (en) PLL frequency synthesizer having circuit for controlling gain of charge pump circuit
US6704381B1 (en) Frequency acquisition rate control in phase lock loop circuits
US6873669B2 (en) Clock signal reproduction device
JPH11163720A (ja) Pll回路
US7663417B2 (en) Phase-locked loop circuit
US7459964B2 (en) Switched capacitor filter and feedback system
EP1233519B1 (en) Multiple phase-locked loop circuit
US8310288B2 (en) PLL circuit
KR102376745B1 (ko) 위상 고정 루프 및 그것의 동작 방법
JP3014566B2 (ja) Pll回路
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
KR20050007821A (ko) 적응적 가변 대역폭을 갖는 위상 동기 루프 회로
CN207782771U (zh) 一种锁相环
CN108566199B (zh) 一种锁相环及频率控制方法
KR100255530B1 (ko) 동기 상태 검출 기능을 가지는 위상 동기 루프 회로
JP2003152532A (ja) 位相同期ループ回路
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
JPH11355134A (ja) 位相同期回路
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
JP7472561B2 (ja) 発振回路
US20020021368A1 (en) PLL circuit for CRT monitor horizontal drive signal
JP3270418B2 (ja) Pll回路
KR100920828B1 (ko) 동기 회로
JP3006542B2 (ja) Pll回路