CN101346882B - 相位同步电路 - Google Patents
相位同步电路 Download PDFInfo
- Publication number
- CN101346882B CN101346882B CN2006800494217A CN200680049421A CN101346882B CN 101346882 B CN101346882 B CN 101346882B CN 2006800494217 A CN2006800494217 A CN 2006800494217A CN 200680049421 A CN200680049421 A CN 200680049421A CN 101346882 B CN101346882 B CN 101346882B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- charging current
- value
- frequency
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013016 damping Methods 0.000 claims abstract description 10
- 230000000052 comparative effect Effects 0.000 claims description 8
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims 1
- 230000014509 gene expression Effects 0.000 description 27
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 9
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 9
- 239000000047 product Substances 0.000 description 9
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 6
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 102100039497 Choline transporter-like protein 3 Human genes 0.000 description 4
- 102100039496 Choline transporter-like protein 4 Human genes 0.000 description 4
- 101000889279 Homo sapiens Choline transporter-like protein 3 Proteins 0.000 description 4
- 101000889282 Homo sapiens Choline transporter-like protein 4 Proteins 0.000 description 4
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种相位同步电路,常数决定部(90)决定从充电泵电路(30)输出的充电电流的大小、环路滤波器(40)的时间常数和电压控制振荡器(50)的增益的各常数,以使对于相位同步电路的输入频率的该相位同步电路的自然频率的比例常数和阻尼因数分别成为预定值,并根据该决定来输出各种控制信号。充电泵电路(30)、环路滤波器(40)和电压控制振荡器(50)按照从常数决定部(90)输出的控制信号来分别变更充电电流的大小、时间常数和增益。
Description
技术领域
本发明涉及相位同步电路,尤其涉及根据输入信号频率而自动变更响应常数的自律控制型相位同步电路。
背景技术
信号处理用处理器和运算处理用处理器是成为现代社会信号处理技术核心的LSI(Large Scale Integration(of Circuits):(电路的)大规模集成)。近年来,对这些处理器提出了低耗电和高速工作这两个方面的要求。因此,搭载在这些处理器上的相位同步电路需要生成从非常高速的时钟信号到间歇工作时等非常低速的时钟信号。此外,这些处理器的应用范围广,所以对相位同步电路提供非常宽的频率范围的输入信号。因此,希望搭载在处理器中的相位同步电路具有按照输入信号和输出信号的频率,能自动变更响应常数的功能。具有这样的功能的相位同步电路称作自律控制型相位同步电路。
一般,相位同步电路的自然频率(也称作环路带宽或响应频率)ωn和阻尼因数(damping factor)ξ分别由以下表达式(1)和(2)表示。
其中,Ko是电压控制振荡器的增益,Ip是从充电泵电路输出的充电电流的大小,C是环路滤波器的电容值,R是环路滤波器的电阻值。此外,在输入频率ωin和自然频率ωn之间,以下的表达式(3)的关系成立。
ωin=αωn …(3)
其中,α是比例常数。
在相位同步电路中,优选为输入频率ωin和自然频率ωn之间的关系即比例常数α和阻尼因数ξ与输入频率ωin无关,是恒定的。在以往的自律控制型相位同步电路中,与电压控制振荡器的控制电压联动来控制充电电流的大小和环路滤波器的时间常数,从而针对输入信号频率变动,将比例常数和阻尼因数保持为预定值(例如,参照专利文献1)。
专利文献1:美国专利第5727037号说明书
发明内容
在以往的自律控制型相位同步电路中,针对输入频率的变动,需要以其平方的比例来使充电电流的大小变化。因此,特别是在搭载在处理器中那样的输入频率以数百倍的幅度变化的相位同步电路的情况下,需要以从数十纳安至数百微安的这样的、实际上数万倍的幅度来控制充电电流。
当充电泵电路的工作电流变得过小时,从充电泵电路产生的噪声增大,相位同步电路的颤动(jitter)特性恶化。而当充电泵电路的工作电流变得过大时则引起功耗的增加,并且需要增大构成充电泵电路的晶体管尺寸,从而由于晶体管的寄生电容引起的充电注入噪声而使相位同步电路的颤动特性恶化。
鉴于上述问题,本发明的目的在于在相位同步电路中针对大范围变化的输入频率而实现优异的颤动特性。
为了实现上述课题,本发明采取的办法是作为相位同步电路,包括:比较基准信号和反馈信号的相位的相位比较器;根据相位比较结果,输出充电电流的充电泵电路;对充电电流进行滤波的环路滤波器;按照环路滤波器的输出电压进行振荡的电压控制振荡器;将电压控制振荡器的输出信号分频来生成反馈信号的输出信号分频器;常数决定部,用于决定充电电流的大小、环路滤波器的时间常数和电压控制振荡器的增益的各常数,根据该决定,输出第一至第三控制信号,以使针对输入信号频率的该相位同步电路的自然频率的比例常数和阻尼因数分别变为预定值。其中,充电泵电路能按照第一控制信号,变更充电电流的大小。此外,环路滤波器能按照第二控制信号,变更时间常数。此外,电压控制振荡器能按照第三控制信号,变更增益。
据此,按照相位同步电路的输入信号频率来决定从充电泵电路输出的充电电流的大小、环路滤波器的时间常数和电压控制振荡器的增益的各常数,以使对于该频率的相位同步电路的自然频率的比例常数和阻尼因数分别变为预定值。由此,对于输入频率的变动,没有必要以其平方的比例使充电电流的大小变化,充电电流大小的控制幅度可以比较小。因此,对于大范围变化的输入频率,能取得优异的颤动特性。
上述相位同步电路具有测量输入信号频率的频率计数器,优选为包括接受提供给充电泵电路的偏压而振荡的一次振荡器。具体而言,频率计数器将一次振荡器的输出信号的1个周期的输入信号的脉冲数作为输入信号频率进行计数。
据此,按照环境温度等的变化,相位同步电路的各常数变化,成为输入频率的计数的基准的一次振荡器的振荡频率也按照该环境变化而变动,所以相位同步电路各常数的变动被一次振荡器的振荡频率的变动所抵消。因此,能提高对环境温度的变化等的可靠性。
此外,具体而言,一次振荡器包括:电容;比较该电容的电压和第一基准电压的大小的第一比较器;比较该电容的电压和第二基准电压的大小的第二比较器;接受第一和第二比较器的比较结果的RS触发器;按照RS触发器的倒相输出和非倒相输出,以与上述偏压对应的大小的电流来进行该电容的充电的充电泵电路。
具体而言,常数决定部包括:按照输入信号频率,从多个值中选择任意一个作为增益的增益选择部;根据充电电流的基准值乘以输入信号频率的对基准值(ratio-to-reference)的平方值及被选择的增益的对基准值的倒数而得到的值(乘积)即第一值,来决定充电电流的大小的充电电流决定部;根据时间常数的基准值乘以输入信号频率的对基准值的倒数而得到的值(乘积)即第二值,来决定时间常数的时间常数决定部。
输出信号分频器能变更分频比。而且,充电电流决定部根据上述第一值乘以该分频比的对基准值而得到的值(乘积)来决定充电电流的大小。
此外,上述相位同步电路包括将输入信号分频来生成基准信号的输入信号分频器。在此,输入信号分频器能变更分频比。此外,充电电流决定部根据上述第一值乘以该分频比的对基准值的倒数的平方而得到的值(乘积)来决定充电电流的大小。此外,时间常数决定部根据上述第二值乘以该分频比的对基准值而得到的值(乘积)来决定时间常数。
此外,环路滤波器能按照第三控制信号来变更电阻值,并且能按照第四控制信号来变更电容值。此外,常数决定部具有按照输入信号频率,作为环路滤波器的电容值,从多个值中选择任意一个的电容值选择部;决定环路滤波器的电容值,根据该决定,输出第四控制信号。此外,充电电流决定部根据上述第一值乘以被选择的电容值的对基准值而得到的值(乘积)来决定充电电流的大小。此外,时间常数决定部根据上述第二值乘以被选择的电容值的对基准值的倒数而得到的值(乘积)来决定环路滤波器的电阻值。
此外,常数决定部包括按照输入信号频率,从多个值中选择任意一个作为比例常数的比例常数选择部。此外,充电电流决定部根据上述第一值乘以被选择的电容值的对基准值的平方的倒数而得到的值(乘积)来决定充电电流的大小。此外,时间常数决定部根据上述第二值乘以被选择的比例常数的对基准值而得到的值(乘积)来决定时间常数。
而环路滤波器具有开关电容滤波器。具体而言,开关电容滤波器由输入信号控制。
如上上述,根据本发明,对于相位同步电路的输入频率的变动,用其一次方的级别控制充电电流的大小,所以能抑制由充电电流的大小控制引起的颤动特性的恶化,实现优异的颤动特性。
附图说明
图1是第一实施方式的相位同步电路的结构图。
图2是充电泵电路的内部结构图。
图3是环路滤波器的内部结构图。
图4是电压控制振荡器的内部结构图。
图5是一次振荡器的内部结构图。
图6是一次振荡器的振荡波形图。
图7是频率计数器的内部结构图。
图8是常数决定部的内部结构图。
图9是表示第一实施方式的相位同步电路的响应特性的曲线图。
图10是第二实施方式的相位同步电路的结构图。
图11是环路滤波器的内部结构图。
图12是常数决定部的内部结构图。
图13是第三实施方式的相位同步电路的结构图。
图14是环路滤波器的内部结构图。
符号的说明:
10-分频器(输入信号分频器);20-相位比较器;30-充电泵电路;40、40A、40B-环路滤波器;401-开关电容滤波器;50-电压控制振荡器;60-分频器(输出信号分频器);70-一次振荡器;701-电容;702-比较器(第一比较器);703-比较器(第二比较器);704-RS触发器;705-充电泵电路;80-频率计数器;90、90A-常数决定部;91-增益选择部;93、93A-充电电流决定部;94、94A-时间常数决定部;95-电容值选择部;92-比例常数选择部。
具体实施方式
下面,参照附图来说明用于实施本发明的最佳方式。
(第一实施方式)
图1表示第一实施方式的相位同步电路的结构。本相位同步电路具有:将输入信号CKin分频,生成基准信号CKref的分频器10;比较基准信号CKref和反馈信号CKdiv的相位的相位比较器20;根据该相位比较结果(信号UP和DN),输出充电电流Ip(以下,有时使用Ip作为充电电流的大小)的充电泵电路30;对充电电流Ip进行滤波的环路滤波器40;按照环路滤波器40的输出电压Vc而进行振荡的电压控制振荡器50;将电压控制振荡器50的输出信号CKout分频,生成反馈信号CKdiv的分频器60;接受提供给充电泵电路的偏压Vb并进行振荡的一次振荡器70;对一次振荡器70的输出信号CK0的1个周期的输入信号CKin的脉冲数进行计数的频率计数器80;决定该相位同步电路的各常数的常数决定部90。
分频器10能按照所输入的分频比设定值M,变更分频比(1/M)而构成。同样,分频器60能按照所输入的分频比设定值N,变更分频比(1/N)而构成。此外,充电泵电路30能按照控制信号CTL1,变更充电电流Ip的大小而构成。环路滤波器40能按照控制信号CTL2,变更时间常数而构成。电压控制振荡器50能按照控制信号CTL3,变更增益而构成。这些控制信号CTL1、CTL2和CTL3根据从频率计数器80输出的计数值ω和分频比设定值M和N,从常数决定部90输出。
图2表示充电泵电路30的内部结构例。本例的充电泵电路30按照控制信号CTL1,连接在偏压Vb的输入端子上的NMOS晶体管的个数发生变化而构成。充电电流Ip的大小按照偏压Vb的输入端子上连接的NMOS晶体管个数而变化。
图3表示环路滤波器40的内部结构例。本例的环路滤波器40按照控制信号CTL2,并联连接的电阻个数发生变化而构成。环路滤波器40的时间常数按照并联连接的电阻个数而变化。
图4表示电压控制振荡器50的内部结构例。本例的电压控制振荡器50具有电压电流转换器501、电流镜电路502和反相传输链振荡器503。控制电压Vc由电压电流转换器501转换为电流,由电流镜电路502反射的电流驱动反相传输链振荡器503。电压电流转换器501按照控制信号CTL3,连接在控制电压Vc的输入端子上的NMOS晶体管的个数发生变化而构成。电压控制振荡器50的增益按照连接在控制电压Vc的输入端子上的NMOS晶体管个数而变化。
图5表示一次振荡器70的内部结构例。本例的一次振荡器70具有电容701、比较电容701的电压和基准电压REFH的大小的比较器702、比较电容701的电压和基准电压REFL(其中,REFH>REFL)的大小的比较器703、接受比较器702和703的比较结果的RS触发器704、按照RS触发器704的倒相输出和非倒相输出,对电容701以与偏压Vb对应大小的电流进行充放电的充电泵电路705。RS触发器704的倒相输出和非倒相输出中的任意一个成为一次振荡器70的输出信号CK0。图6表示一次振荡器70的振荡波形。一次振荡器70的振荡波形成为在基准电压REFH和REFL之间变化的三角波。而且,当电容701的电容值为C0、充电泵电路705的输出电流的大小为I0时,一次振荡器70的振荡频率ω0如以下表达式(4)那样表示。
图7表示频率计数器80的内部结构例。本例的频率计数器80具有对输入信号CKin(频率ωin)的脉冲数计数的计数器801、和用一次振荡器70的输出信号CK0锁存计数器801的计数值CNT的锁存电路802。即频率计数器80对一次振荡器70的输出信号CK0(频率ω0)的1个周期的输入信号CKin的脉冲数计数,将该计数值ω输出。因此,计数值ω由以下表达式(5)表示。
在本相位同步电路中,当考虑分频器10和60的分频比时,表达式(1)和(2)按以下表达式(6)和(7)变换。
在此,当设输入频率ωin的基准值为ωref、增益Ko的基准值为Kref,分频比1/M和1/N的基准值为1/Mref和1/Nref,比例常数α的基准值为αref,充电电流Ip的基准值为Iref,环路滤波器40的电阻值R的基准值为Rref时,充电电流Ip和电阻值R有以下表达式(8)和(9)成立。
其中,表达式(6)和(7)的ωin在表达式(8)和(9)中,被置换为从频率计数器80输出的计数值ω。此外,α(ω)是把计数值ω作为变量,返回比例常数α的函数,Ko(ω)是把计数值ω作为变量,返回增益Ko的函数。
常数决定部90按照表达式(8)和(9),输出对充电电流Ip的大小进行控制的控制信号CTL1、控制环路滤波器40的时间常数的控制信号CTL2、控制电压控制振荡器50的增益的控制信号CTL3。图8表示常数决定部90的内部结构例。本例的常数决定部90具有增益选择部91、比例常数选择部92、充电电流决定部93和时间常数决定部94。
增益选择部91输出表示与计数值ω对应的增益Ko的控制信号CTL2。即增益选择部91实现上述函数Ko(ω)。同样,比例常数选择部92输出表示与计数值ω对应的比例常数α的信号。即比例常数选择部92实现上述函数α(ω)。具体而言,增益选择部91和比例常数选择部92分别能用针对计数值ω而输出离散值的查找表实现。
充电电流决定部93由多个乘法器901、多个平方运算电路902和倒数运算器903构成,其接受计数值ω、分频比设定值M和N、增益选择部91的输出、比例常数选择部92的输出,按照表达式(8),输出针对计数值ω的充电电流Ip的大小进行控制的控制信号CTL1。时间常数决定部94由多个乘法器901和倒数运算器903构成,接受计数值ω、分频比设定值M和N、比例常数选择部92的输出,按照表达式(9),输出针对计数值ω的环路滤波器40的时间常数进行控制的控制信号CTL2。在充电电流决定部93和时间常数决定部94,内部输入的ωref等各种基准值存储在寄存器组中。
须指出的是,上述常数决定部90的结构仅仅是一个例子,实现表达式(8)和(9)的电路结构还可以考虑其他各种结构。此外,也可以用处理器等通过数值计算分别计算充电电流Ip的大小、环路滤波器40的时间常数和电压控制振荡器50的增益。
图9是表示本相位同步电路的响应特性的曲线图。当输入信号CKin的频率ωin变化时,则计数值ω就变化,相应地相位同步电路的各常数发生变更。其结果是,电压控制振荡器50的控制电压Vc发生变化而收敛在预定值,使得与输入信号CKin的相位同步。
但是,在一般的相位同步电路中,环境温度等变化时,充电电流Ip的大小和各种电容值发生变化导致响应特性发生变化。而本相位同步电路根据按照一次振荡器70的振荡频率ω0而变动的频率计数器80的计数值ω,控制各常数,所以如下述那样可靠性(robustness)优异。例如,当由于环境温度的变化等,充电电流Ip变大(或小)时,一次振荡器70的电流I0也变大(或小)。当电流I0变大(或小)时,一次振荡器70的振荡频率ω0就变大(或小),频率计数器80的计数值ω就变小(或大)。其结果是,通过常数决定部90控制充电电流Ip的值变小(或大),抵消充电电流Ip的变动。
此外,当一次振荡器70和环路滤波器40安装在相同芯片上时,一次振荡器70的电容701的电容值C0和环路滤波器40的电容值C就以相同的比例变动。因此,例如当环路滤波器40的电容值C变小(或大)时,一次振荡器70的电容701的电容值C0也以与该相同的比例变小(或变大)。当电容701的电容值C0减小,一次振荡器70的振荡频率ω0变大(或变小),频率计数器80的计数值ω就变小(或变大)。其结果是,通过常数决定部90进行控制以使充电电流Ip的值变小(或变大),在表达式(6)中,环路滤波器40的电容值C的变动由充电电流Ip的控制抵消。
此外,对充电泵电路30和一次振荡器70提供公共的偏压,抵消伴随着偏压变动的充电电流Ip的变动。理所当然,通过从基准电压源供给偏压Vb,从而抑制针对环境温度等变化的偏压特性。
以上,根据本实施例,输入频率变化时,不仅控制充电电流的大小还同时控制电压控制振荡器的增益,所以充电电流大小的变化幅度可以比较小。例如,当输入频率在100倍的范围内变化时,使电压控制振荡器的增益在16倍的范围内可变,由此充电电流的变化的幅度为625倍(=1002/16)即可。即充电电流大小的变化比例相对于输入频率的变动为其一次方的程度。据此,可以不使用微小的充电电流,另外,也没必要特别增大构成充电泵电路的晶体管尺寸,所以能避免相位同步电路的颤动特性恶化。
须指出的是,分频器10和60的分频比和比例常数α都是固定值。此外,也可以省略分频器10。另外,如果不考虑上述可靠性(robustness),可以代替一次振荡器70而使用水晶振荡器。此外,如果从外部对相位同步电路提供关于输入信号频率信息,也可以省略频率计数器80。
此外,也能代替输入信号CKin而对频率计数器80输入基准信号CKref。但是,基于频率计数器80的频率计数的精度恶化,所以优选为将输入分频器10的信号即输入信号CKin输入频率计数器80。
(第二实施方式)
在表达式(6)中,电容值C也可变,因此能进一步减小充电电流的变化幅度。图10表示第二实施方式的相位同步电路的结构。本相位同步电路使电容值C可变。具体而言,本相位同步电路具有与第一实施方式的相位同步电路不同结构的环路滤波器40A和常数决定部90A。环路滤波器40A能按照控制信号CTL2和CTL4而变更时间常数。控制信号CTL4从常数决定部90输出。以下,只说明与第一实施方式不同之处。
图11表示环路滤波器40A的内部结构例。本例的环路滤波器40A按照控制信号CTL2,并联连接的电阻个数发生变化,并且按照控制信号CTL4并联连接的电容个数发生变化。环路滤波器40A的时间常数按照并联连接的电阻和电容个数而变化。
在表达式(6)中,当电容值C可变,则表达式(8)和(9)成为以下表达式(10)和(11)。
其中,Cref是电容值C的基准值,C(ω)是把计数值ω作为变量而返回电容值C的函数。
图12表示常数决定部90A的内部结构例。本例的常数决定部90A在图8所示的常数决定部90上追加了电容值选择部95。电容值选择部95输出表示与计数值ω对应的电容值C的控制信号CTL4。即电容值选择部95实现上述的函数C(ω)。具体而言,电容值选择部95能用针对计数值ω而输出离散值的查找表实现。
充电电流决定部93A按照表达式(10),输出针对计数值ω的充电电流Ip的大小进行控制的控制信号CTL1。时间常数决定部94A按照表达式(11),输出针对计数值ω的环路滤波器40的电阻值进行控制的控制信号CTL2。在充电电流决定部93A和时间常数决定部94A,内部输入的基准值Cref存储在寄存器组中。
须指出的是,上述常数决定部90A的结构是一个例子,实现表达式(10)和(11)的电路结构还可以考虑其他各种结构。此外,也可以用处理器等通过数值计算,分别计算充电电流Ip的大小、环路滤波器40A的电阻值和电容值以及电压控制振荡器50的增益。
根据本实施例,当输入频率变化时,也同时控制电容值和电压控制振荡器的增益,所以充电电流大小的变化幅度比第一实施方式时更小。例如,输入频率在100倍的范围内变化时,电容值和电压控制振荡器的增益分别在16倍的范围内可变,充电电流的变化幅度约为39倍(=1002/16/16)。
(第三实施方式)
图13表示第三实施方式的相位同步电路的结构。本相位同步电路中设置有由开关电容滤波器构成的环路滤波器40B以代替第一实施方式的相位同步电路中的环路滤波器40。以下,只说明与第一实施方式的不同点。
图14表示环路滤波器40B的内部结构例。本例的环路滤波器40B具有由基准信号CKref控制的开关电容滤波器401。开关电容滤波器401的截止频率与基准信号CKref的频率即ωin/M成比例,所以在表达式(7)中,输入频率ωin的变化和电阻值R的变化相抵消,阻尼因数ξ保持一定。因此,在常数决定部90,没必要生成用于控制环路滤波器40B的时间常数的信号,从而简化了电路。
须指出的是,也可以代替基准信号CKref而用输入信号CKin控制开关电容滤波器401。此外,也能用电压控制振荡器50的输出信号CKout控制开关电容滤波器401,但是在相位同步电路的起动时,不输出输出信号CKout,开关电容滤波器401不工作,所以优选为用输入信号CKin或基准信号CKref来控制。
工业可利用性
本发明的相位同步电路对大幅度变化的输入频率呈现优异的颤动特性,所以作为搭载在信号处理用处理器或计算处理用处理器等中并生成上述处理器的同步信号的相位同步电路是有用的。
Claims (10)
1.一种相位同步电路,包括:测量输入信号频率的频率计数器;接受从外部提供的偏压而进行振荡的一次振荡器;被提供上述输入信号的频率与上述一次振荡器的频率之比而输出第一控制信号、第二控制信号和第三控制信号的常数决定部;被提供与上述输入信号对应的基准信号而进行与反馈信号相位比较的相位比较器;根据该相位比较结果来输出充电电流并能按照上述第一控制信号来变更上述充电电流的大小的充电泵电路;对上述充电电流进行滤波并能按照上述第二控制信号来变更时间常数的环路滤波器;按照上述环路滤波器的输出电压进行振荡并能按照上述第三控制信号来变更增益的电压控制振荡器;以及对上述电压控制振荡器的输出信号进行分频来生成上述反馈信号的输出信号分频器,
上述相位同步电路的特征在于:
根据上述偏压使上述充电泵电路的充放电电流值不同。
2.根据权利要求1所述的相位同步电路,其特征在于:
上述环路滤波器具有开关电容滤波器。
3.根据权利要求2所述的相位同步电路,其特征在于:
上述开关电容滤波器被上述输入信号控制。
4.一种相位同步电路,包括比较基准信号和反馈信号的相位的相位比较器;根据该相位比较结果来输出充电电流的充电泵电路;对上述充电电流进行滤波的环路滤波器;按照上述环路滤波器的输出电压进行振荡的电压控制振荡器;以及对上述电压控制振荡器的输出信号进行分频来生成上述反馈信号的输出信号分频器;
所述相位同步电路的特征在于:
上述充电泵电路能按照第一控制信号来变更上述充电电流的大小,
上述环路滤波器能按照第二控制信号来变更时间常数;
上述电压控制振荡器能按照第三控制信号来变更增益;
上述相位同步电路包括:
常数决定部,其用于决定上述充电电流的大小、上述环路滤波器的时间常数和上述电压控制振荡器的增益,以使针对输入信号频率的上述相位同步电路的自然频率的比例常数和阻尼因数分别成为预定值,并根据该决定来输出上述第一控制信号、上述第二控制信号和上述第三控制信号;和
测量上述输入信号频率的频率计数器,
接受提供给上述充电泵电路的偏压而进行振荡的一次振荡器,
上述频率计数器将上述一次振荡器的输出信号的每一个周期的上述输入信号的脉冲数作为上述输入信号频率来进行计数。
5.根据权利要求4所述的相位同步电路,其特征在于:
上述一次振荡器包括:
电容;
比较上述电容的电压和第一基准电压的大小的第一比较器;
比较上述电容的电压和第二基准电压的大小的第二比较器;
接受上述第一比较器和上述第二比较器的比较结果的RS触发器;以及
按照上述RS触发器的倒相输出和非倒相输出,以其大小与上述偏压相对应的电流来进行上述电容的充放电的充电泵电路。
6.一种相位同步电路,包括比较基准信号和反馈信号的相位的相位比较器;根据该相位比较结果来输出充电电流的充电泵电路;对上述充电电流进行滤波的环路滤波器;按照上述环路滤波器的输出电压进行振荡的电压控制振荡器;以及对上述电压控制振荡器的输出信号进行分频来生成上述反馈信号的输出信号分频器;
所述相位同步电路的特征在于:
上述充电泵电路能按照第一控制信号来变更上述充电电流的大小,
上述环路滤波器能按照第二控制信号来变更时间常数;
上述电压控制振荡器能按照第三控制信号来变更增益;
上述相位同步电路包括常数决定部,其用于决定上述充电电流的大小、上述环路滤波器的时间常数和上述电压控制振荡器的增益,以使针对输入信号频率的上述相位同步电路的自然频率的比例常数和阻尼因数分别成为预定值,并根据该决定来输出上述第一控制信号、上述第二控制信号和上述第三控制信号;
上述常数决定部包括:
按照上述输入信号频率,从多个值中选择任意一个值作为上述增益的增益选择部;
根据第一值来决定上述充电电流的大小的充电电流决定部,其中该第一值是充电电流的基准值乘以上述输入信号频率的对基准值的平方和上述被选择的增益的对基准值的倒数而得到的值;以及
根据第二值来决定上述时间常数的时间常数决定部,其中该第二值是时间常数的基准值乘以上述输入信号频率的对基准值的倒数而得到的值。
7.根据权利要求6所述的相位同步电路,其特征在于:
上述输出信号分频器能变更分频比,
上述充电电流决定部根据上述第一值乘以上述分频比的对基准值而得到的值来决定上述充电电流的大小。
8.根据权利要求6所述的相位同步电路,其特征在于:
包括将上述输入信号分频来生成上述基准信号的输入信号分频器;
上述输入信号分频器能变更分频比,
上述充电电流决定部根据上述第一值乘以上述分频比的对基准值的倒数的平方而得到的值来决定上述充电电流的大小,
上述时间常数决定部根据上述第二值乘以上述分频比的对基准值而得到的值来决定上述时间常数。
9.根据权利要求6所述的相位同步电路,其特征在于:
上述环路滤波器能按照上述第二控制信号变更电阻值,并且能按照第四控制信号变更电容值,
上述常数决定部包括:按照上述输入信号频率,从多个值中选择任意一个值作为上述环路滤波器的电容值的电容值选择部,上述常数决定部决定上述环路滤波器的电容值,并根据该决定来输出上述第四控制信号,
上述充电电流决定部根据上述第一值乘以上述被选择的电容值的对基准值而得到的值来决定上述充电电流的大小,
上述时间常数决定部根据上述第二值乘以上述被选择的电容值的对基准值的倒数而得到的值来决定上述环路滤波器的电阻值。
10.根据权利要求6所述的相位同步电路,其特征在于:
上述常数决定部具有:按照上述输入信号频率,从多个值中选择任意一个值作为上述比例常数的比例常数选择部,
上述充电电流决定部根据上述第一值乘以上述被选择的比例常数的对基准值的平方的倒数而得到的值来决定上述充电电流的大小;
上述时间常数决定部根据上述第二值乘以上述被选择的比例常数的对基准值而得到的值来决定上述时间常数。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP375323/2005 | 2005-12-27 | ||
JP2005375323 | 2005-12-27 | ||
PCT/JP2006/321271 WO2007074577A1 (ja) | 2005-12-27 | 2006-10-25 | 位相同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101346882A CN101346882A (zh) | 2009-01-14 |
CN101346882B true CN101346882B (zh) | 2012-08-08 |
Family
ID=38217803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800494217A Expired - Fee Related CN101346882B (zh) | 2005-12-27 | 2006-10-25 | 相位同步电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7978013B2 (zh) |
JP (1) | JP4754580B2 (zh) |
CN (1) | CN101346882B (zh) |
WO (1) | WO2007074577A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5143602B2 (ja) * | 2008-03-26 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 位相同期回路 |
JP5549313B2 (ja) * | 2010-03-26 | 2014-07-16 | 富士通セミコンダクター株式会社 | Pll回路 |
JP5053413B2 (ja) * | 2010-05-11 | 2012-10-17 | 株式会社半導体理工学研究センター | 同期回路 |
US9401722B2 (en) * | 2011-06-20 | 2016-07-26 | Texas Instruments Incorporated | Autoconfigurable phase-locked loop which automatically maintains a constant damping factor and adjusts the loop bandwidth to a constant ratio of the reference frequency |
EP3197056B1 (en) * | 2016-01-25 | 2018-08-01 | Nxp B.V. | Phase locked loop circuits |
GB2566116B (en) * | 2017-08-29 | 2020-10-07 | Cirrus Logic Int Semiconductor Ltd | Temperature monitoring using locked loop circuits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163184A (en) * | 1998-12-09 | 2000-12-19 | Lucent Technologies, Inc. | Phase locked loop (PLL) circuit |
CN1409572A (zh) * | 2001-09-14 | 2003-04-09 | 日本电气株式会社 | 移动电话中的锁相环合成器 |
CN1578150A (zh) * | 2003-07-22 | 2005-02-09 | 夏普株式会社 | 相位同步电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940011436B1 (ko) * | 1989-04-19 | 1994-12-15 | 가부시끼가이샤 히다찌세이사꾸쇼 | 자기디스크 기억장치 |
JP3388205B2 (ja) * | 1989-10-30 | 2003-03-17 | 株式会社日立製作所 | 磁気ディスク記憶装置 |
JPH03163912A (ja) * | 1989-11-21 | 1991-07-15 | Mitsubishi Electric Corp | Pll周波数シンセサイザ回路 |
WO1993005578A1 (en) * | 1991-08-30 | 1993-03-18 | Fujitsu Limited | Frequency synthesizer |
JP3446425B2 (ja) * | 1995-10-20 | 2003-09-16 | 三菱電機株式会社 | 周波数同期回路 |
US5727037A (en) * | 1996-01-26 | 1998-03-10 | Silicon Graphics, Inc. | System and method to reduce phase offset and phase jitter in phase-locked and delay-locked loops using self-biased circuits |
JPH11308105A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | Pll周波数シンセサイザ |
US6693496B1 (en) * | 2002-03-13 | 2004-02-17 | Genesis Microchip Inc. | Method and system for low power, low jitter, wide range, self-adaptive multi-frequency phase locked loop |
US6624674B1 (en) * | 2002-04-23 | 2003-09-23 | Intel Corporation | Method and apparatus for reducing variations on damping factor and natural frequency in phase locked loops |
US7405630B2 (en) * | 2005-09-30 | 2008-07-29 | Broadcom Corporation | Frequency synthesizer with improved spurious performance |
-
2006
- 2006-10-25 WO PCT/JP2006/321271 patent/WO2007074577A1/ja active Application Filing
- 2006-10-25 CN CN2006800494217A patent/CN101346882B/zh not_active Expired - Fee Related
- 2006-10-25 US US12/096,664 patent/US7978013B2/en not_active Expired - Fee Related
- 2006-10-25 JP JP2007551861A patent/JP4754580B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163184A (en) * | 1998-12-09 | 2000-12-19 | Lucent Technologies, Inc. | Phase locked loop (PLL) circuit |
CN1409572A (zh) * | 2001-09-14 | 2003-04-09 | 日本电气株式会社 | 移动电话中的锁相环合成器 |
CN1578150A (zh) * | 2003-07-22 | 2005-02-09 | 夏普株式会社 | 相位同步电路 |
Also Published As
Publication number | Publication date |
---|---|
WO2007074577A1 (ja) | 2007-07-05 |
US7978013B2 (en) | 2011-07-12 |
US20090278614A1 (en) | 2009-11-12 |
CN101346882A (zh) | 2009-01-14 |
JPWO2007074577A1 (ja) | 2009-06-04 |
JP4754580B2 (ja) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101346882B (zh) | 相位同步电路 | |
US6829318B2 (en) | PLL synthesizer that uses a fractional division value | |
US5774023A (en) | Adaptive phase locked loop system with charge pump having dual current output | |
US8237482B2 (en) | Circuit and method for generating a clock signal | |
Hwang et al. | A digitally controlled phase-locked loop with a digital phase-frequency detector for fast acquisition | |
US9300247B2 (en) | RC oscillator with additional inverter in series with capacitor | |
EP1777807B1 (en) | Voltage-controlled oscillator with stable gain over a wide frequency range | |
KR100251263B1 (ko) | 주파수 체배 회로 | |
CN1628294A (zh) | 使用自由振荡式环形振荡器的任意波形合成器 | |
CN1897463B (zh) | 压控振荡器电路和锁相环(pll)电路 | |
CN110324038A (zh) | 使用锁相环来快速建立斜坡生成 | |
CN101258680A (zh) | 减少分数n锁相环中瞬时响应的系统和方法 | |
US6686806B2 (en) | Ring VCO based on RC timing | |
CN102197598A (zh) | 用于精确相移测量的系统和方法 | |
KR20220085971A (ko) | 오실레이터 및 그 구동 방법 | |
KR100220758B1 (ko) | 디지탈 주파수 제어회로, 위상제어회로, 위상동기 루프회로 및 이중 하나를 갖는 반도체 장치 | |
US6346833B1 (en) | Frequency multiplier circuit | |
US6975695B1 (en) | Circuit for correction of differential signal path delays in a PLL | |
KR100209739B1 (ko) | 주파수 발생장치 | |
JPH0224416B2 (zh) | ||
JP2009118362A (ja) | A−d変換装置 | |
Fernandes et al. | The effect of mismatch and disturbances on the quadrature relation of a cross-coupled relaxation oscillator | |
KR101548256B1 (ko) | 인젝션 락킹 기반 링오실레이터의 피브이티 변화 교정을 위한 장치 및 방법 | |
US11606097B2 (en) | PLL circuit using intermittent operation amplifier | |
US5021751A (en) | Quadrature oscillator network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120808 Termination date: 20131025 |