CN101258680A - 减少分数n锁相环中瞬时响应的系统和方法 - Google Patents

减少分数n锁相环中瞬时响应的系统和方法 Download PDF

Info

Publication number
CN101258680A
CN101258680A CNA2006800182183A CN200680018218A CN101258680A CN 101258680 A CN101258680 A CN 101258680A CN A2006800182183 A CNA2006800182183 A CN A2006800182183A CN 200680018218 A CN200680018218 A CN 200680018218A CN 101258680 A CN101258680 A CN 101258680A
Authority
CN
China
Prior art keywords
charge pump
pll
electric current
little electric
adapt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800182183A
Other languages
English (en)
Inventor
阿尔曼多·J·冈萨雷斯
约瑟夫·A·查拉斯卡
瓦季姆·杜博夫
威廉·J·马丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN101258680A publication Critical patent/CN101258680A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

公开了一种用来减少锁相环(PLL)(100)中瞬时响应的系统和方法。该系统包括适配模式电荷泵(204)、普通模式电荷泵(206)和使用受控微电流(208)、(210)应用于那些电荷泵上以使PLL(100)的瞬时响应最小化。

Description

减少分数N锁相环中瞬时响应的系统和方法
技术领域
本发明一般涉及锁相环，更具体地涉及减少在这类环路中使用的频率合成器电荷泵中产生的瞬时响应。
背景技术
锁相环(PLL)电路被应用于高速通信设备和电子测试仪器以在精确和稳定的频率上生成连续波信号。锁相环电路通常包括参考频率、合成器和压控振荡器(VCO)。两种已知在PLL电路中使用的合成器是整数N合成器和分数N合成器。整数N合成使用全体整数来合成参考频率，所以与分数N合成相比，提供了较粗的分辨率，分数N合成为更细的分辨率使用分数级别。
在高速通信设备的设计中，减少PLL电路中的锁定时间一直是至关重要的。一种减少锁定时间的技术包括在分数N合成器中使用常(速)电荷泵和更快(速)电荷泵以提供更快速的信号捕捉。遗憾地是，使用两种不同的电荷泵产生了切换(transition)，也被称为切换干扰(glitch)，这会对锁定时间产生不利的影响。所以，需要最小化或消除切换干扰，这将提高分数N锁相环的性能。
附图说明
本发明通过实例来说明并且不受限于附图，附图中相似的标识符号指示相似的单元，并且其中：
图1是说明根据本发明的锁相环(PLL)的框图；
图2是说明根据本发明的图1的电荷泵的框图；并且
图3是根据本发明的用来使锁相环中瞬时响应最小化的方法的流程图。
具体实施方式
提供本公开，对做出和使用根据本发明的各种实施例的最佳模式进行进一步、可用方式的解释。本公开用于增强对本发明的发明原理和有利点的理解和评价，而不是以任何方式限制本发明。本发明仅由所附的权利要求(包括在本申请未结案期间的任何修改)以及授权的权利要求的所有等同物所限定。
进一步说明的是，相关术语(如果有的话)，例如第一和第二、顶部和底部等，仅用来将一个实体或动作与其他相区别，并不一定要求或意指这类实体或动作之间的任何实际关系或顺序。
简单地说，根据本发明，这里提供了用来减少锁相环(PLL)中的瞬时响应的系统和方法。按本发明构成的PLL包括分数N合成器，其中，该合成器包括提供适配电荷泵工作模式和普通电荷泵工作模式的电荷泵。在每种工作模式期间，选择性地在预定的时间段加上微电流(tricklecurrent)，使锁定时间最小化并使PLL响应线性化。
图1是说明按本发明工作的锁相环(PLL)100的框图。PLL 100包括参考源118、分数-N合成器120、环路滤波器106和生成VCO输出114的压控振荡器(VCO)108。分数-N合成器由相位检测器102、电荷泵104、以及具有∑-Δ调制器功能的环路除法器110所组成。根据本发明，电荷泵104同时提供锁定时间的减少和对PLL 100的线性化。
图2是说明既有适配模式电荷泵204又有普通模式电荷泵206的电荷泵104的框图。第一微电流源208用来将电流加到适配模式电荷泵204上，并且第二微电流源210用来将电流加到普通模式电荷泵206上。适配模式的持续时间由计时器所控制，这样将参考和反馈频率信号112、116以宽环路带宽形式进行相位锁定。在PLL 100从适配模式中切换出来并进入普通模式后，环路带宽变得更窄，使得频谱噪声减少。在适配模式电荷泵204工作期间，普通模式电荷泵206可能工作或不工作。
同时参考图1和图2，相位检测器102接收两路输入信号：参考频率信号112和反馈频率信号116。相位检测器102将反馈频率信号116的相位与参考频率信号112的相位相比较。如果反馈频率信号116的相位领先于参考频率信号112的相位，相位检测器102产生宽度与相位差成比例的下降信号脉冲。电荷泵输出105通过环路滤波器106进行滤波。电荷泵104用宽度与下降信号脉冲相似的吸入电流(sink current)脉冲101对来自于相位检测器102的下降信号脉冲进行响应。环路滤波器106用与吸入电流脉冲中的电荷量成比例的电压下降的增加对吸入电流脉冲101进行响应，这又使得VCO 108的输出频率下降，于是就将反馈频率源的相位拉得更接近于参考频率源112的相位。
另一方面，如果反馈频率信号116的相位滞后于参考频率信号112的相位，相位检测器102产生宽度与相位差成比例的上升信号脉冲。电荷泵104用宽度与上升信号脉冲相似的源电流脉冲103响应来自于相位检测器102的上升信号脉冲。环路滤波器106用与源电流脉冲之中电荷量成比例的电压上升的增加对电荷泵104的源电流脉冲103进行响应，这又使得VCO 108的输出频率上升，于是将反馈频率信号116的相位推得更接近于参考频率信号112的相位。这种将反馈频率源的相位拉和推得更接近于参考频率源112相位的过程一直持续到平均相位差变得小得可以忽略不计为止。
在适配工作模式中，高上升和下降电流流过适配模式电荷泵204。在普通工作模式中，低上升和下降电流流过普通模式电荷泵206。由适配模式电荷泵204产生的上升和下降电流的幅度要大于由普通模式电荷泵206产生的上升和下降电流。通过计时器或其他计时控制装置对适配模式和普通模式的持续时间进行编程。在预定的时间段内将微电流选择性施加于每个电荷泵，提供了在适配模式期间的宽环路带宽和更快锁定时间以及在普通模式期间的窄环路带宽和较低频谱噪声的有利点。
除法器110的∑-Δ调制器功能获得具有分数(分数N)部分的时间平均除数。∑-Δ调制器的阶决定除法器110的输出116产生的噪声频谱形态如何。
在运行中，加在适配模式电荷泵206之上的第一微电流优选地与适配模式电荷泵206的峰值电流成比例，并且在整个适配时间上随时变化。加到普通模式电荷泵204的第二微电流的幅度优选地与普通模式电荷泵204的峰值成比例。微电流与峰值电流的比例取决于除法器110的∑-Δ调制器部分的阶和实现的平均除数。
图3说明根据本发明的用来使PLL 100中的瞬时响应最小化的方法的流程图。在步骤302和304，相位检测器102接收来自参考源118的参考频率信号和来自环路除法器110的反馈频率信号。在步骤306，适配和延时计时器启动。在步骤308，启用电荷泵104的适配模式部分，并且在步骤310将延时计时器与预定的计时门限相比较。适配模式电荷泵保持启用直到如延时计时器之类的时间到期。一旦在步骤310超过延时计时器门限，在步骤312将微电流加到适配模式电荷泵之上。
在步骤312当将微电流加到适配模式电荷泵上时，将适配计时器与预定的计时门限相比较。适配模式微电流将持续加到适配电荷泵之上直到适配计时器到期为止。一旦在步骤314时间段到期，在步骤316将适配模式电荷泵和适配模式微电流断开。作为对适配模式电荷泵和适配模式微电流断开的响应，在步骤318，将普通模式电荷泵接通并加上普通模式微电流。
适配模式微电流和普通模式微电流的延时和选择性施加，在保持线性的同时，显著减少了PLL 100的相位锁定时间。因此实现了适配到普通模式的切换干扰的减少。图4说明的时序图400总结了用于适配和普通模式工作的时序切换。在404启用适配模式电荷泵402用于预定适配时间406。当预定延时408到期时，在412将第一微电流410(适配模式微电流)施加于适配模式电荷泵。在适配时间406到期时，将第一微电流断开，通过在420将第二(普通模式)微电流418施加到普通电荷泵414上(情形1)，从而在416将PLL切换到普通模式工作。可选地(情形2)，在424，在与有第二微电流426在428施加到适配模式电荷泵402上相同的时刻404，可将普通电荷泵422接通。于是，在适配时间406的开始或结束时可启用普通电荷泵。在每种情形中，将适配电荷泵接通并将施加适配微电流延时。
相应地，将第一和第二微电流分别加到适配模式电荷泵204和普通模式电荷泵206上是有益于减少瞬时响应的有效工具。将第一/适配微电流加到适配模式电荷泵204的应用优化了PLL系统的锁定时间。将第二微电流加到普通模式电荷泵206使相位检测器/电荷泵线性化以便在分数-N合成器之中使用并使第一微电流的任何有害影响最小化。
本公开希望解释如何实现和使用根据本发明的不同实施例，而不是限制本发明真正、预定和合理的范围和精神。以上的叙述不是用来穷尽或限制本发明为公开的确定形式。依照以上教导进行修改和变化是可能的。实施例被选择和描述用来提供对本发明原理和实际应用的最好解释，并使得本领域的普通技术人员按符合预期特定用途那样以各种实施例和各种修改来使用本发明。所有这些修改和变化是在由所附权利要求(这些权利要求在本专利申请的未结案期内可能修改)以及所有根据它们被合理、合法和公正授权的范围来解释的等同物所确定的发明范围之内。

Claims (10)

1.一种包括电荷泵的锁相环(PLL)，所述电荷泵包括：
适配模式电荷泵，其在第一微电流加到其上之前，在第一预定时间段启用；
在第二预定时间段到期时将所述第一微电流断开并停用所述适配模式电荷泵；以及
普通模式电荷泵，将第二微电流加于其上。
2.如权利要求1所述的PLL，其中，将所述第一微电流加到所述适配模式电荷泵上使所述PLL的相位锁定时间最小化。
3.如权利要求1所述的PLL，其中，将所述第二微电流加到所述普通模式电荷泵上使所述PLL线性化。
4.如权利要求1所述的PLL，进一步包括：
相位检测器；
环路滤波器，所述环路滤波器耦合到所述电荷泵；
耦合到所述环路滤波器的压控振荡器(VCO)；
在所述VCO和所述相位检测器之间提供反馈的除法器；以及
第一计时器，用于在所述第一预定时间段使所述第一微电流延迟施加于所述适配模式电荷泵；以及
第二计时器，用于设定所述第二预定时间段，以此停用所述适配模式电荷泵和第一微电流。
5.一种使分数-N锁相环(PLL)中的瞬时响应最小化的方法，所述方法包括：
提供具有适配工作模式和普通工作模式的电荷泵；
将第一微电流加到适配模式电荷泵上；以及
在预定时间段之后，停用所述适配模式电荷泵和第一微电流，以切换到使用普通模式电荷泵的普通模式工作。
6.如权利要求5所述的方法，其中，所述的将第一微电流加到适配模式电荷泵上的步骤使所述PLL的锁定时间最小化。
7.如权利要求5所述的方法，其中，所述普通模式电荷泵具有加于其上的第二微电流，使所述PLL线性化。
8.如权利要求5所述的方法，进一步包括将所述第一微电流延迟加到所述适配模式电荷泵上以使所述PLL的所述锁定时间最小化的步骤。
9.一种锁相环(PLL)，包括：
合成器，具有提供适配工作模式和普通工作模式的三态电荷泵；
在所述适配工作模式中，在第一预定时间段启用适配模式电荷泵，并且在所述第一时间段到期时，在第二时间段将第一微电流加于其上；以及
在所述第二预定时间段到期时，停用所述适配模式电荷泵和第一微电流并启用所述普通工作模式。
10.如权利要求9所述的PLL，其中，将所述第一微电流加到所述适配模式电荷泵上使所述PLL的锁定时间最小化。
CNA2006800182183A 2005-05-28 2006-05-12 减少分数n锁相环中瞬时响应的系统和方法 Pending CN101258680A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/139,160 2005-05-28
US11/139,160 US7170322B2 (en) 2005-05-28 2005-05-28 System and method for reducing transient response in a fractional N phase lock loop

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410126359.3A Division CN104022779A (zh) 2005-05-28 2006-05-12 减少分数n锁相环中瞬时响应的系统和方法

Publications (1)

Publication Number Publication Date
CN101258680A true CN101258680A (zh) 2008-09-03

Family

ID=37462575

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410126359.3A Pending CN104022779A (zh) 2005-05-28 2006-05-12 减少分数n锁相环中瞬时响应的系统和方法
CNA2006800182183A Pending CN101258680A (zh) 2005-05-28 2006-05-12 减少分数n锁相环中瞬时响应的系统和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410126359.3A Pending CN104022779A (zh) 2005-05-28 2006-05-12 减少分数n锁相环中瞬时响应的系统和方法

Country Status (6)

Country Link
US (1) US7170322B2 (zh)
EP (1) EP1891737B1 (zh)
KR (1) KR100937305B1 (zh)
CN (2) CN104022779A (zh)
AU (1) AU2006252880B2 (zh)
WO (1) WO2006130333A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108075772A (zh) * 2016-11-18 2018-05-25 意法半导体国际有限公司 具有去耦积分和比例路径的锁相环

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170322B2 (en) * 2005-05-28 2007-01-30 Motorola, Inc. System and method for reducing transient response in a fractional N phase lock loop
EP1938172A1 (en) * 2005-10-21 2008-07-02 Freescale Semiconductor, Inc. Electronic device and method for controlling current
JP4845723B2 (ja) * 2006-12-27 2011-12-28 富士フイルム株式会社 レンズ駆動システム
US7449929B2 (en) * 2007-02-08 2008-11-11 Motorola, Inc Automatic bias adjustment for phase-locked loop charge pump
JP2011151473A (ja) * 2010-01-19 2011-08-04 Panasonic Corp 角度変調器、送信装置及び無線通信装置
CN102158221B (zh) * 2011-01-26 2016-01-27 上海华虹宏力半导体制造有限公司 锁相环及其快速锁定装置
US10236896B1 (en) 2018-03-12 2019-03-19 Motorola Solutions, Inc. Reducing transient response in a phase-locked loop circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180993A (en) * 1990-01-15 1993-01-19 Telefonaktiebolaget L M Ericsson Method and arrangement for frequency synthesis
US5699387A (en) * 1993-06-23 1997-12-16 Ati Technologies Inc. Phase offset cancellation technique for reducing low frequency jitters
JPH11274920A (ja) * 1998-03-26 1999-10-08 Nec Corp Ｐｌｌのチャージポンプ回路
US6278333B1 (en) * 2000-02-29 2001-08-21 Motorola, Inc. Phase lock loop with dual state charge pump and method of operating the same
US6278338B1 (en) * 2000-05-01 2001-08-21 Silicon Wave Inc. Crystal oscillator with peak detector amplitude control
US6747494B2 (en) * 2002-02-15 2004-06-08 Motorola, Inc. PLL arrangement, charge pump, method and mobile transceiver
US20040066220A1 (en) * 2002-10-03 2004-04-08 Chun-Chieh Chen High-speed high-current programmable charge-pump circuit
US6710666B1 (en) * 2002-11-07 2004-03-23 Mediatek Inc. Charge pump structure for reducing capacitance in loop filter of a phase locked loop
US7170322B2 (en) * 2005-05-28 2007-01-30 Motorola, Inc. System and method for reducing transient response in a fractional N phase lock loop

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108075772A (zh) * 2016-11-18 2018-05-25 意法半导体国际有限公司 具有去耦积分和比例路径的锁相环

Also Published As

Publication number Publication date
AU2006252880A1 (en) 2006-12-07
WO2006130333B1 (en) 2008-06-26
WO2006130333A2 (en) 2006-12-07
KR20080007264A (ko) 2008-01-17
EP1891737A2 (en) 2008-02-27
EP1891737B1 (en) 2014-03-12
US7170322B2 (en) 2007-01-30
US20060267645A1 (en) 2006-11-30
WO2006130333A3 (en) 2008-05-08
AU2006252880B2 (en) 2009-09-03
EP1891737A4 (en) 2012-02-29
CN104022779A (zh) 2014-09-03
KR100937305B1 (ko) 2010-01-18

Similar Documents

Publication Publication Date Title
CN101258680A (zh) 减少分数n锁相环中瞬时响应的系统和方法
US5530383A (en) Method and apparatus for a frequency detection circuit for use in a phase locked loop
Walker Designing bang-bang PLLs for clock and data recovery in serial data transmission systems
CN101694998B (zh) 一种锁定系统及方法
CN101013893A (zh) 频率合成器
CN101218745A (zh) 频率合成器的自适应性频率校正器
CN103312317B (zh) 快速锁定的延迟锁相环
JPH0255976B2 (zh)
EP1629596A1 (en) Relaxation oscillator with propogation delay compensation for improving linearity and maximum frequency
US6943598B2 (en) Reduced-size integrated phase-locked loop
CN101371439A (zh) 相位比较电路及使用该相位比较电路的pll频率合成器
CN105634443A (zh) 时钟产生装置与其小数分频器
AU612297B2 (en) Voltage controlled oscillator
CN1639979A (zh) 电荷泵
US20090085672A1 (en) Frequency synthesizer
US6108393A (en) Enhanced prescaler phase interface
US6661293B2 (en) Method and arrangement for setting a frequency
CN102109812B (zh) 一种差分延时链时间数字转换器
CN100459433C (zh) 数字逻辑锁相环的实现装置
CN101841329A (zh) 锁相环、压控装置及方法
CN116667846B (zh) 频率综合电路
US4001726A (en) High accuracy sweep oscillator system
Cohen et al. High-speed frequency-to-voltage converter with 0.01-percent accuracy
US7609117B2 (en) Phase-locked loop circuit with current-pulse injection for improving linearity
CN108365845A (zh) 快速响应的无参考频率检测器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080903